JPS6266647A - 酸化物分離領域の形成方法 - Google Patents
酸化物分離領域の形成方法Info
- Publication number
- JPS6266647A JPS6266647A JP61168233A JP16823386A JPS6266647A JP S6266647 A JPS6266647 A JP S6266647A JP 61168233 A JP61168233 A JP 61168233A JP 16823386 A JP16823386 A JP 16823386A JP S6266647 A JPS6266647 A JP S6266647A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- bird
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 210000003739 neck Anatomy 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- 150000004767 nitrides Chemical class 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N pyrocatechyl group Chemical group C=1(O)C(O)=CC=CC1 YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- -1 silicon oxide nitride Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229940090961 chromium dioxide Drugs 0.000 description 1
- IAQWMWUKBQPOIY-UHFFFAOYSA-N chromium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Cr+4] IAQWMWUKBQPOIY-UHFFFAOYSA-N 0.000 description 1
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- LKTAGGFTWLWIJZ-UHFFFAOYSA-N dioxosilane Chemical compound O=[Si]=O.O=[Si]=O LKTAGGFTWLWIJZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は最適な絶縁層分離を有する半導体構造の製造に
関するものであり、特にシリコン基板のバーズ・ネック
が少ない、埋込酸化物分離構造を形成する方法に関する
ものである。
関するものであり、特にシリコン基板のバーズ・ネック
が少ない、埋込酸化物分離構造を形成する方法に関する
ものである。
Ｂ、従来技術
半導体集積回路の生産において、通常は、様々な能動デ
バイスまたは受動デバイス、あるいはこれらの両者を、
集積回路構造内で互いに分離する必要がある。これらの
デバイスはバック・バイアスＰＮ接合、部分的な絶縁層
分離、および完全な絶縁層分離によって分離されている
。使用される誘電体材料は二酸化シリコンなどである。
バイスまたは受動デバイス、あるいはこれらの両者を、
集積回路構造内で互いに分離する必要がある。これらの
デバイスはバック・バイアスＰＮ接合、部分的な絶縁層
分離、および完全な絶縁層分離によって分離されている
。使用される誘電体材料は二酸化シリコンなどである。
これらの能動デバイスおよび回路の好ましい分離は、幾
つかの絶縁層分離であって、これにはＰＮ接合分離と組
み合わせたものが含まれている。絶縁層分離はＰＮ接合
分離を大幅に上回る利点を有しているが、これは絶縁層
分離によって分離一部に対する回路素子の突合わせが可
能となり、集積回路チップ上での能動デバイスまたは受
動デバイス、あるいはこの両者の充填密度を高められる
からである。
つかの絶縁層分離であって、これにはＰＮ接合分離と組
み合わせたものが含まれている。絶縁層分離はＰＮ接合
分離を大幅に上回る利点を有しているが、これは絶縁層
分離によって分離一部に対する回路素子の突合わせが可
能となり、集積回路チップ上での能動デバイスまたは受
動デバイス、あるいはこの両者の充填密度を高められる
からである。
絶縁層分離の一形態は埋込酸化物分離（ＲＯＩ）である
、この方法は１９７０年代初頭まで遡るものであって、
シリコン中の化学的エツチング溝ないし凹部を包含して
おり、該溝に分離領域が一形成される。溝の形成中、シ
リコン表面の他の部分はＲＯＩマスクというマスクによ
って保護され、該マスクはシリコンに溝を形成するため
に使用されるエツチング液の影響をほとんど受けない、
溝の形成後、シリコン本体を熱酸化し、これによって溝
領域内のシリコンを二酸化シリコンに変換し、溝を満た
し、同時にシリコンをさらに酸化して。
、この方法は１９７０年代初頭まで遡るものであって、
シリコン中の化学的エツチング溝ないし凹部を包含して
おり、該溝に分離領域が一形成される。溝の形成中、シ
リコン表面の他の部分はＲＯＩマスクというマスクによ
って保護され、該マスクはシリコンに溝を形成するため
に使用されるエツチング液の影響をほとんど受けない、
溝の形成後、シリコン本体を熱酸化し、これによって溝
領域内のシリコンを二酸化シリコンに変換し、溝を満た
し、同時にシリコンをさらに酸化して。
埋込酸化物分離領域を形成する。それ故、ＲＯＩ形成の
場合、ＲＯＩマスクはまず、凹部をマスクの開口を介し
てシリコンに形成する際のエツチング・バリヤとして使
用され、次いで凹部の熱酸化の際の酸化マスクとして使
用される。二酸化シリコン、−ヂツ化シリコン複合マス
クが、この二重の役割に広く使用ぎれている。ＲＯＩ処
理については、Ｅ、コオイ（Ｅ、にｏｏｉ）に対して授
与された米国特許第３９７０４８６号、ペルツア（Ｐｅ
ｌｔｚｅｒ）に対する米国特許第３５３４２６４号、お
よび１９７１年７月７日出願の１．マグド等（Ｉ Ｍａ
ｇｄ。
場合、ＲＯＩマスクはまず、凹部をマスクの開口を介し
てシリコンに形成する際のエツチング・バリヤとして使
用され、次いで凹部の熱酸化の際の酸化マスクとして使
用される。二酸化シリコン、−ヂツ化シリコン複合マス
クが、この二重の役割に広く使用ぎれている。ＲＯＩ処
理については、Ｅ、コオイ（Ｅ、にｏｏｉ）に対して授
与された米国特許第３９７０４８６号、ペルツア（Ｐｅ
ｌｔｚｅｒ）に対する米国特許第３５３４２６４号、お
よび１９７１年７月７日出願の１．マグド等（Ｉ Ｍａ
ｇｄ。
ａｔ ａｌ）による米国特許出願第１５０６０９号に詳
述されている。
述されている。
近年、シリコンに溝を形成し、これらを誘電体で充填す
ることが、ＲＯＩマスクに酸化物−チッ化物複合体以外
の材料を使用し、湿式エツチングの代りに乾式反応性イ
オン・エッチング（ＲＩ Ｅ）手法を使用して溝をエツ
チングし、かつ酸化物以外の誘電体材料で溝を充填して
デバイスの分離を形成することによって、大幅に改善さ
れた。これに関しては、Ｇ、ダス他（Ｇ、Ｄａｓ ａｔ
ａｌ）による″反応性イオン・エッチング・トレンチ
によって生じる欠陥の除去（Ｅｌｉａ＋１ｎａｔｉｏｎ
ｏｆ Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ Ｔ
ｒｅｎｃｈ Ｉｎｄｕｃｅｄ Ｄｅｆｅｃｔｓ）”、Ｉ
ＢＭテクニカル・ディスクロージャ・プレテン、Ｖｏｌ
、２３、Ｎｏ、１２．５３４４ページ、１９８１年５月
なる記事、および本願出願人に譲渡されたＪ、Ａ、ボン
ダ他（Ｊ、Ａ、Ｂｏｎｄｕｒ ｅｔ ａｌ）に対する米
国特許第４１０４０８６号を参照されたい。
ることが、ＲＯＩマスクに酸化物−チッ化物複合体以外
の材料を使用し、湿式エツチングの代りに乾式反応性イ
オン・エッチング（ＲＩ Ｅ）手法を使用して溝をエツ
チングし、かつ酸化物以外の誘電体材料で溝を充填して
デバイスの分離を形成することによって、大幅に改善さ
れた。これに関しては、Ｇ、ダス他（Ｇ、Ｄａｓ ａｔ
ａｌ）による″反応性イオン・エッチング・トレンチ
によって生じる欠陥の除去（Ｅｌｉａ＋１ｎａｔｉｏｎ
ｏｆ Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ Ｔ
ｒｅｎｃｈ Ｉｎｄｕｃｅｄ Ｄｅｆｅｃｔｓ）”、Ｉ
ＢＭテクニカル・ディスクロージャ・プレテン、Ｖｏｌ
、２３、Ｎｏ、１２．５３４４ページ、１９８１年５月
なる記事、および本願出願人に譲渡されたＪ、Ａ、ボン
ダ他（Ｊ、Ａ、Ｂｏｎｄｕｒ ｅｔ ａｌ）に対する米
国特許第４１０４０８６号を参照されたい。
上記のＲＯＩ処理に伴う重大な問題のひとつは、「バー
ズ・ピーク」というものである。「バーズ・ピーク」と
は溝の頂部周縁に形成された二酸化シリコンを指すもの
であり、チッ化シリコン層の下で酸化が横方向に行われ
ることによって生じるものである。特定の厚さのシリコ
ンを酸化するのには、拡張するためのほぼ同じ景の自由
空間が必要であり、またチッ化物が無制限な拡張を制限
するから、結果として溝の縁部でチッ化シリコンが上方
へ押上げられることになる。バーズ・ピークにはバーズ
・ヘッドが伴っているが、これはチッ化シリコン・マス
クに隣接した厚い酸化物層の縁部に形成された。高さ４
００−５００ｎｍ程度の望ましくない隆起である。バー
ズ・ヘッドおよびバーズ・ネック現像の裏付けとなる理
論をより完全に理解するには、Ｊ、Ａ、アラペル他（Ｊ
、Ａ、Ａｐｐｅｌ ｅｔ ａｌ）に対する米国特許第３
９００３５０号を参照されたい。バーズ・ネックには、
ＲＯＩマスクの除去の際に、ＲＯＩの平坦な表面部分を
過剰にエツチングすることによって生じる極めて急勾配
のバーズ・ネックが伴う場合もある。
ズ・ピーク」というものである。「バーズ・ピーク」と
は溝の頂部周縁に形成された二酸化シリコンを指すもの
であり、チッ化シリコン層の下で酸化が横方向に行われ
ることによって生じるものである。特定の厚さのシリコ
ンを酸化するのには、拡張するためのほぼ同じ景の自由
空間が必要であり、またチッ化物が無制限な拡張を制限
するから、結果として溝の縁部でチッ化シリコンが上方
へ押上げられることになる。バーズ・ピークにはバーズ
・ヘッドが伴っているが、これはチッ化シリコン・マス
クに隣接した厚い酸化物層の縁部に形成された。高さ４
００−５００ｎｍ程度の望ましくない隆起である。バー
ズ・ヘッドおよびバーズ・ネック現像の裏付けとなる理
論をより完全に理解するには、Ｊ、Ａ、アラペル他（Ｊ
、Ａ、Ａｐｐｅｌ ｅｔ ａｌ）に対する米国特許第３
９００３５０号を参照されたい。バーズ・ネックには、
ＲＯＩマスクの除去の際に、ＲＯＩの平坦な表面部分を
過剰にエツチングすることによって生じる極めて急勾配
のバーズ・ネックが伴う場合もある。
バーズ・ヘッドやバーズ・ピークが存在すると、不利益
が生じることもある。バーズ・ピークによってデバイス
の能動領域が減少し１分離領域が増加する。これが不利
なのは、チップの実領域、特に超大規模集積回路（ＶＬ
ＳＩ）における実領域が重要だからである。バーズ・ピ
ークにより、得られるＲＯＩ構造体の頂面がシリコンの
頂面とほぼ同一面をなすことがなくなる。結果として、
ＲＯＩ領域に形成される電極の相互接続が破壊されたり
、分離したりしやすくなる。非平坦性の他の欠点は表面
の微細構成のコーナ一部および縁部に対する金属ランド
による被覆が不完全となり、集積回路の信頼性の欠如を
もたらすことである。さらに、他の欠点は非平坦表面が
、高性能のＶＬＳＩ回路で必要とされる多重レベルの導
電性パーソナライゼーションに対して導電性でなくなる
ことである。極めて急勾配なバーズ・ネックの直接の結
果であり、かつＣ，Ｇ、ジャムボッ力他（Ｃ，Ｇ。
が生じることもある。バーズ・ピークによってデバイス
の能動領域が減少し１分離領域が増加する。これが不利
なのは、チップの実領域、特に超大規模集積回路（ＶＬ
ＳＩ）における実領域が重要だからである。バーズ・ピ
ークにより、得られるＲＯＩ構造体の頂面がシリコンの
頂面とほぼ同一面をなすことがなくなる。結果として、
ＲＯＩ領域に形成される電極の相互接続が破壊されたり
、分離したりしやすくなる。非平坦性の他の欠点は表面
の微細構成のコーナ一部および縁部に対する金属ランド
による被覆が不完全となり、集積回路の信頼性の欠如を
もたらすことである。さらに、他の欠点は非平坦表面が
、高性能のＶＬＳＩ回路で必要とされる多重レベルの導
電性パーソナライゼーションに対して導電性でなくなる
ことである。極めて急勾配なバーズ・ネックの直接の結
果であり、かつＣ，Ｇ、ジャムボッ力他（Ｃ，Ｇ。
Ｊａｍｂｏｔｋａｒ ｅｔ ａｌ）の“ポリシリコン・
レールの形成の阻止（Ｐｒｅｖｅｎｔｉｎｇ Ｆｏｒｍ
ａｔｉｏｎ ｏｆＰｏｌｙｓｉｌｉｃｏｎ Ｒａ１ｌｓ
）” 、 Ｉ Ｂ Ｍテクニカル・ディスクロージャ
・プレテン、 Ｖｏｌ、２５． Ｎｏ、１２゜６６０６
−６６０９ページ、１９８３年５月之イう記事で詳細に
論じられて、いる、さらに他の問題は、非平坦面上にポ
リシリコン層を形成し、バイポーラ・トランジスタのポ
リシリコンのベース接点またはエミッタ接点、あるいは
これら両者に対してＲＩＥによってエツチングを行った
のち、ポリシリコン・レールが形成されることである。
レールの形成の阻止（Ｐｒｅｖｅｎｔｉｎｇ Ｆｏｒｍ
ａｔｉｏｎ ｏｆＰｏｌｙｓｉｌｉｃｏｎ Ｒａ１ｌｓ
）” 、 Ｉ Ｂ Ｍテクニカル・ディスクロージャ
・プレテン、 Ｖｏｌ、２５． Ｎｏ、１２゜６６０６
−６６０９ページ、１９８３年５月之イう記事で詳細に
論じられて、いる、さらに他の問題は、非平坦面上にポ
リシリコン層を形成し、バイポーラ・トランジスタのポ
リシリコンのベース接点またはエミッタ接点、あるいは
これら両者に対してＲＩＥによってエツチングを行った
のち、ポリシリコン・レールが形成されることである。
ポリシリコン・レールは隣接するデバイスを電気的に短
絡させ、ＲＯＩの利点を損なうおそれがある。
絡させ、ＲＯＩの利点を損なうおそれがある。
上記したところは、バーズ・ピークおよびバーズ・ネッ
クに関連した多数の欠点の代表的なものである。それ故
、ＲＯＩに関連したバーズ・ピークおよびバーズ・ネッ
クを削減または除去することが望ま゛しいのは、明らか
である。バーズ・ヘッドを削減することは一般に、バー
ズ・ネックの勾配のある程度の削減をもたらす。
クに関連した多数の欠点の代表的なものである。それ故
、ＲＯＩに関連したバーズ・ピークおよびバーズ・ネッ
クを削減または除去することが望ま゛しいのは、明らか
である。バーズ・ヘッドを削減することは一般に、バー
ズ・ネックの勾配のある程度の削減をもたらす。
バーズ・ピークおよびバーズ・ヘッドの問題を削減する
試みが、従来技術においてなされている。
試みが、従来技術においてなされている。
たとえば、上記のＪ、Ａ、アラベル他に対する米国特許
は、バーズ・ピークの問題を克服するための方法を記載
している。この特許はチッ化シリコンのマスキング層と
単結晶のシリコン本体の間の二酸化シリコン層を、多結
晶シリコンの層に置換することを示唆している。該特許
は単結晶シリコンの酸化がポリシリコンの酸化とは異な
り、顕著でないことを記載している。しかしながら、酸
化物とチッ化物との間のバッファされた層として。
は、バーズ・ピークの問題を克服するための方法を記載
している。この特許はチッ化シリコンのマスキング層と
単結晶のシリコン本体の間の二酸化シリコン層を、多結
晶シリコンの層に置換することを示唆している。該特許
は単結晶シリコンの酸化がポリシリコンの酸化とは異な
り、顕著でないことを記載している。しかしながら、酸
化物とチッ化物との間のバッファされた層として。
ポリシリコンを導入することによって、バーズ・ピーク
は大幅に削減される。このポリシリコン層が、シリコン
に直接適用した場合にチッ化シリコンによって惹起され
る機械的応力を低下させることも判明した。
は大幅に削減される。このポリシリコン層が、シリコン
に直接適用した場合にチッ化シリコンによって惹起され
る機械的応力を低下させることも判明した。
Ｒ，Ｃ，バーシュニイ（Ｒ，Ｃ，Ｖａｒｓｈｎｅｙ）に
対する米国特許第４２７２３０８号は、酸化物−チッ化
物の二重マスクに、その側壁も含めて、第二のチッ化物
層を付着してから、熱酸化を行うことを開示している。
対する米国特許第４２７２３０８号は、酸化物−チッ化
物の二重マスクに、その側壁も含めて、第二のチッ化物
層を付着してから、熱酸化を行うことを開示している。
第二のチッ化物は霧出したシリコンの熱酸化の際に第一
チッ化物の下の横方向酸化を遮蔽し、これによってバー
ズ・ネックを削減するのに役立つ。Ｐ、Ａ、クロスリイ
（Ｐ、Ａ。
チッ化物の下の横方向酸化を遮蔽し、これによってバー
ズ・ネックを削減するのに役立つ。Ｐ、Ａ、クロスリイ
（Ｐ、Ａ。
Ｃｒｏｓｓｌｅｙ）に対する米国特許第４１７０５００
号はまずシリコン基板上に、二重酸化物−チッ化物マス
クを形成することによって絶縁層分離を形成する方法を
記載している０次いで、チッ化物層上の、デバイスの分
離が必要な個所に対応した領域にポリシリコンを形成す
る０次に、ポリシリコンを完全に酸化し、その後露出し
た酸化物−チッ化物の二重マスクをエッチ・オフし、バ
ーズ・ピーク／ヘッドのない絶縁層分離として機能する
酸化物−チッ化物−酸化物のスタックを残す。
号はまずシリコン基板上に、二重酸化物−チッ化物マス
クを形成することによって絶縁層分離を形成する方法を
記載している０次いで、チッ化物層上の、デバイスの分
離が必要な個所に対応した領域にポリシリコンを形成す
る０次に、ポリシリコンを完全に酸化し、その後露出し
た酸化物−チッ化物の二重マスクをエッチ・オフし、バ
ーズ・ピーク／ヘッドのない絶縁層分離として機能する
酸化物−チッ化物−酸化物のスタックを残す。
欧州特許出願第８２１０６６５１．１号（公告番号０
０７１ ２０３号）はバーズ・ヘッドを削減する方法を
開示している。この方法においては、酸化物−チッ化物
の二重層の酸化物パッドを酸化チッ化シリコン（ＳｉＯ
ｘＮｙ）Ｊ＃に置換する。酸化チッ化シリコンは熱酸化
ステップの際の急速な酸化に対するバリヤとして働き、
これによってバーズ・ネックを削減する。
０７１ ２０３号）はバーズ・ヘッドを削減する方法を
開示している。この方法においては、酸化物−チッ化物
の二重層の酸化物パッドを酸化チッ化シリコン（ＳｉＯ
ｘＮｙ）Ｊ＃に置換する。酸化チッ化シリコンは熱酸化
ステップの際の急速な酸化に対するバリヤとして働き、
これによってバーズ・ネックを削減する。
Ｂ、Ｍ、ケムレージ他の“酸チン化／ポリシリコン・マ
スクを使用した、酸化物分離の製造（Ｆａｂｌｉｃａｔ
ｉｏｎ ｏｆ ０ｘｉｄｅ ｌ５ｏｌａｔｉｏｎ Ｕｓ
ｉｎｇ ａｎ０ｘｙｎｉｔｒｉｄａ／Ｐｏ１ｙｓｉｌｉ
ｃｏｎｎ Ｍａｓｋ）” 、 ＩＢＭテクニカル・ディ
スクロージャ・プレテン、Ｖｏｌ、２４、Ｎｏ。
スクを使用した、酸化物分離の製造（Ｆａｂｌｉｃａｔ
ｉｏｎ ｏｆ ０ｘｉｄｅ ｌ５ｏｌａｔｉｏｎ Ｕｓ
ｉｎｇ ａｎ０ｘｙｎｉｔｒｉｄａ／Ｐｏ１ｙｓｉｌｉ
ｃｏｎｎ Ｍａｓｋ）” 、 ＩＢＭテクニカル・ディ
スクロージャ・プレテン、Ｖｏｌ、２４、Ｎｏ。
９．１９８２年２月、４７５６ページ、という記事は、
酸チン化物／ポリシリコン・スタック・マスクを提案し
ている。酸チッ化物は有効な酸化マスクとして働くと同
時に、シリコンに対して熱酸化の際にチッ化物がおよぼ
すものよりも少ない応力をもたらす、ポリシリコンは酸
チッ化物の下での酸化を阻止するバリヤとして働き、こ
れによってバーズ・ピークおよび過剰なバーズ・ヘッド
を除去する。
酸チン化物／ポリシリコン・スタック・マスクを提案し
ている。酸チッ化物は有効な酸化マスクとして働くと同
時に、シリコンに対して熱酸化の際にチッ化物がおよぼ
すものよりも少ない応力をもたらす、ポリシリコンは酸
チッ化物の下での酸化を阻止するバリヤとして働き、こ
れによってバーズ・ピークおよび過剰なバーズ・ヘッド
を除去する。
Ｄ、Ｗ、オーモンド（Ｄ 、 Ｗ 、 Ｏｒｍｏｎｄ）
の“高圧蒸気を利用した、シリコンの誘電的、に分離さ
れた領域を製造する方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｎ
ｕｆａｃｔｕｒｉｎｇＤｉａｌｅｃｔｒｉｃａｌｌｙ
ｌ５ｏｌａｔｅｄ Ｒｅｇｉｏｎ ｏｆ Ｓｉｌｉｃｏ
ｎＵｔｉｌｉｚｉｎｇ Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ
Ｓｔｅａｍ）″ＩＢＭテクニカル・ディスクロージャ・
プレテン、Ｖｏｌ、 ２３ 。
の“高圧蒸気を利用した、シリコンの誘電的、に分離さ
れた領域を製造する方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｎ
ｕｆａｃｔｕｒｉｎｇＤｉａｌｅｃｔｒｉｃａｌｌｙ
ｌ５ｏｌａｔｅｄ Ｒｅｇｉｏｎ ｏｆ Ｓｉｌｉｃｏ
ｎＵｔｉｌｉｚｉｎｇ Ｈｉｇｈ Ｐｒｅｓｓｕｒｅ
Ｓｔｅａｍ）″ＩＢＭテクニカル・ディスクロージャ・
プレテン、Ｖｏｌ、 ２３ 。
ＮＯ，８，１９８１年１月、ｐｐ３６９４−３６’９７
、という記事は、ＲＯＩを形成するためのシリコンの高
圧酸化に関連して、ＲＯＩマスクのパツード酸化物とチ
ッ化物層との間―狭まれたポリシリコン層を使用するこ
とを開示している。ポリシリコンが高圧酸化の際にチッ
化物が生じた高い応力を削減し、かつバーズ・ピークを
削減すると思われる。
、という記事は、ＲＯＩを形成するためのシリコンの高
圧酸化に関連して、ＲＯＩマスクのパツード酸化物とチ
ッ化物層との間―狭まれたポリシリコン層を使用するこ
とを開示している。ポリシリコンが高圧酸化の際にチッ
化物が生じた高い応力を削減し、かつバーズ・ピークを
削減すると思われる。
上記の従来技術で例示されているバーズ・ピークおよび
バーズ・ネックを抑制する改善案にかかわらず、さらに
改善をする必要があるのは、これらの従来技術の試みが
基本的には不十分なものだからである。不十分な点は従
来技術の試みが１問題点を完全には解決しないものであ
ったり、あるいはＲＯＩマスクの下のシリコン表面の欠
陥などの付加的な問題をもたらしたり、多量生産環境に
これ、らの一方法を実施する際の難度を増加させたりす
るからであるが、最後の問題は処理方法に制御性が欠け
ていることによるものである。
バーズ・ネックを抑制する改善案にかかわらず、さらに
改善をする必要があるのは、これらの従来技術の試みが
基本的には不十分なものだからである。不十分な点は従
来技術の試みが１問題点を完全には解決しないものであ
ったり、あるいはＲＯＩマスクの下のシリコン表面の欠
陥などの付加的な問題をもたらしたり、多量生産環境に
これ、らの一方法を実施する際の難度を増加させたりす
るからであるが、最後の問題は処理方法に制御性が欠け
ていることによるものである。
ここで、本願の出願人に譲渡された、Ｋ、Ａ。
ファブリシラス他（Ｋ、 Ａ、 Ｆａｂｒｉｃｉｕｓ
ｅｔ ａｔ）に対する米国特許第４５０８７５７号を参
照すると、これにはバーズ・ネックを削減する方法が開
示されている。関連部分については、第１図を参照すれ
ば理解できるファブリシラス他の方法によれば、ピーク
の形成が削減されたＲＯＩが、頂面上にＮ型のエピタキ
シャル層１１を有するＰ型の単結晶シリコン本体から得
られる。酸化シリコン１２、ポリシリコン１３およびチ
ッ化シリコン１４の層状態構造体が、この順序でエピタ
キシャル層１１の上に形成される。酸化物層１２の厚さ
は約２２−１Ｏｎであり、ポリシリコン１３は約５５−
５００ｎ、チッ化物１４は約１０ ５００ｎｍである。
ｅｔ ａｔ）に対する米国特許第４５０８７５７号を参
照すると、これにはバーズ・ネックを削減する方法が開
示されている。関連部分については、第１図を参照すれ
ば理解できるファブリシラス他の方法によれば、ピーク
の形成が削減されたＲＯＩが、頂面上にＮ型のエピタキ
シャル層１１を有するＰ型の単結晶シリコン本体から得
られる。酸化シリコン１２、ポリシリコン１３およびチ
ッ化シリコン１４の層状態構造体が、この順序でエピタ
キシャル層１１の上に形成される。酸化物層１２の厚さ
は約２２−１Ｏｎであり、ポリシリコン１３は約５５−
５００ｎ、チッ化物１４は約１０ ５００ｎｍである。
層１２−１３−１４は次いで公知のリソグラ゛フイおよ
びＲＩＥによってパターン化され５本体１０内に酸化物
分離パターンを形成することを希望する。構造体中の領
域に開口を形成する６次いで、好ましくは層１２−１３
−１４内に開口を画定するのに利用したＲＩＥ処理を継
続することによって、エピタキシャル層１１に溝を形成
する。
びＲＩＥによってパターン化され５本体１０内に酸化物
分離パターンを形成することを希望する。構造体中の領
域に開口を形成する６次いで、好ましくは層１２−１３
−１４内に開口を画定するのに利用したＲＩＥ処理を継
続することによって、エピタキシャル層１１に溝を形成
する。
結果として得られる構造体に対してここで、高温酸化処
理を行ってＲＯＩ領域１５を形成する０次いで、高温の
リン酸浸漬エツチング溶液によって。
理を行ってＲＯＩ領域１５を形成する０次いで、高温の
リン酸浸漬エツチング溶液によって。
チッ化物１４を除去する。次に、ポリシリコン１３を完
全にエツチングして除去するか、あるいは部分的なエツ
チングを行い、その後残ったポリシリコンを酸化物１２
上で酸化物層（図示せず）に変換する。
全にエツチングして除去するか、あるいは部分的なエツ
チングを行い、その後残ったポリシリコンを酸化物１２
上で酸化物層（図示せず）に変換する。
ファブリシラス他の方法はピークの長さ１６や。
バーズ・ヘッドすなわち頂部の高さ１７を大幅に削減す
るものではあるが、困難な工程管理を行って、上述した
ポリシリコン・レールの問題に特につながるかなり尖っ
たバーズ・ヘッドや急勾配のバーズ・ネック１８が生じ
ないようにしなければならない。この望ましくない急勾
配のネック１８が生じる原因は、チッ化物１４を付着す
る最初の段階で、ポリシリコン１３の頂部に薄い酸チッ
化シリコンの層（図示せず）が形成されることにある。
るものではあるが、困難な工程管理を行って、上述した
ポリシリコン・レールの問題に特につながるかなり尖っ
たバーズ・ヘッドや急勾配のバーズ・ネック１８が生じ
ないようにしなければならない。この望ましくない急勾
配のネック１８が生じる原因は、チッ化物１４を付着す
る最初の段階で、ポリシリコン１３の頂部に薄い酸チッ
化シリコンの層（図示せず）が形成されることにある。
酸化チッ化物自体はＲ○１１５の形成後に、容易に除去
できるものではなく、細くしたがって急勾配のバーズ・
ネックを形成させる。また、酸チッ化物はポリシリコン
１３を酸化物層に変換する最終的な処理ステップにおい
て、ポリシリコン１３の酸化を妨げる。
できるものではなく、細くしたがって急勾配のバーズ・
ネックを形成させる。また、酸チッ化物はポリシリコン
１３を酸化物層に変換する最終的な処理ステップにおい
て、ポリシリコン１３の酸化を妨げる。
Ｃ０発明が解決しようとする問題点
本発明の目的は、バーズ・ピークやバーズ・ネックの少
ないＲＯＩ領域を形成する方法を提供することである。
ないＲＯＩ領域を形成する方法を提供することである。
本発明の目的は、バーズ・ネックの勾配の少ないＲＯＩ
領域を形成するための制御可能な方法を提供することで
ある。
領域を形成するための制御可能な方法を提供することで
ある。
上記の目的、および関連した目的ならびに利点は、新規
なＲＯＩマスクおよびエツチング・ステップの新規な組
合せによって達成されるものである。
なＲＯＩマスクおよびエツチング・ステップの新規な組
合せによって達成されるものである。
Ｄ０問題点を解決するための手段
本発明によれば、バーズ・ネックの勾配が大幅に削除さ
れたＲＯＩ領域を有する、単結晶集積回路を作製する方
法が得られる。単結晶シリコンを出発物質として、この
上に第１の二酸化シリコン、多結晶シリコン、第２の二
酸化シリコンおよびチン化シリコンがこの順序で重ねら
れた層状構造体が形成される。多結晶シリコンとチッ化
物の間に第二の酸化物の層を設けることによって、多−
結晶シリコン上にはがれに＜１１．酸チン化シリコンの
フィルムが形成されることが排除されるが、このフィル
ムは第二の酸化物層を設けなければ、チッ化物を形成す
る最初の段階で形成されるものである。
れたＲＯＩ領域を有する、単結晶集積回路を作製する方
法が得られる。単結晶シリコンを出発物質として、この
上に第１の二酸化シリコン、多結晶シリコン、第２の二
酸化シリコンおよびチン化シリコンがこの順序で重ねら
れた層状構造体が形成される。多結晶シリコンとチッ化
物の間に第二の酸化物の層を設けることによって、多−
結晶シリコン上にはがれに＜１１．酸チン化シリコンの
フィルムが形成されることが排除されるが、このフィル
ムは第二の酸化物層を設けなければ、チッ化物を形成す
る最初の段階で形成されるものである。
次いで層をパターン化し、シリコン本体内に酸化物分離
パターンを形成することを希望する領域に対応する、構
造体の部分に開口を形成する。完全な埋込酸化物分離を
形成するため、最初に露出したシリコンをＲＩＥによっ
て第一の深さまでエツチングして、はぼ垂直な壁部を有
するトレンチを得る。シリコンの本体に対して次いで、
湿式化学エツチングを行って、トレンチを第二の深さま
で延ばし、−延長部分に内側に傾斜した壁部を得る。
パターンを形成することを希望する領域に対応する、構
造体の部分に開口を形成する。完全な埋込酸化物分離を
形成するため、最初に露出したシリコンをＲＩＥによっ
て第一の深さまでエツチングして、はぼ垂直な壁部を有
するトレンチを得る。シリコンの本体に対して次いで、
湿式化学エツチングを行って、トレンチを第二の深さま
で延ばし、−延長部分に内側に傾斜した壁部を得る。
次いで、希望する酸化物分離パターンがシリコン本体の
望希する深さへ侵入するまで、露出した本体を熱酸化す
る。これにより、層状構造体は容易に、しかも制御可能
に除去され、バーズ・ネックの勾配の少ない、Ｒ○工が
画定した領域が得られる６層状構造体の容易で、制御可
能が除去が容易なのは、構造体中に酸チン化シリコンが
存在しないからである。ＲＯＩ領域が層状構造体の除去
中に過剰にエツチングされることがないので、バーズ・
ネックの勾配が少なくなる。
望希する深さへ侵入するまで、露出した本体を熱酸化す
る。これにより、層状構造体は容易に、しかも制御可能
に除去され、バーズ・ネックの勾配の少ない、Ｒ○工が
画定した領域が得られる６層状構造体の容易で、制御可
能が除去が容易なのは、構造体中に酸チン化シリコンが
存在しないからである。ＲＯＩ領域が層状構造体の除去
中に過剰にエツチングされることがないので、バーズ・
ネックの勾配が少なくなる。
Ｅ、実施例
第２図−第４図には１本方法を利用したＲＯＩ構造の処
理ステップが示されている。第２図を参照すると１本方
法は多結晶シリコンのＰ型基板２０であって、その上に
Ｎ型のエピタキシャル層２１を成長させたものから開始
される。基板２０は典型的な場合、約１０−２０Ω・■
の抵抗を有する、結晶軸配向が＜１００＞のシリコン・
ウェハである。エピタキシャル層２１の成長工程は約１
ｏＯ℃ないし１２００℃ノ温度テＳ ｉＣ（１４／ Ｈ
ｚまたはＳｉＨ，ガスを使用するような周知の手法によ
るものである。集積度の高いＶＬＳＩタイプの回路に対
するエピタキシャル層２１の厚さは。
理ステップが示されている。第２図を参照すると１本方
法は多結晶シリコンのＰ型基板２０であって、その上に
Ｎ型のエピタキシャル層２１を成長させたものから開始
される。基板２０は典型的な場合、約１０−２０Ω・■
の抵抗を有する、結晶軸配向が＜１００＞のシリコン・
ウェハである。エピタキシャル層２１の成長工程は約１
ｏＯ℃ないし１２００℃ノ温度テＳ ｉＣ（１４／ Ｈ
ｚまたはＳｉＨ，ガスを使用するような周知の手法によ
るものである。集積度の高いＶＬＳＩタイプの回路に対
するエピタキシャル層２１の厚さは。
約２０００ｎｍ以下程度である。
次の一連の処理ステップによって、ＲＯＩパターンを形
成する、酸化処理のためのマスキング・パターンを形成
する。Ｒ○１マスク構造は単結晶シリコン本体２０．２
１上に、二酸化シリコン２２、多結晶シリコン２３、二
酸化シリコン２４およびチン化シリコン２５をこの順序
で形成した層で形成される。二酸化シリコン２２を厚さ
が約５ｎｍとＬｏｎｇの間の高温の二酸化シリコン層で
構成することが好ましい、二酸化シリコン層２２は典型
的な場合、乾燥酸素雰囲気中で約７００℃と９００℃の
間の温度で、成長させられる。この酸化の際の好ましい
温度は、約８００℃である。多結晶シリコン２３の厚さ
は、約３３０−８０ｎの範囲である。多結晶シリコン層
２３は約５５０℃ないし８００℃の範囲の一定温度で、
化学蒸着によって付着させられる。好ましいポリシリコ
ンの付着温度は、約６２５℃である。この付着の反応物
質は、水着やチッ素に混合したシランである。
成する、酸化処理のためのマスキング・パターンを形成
する。Ｒ○１マスク構造は単結晶シリコン本体２０．２
１上に、二酸化シリコン２２、多結晶シリコン２３、二
酸化シリコン２４およびチン化シリコン２５をこの順序
で形成した層で形成される。二酸化シリコン２２を厚さ
が約５ｎｍとＬｏｎｇの間の高温の二酸化シリコン層で
構成することが好ましい、二酸化シリコン層２２は典型
的な場合、乾燥酸素雰囲気中で約７００℃と９００℃の
間の温度で、成長させられる。この酸化の際の好ましい
温度は、約８００℃である。多結晶シリコン２３の厚さ
は、約３３０−８０ｎの範囲である。多結晶シリコン層
２３は約５５０℃ないし８００℃の範囲の一定温度で、
化学蒸着によって付着させられる。好ましいポリシリコ
ンの付着温度は、約６２５℃である。この付着の反応物
質は、水着やチッ素に混合したシランである。
第二の二酸化シリコン層２４の厚さは比較的薄く、典型
的な場合、３ ７ｎｍの範囲であり、好ましい厚さは約
５ｒ＋ｍである。酸化物２４はポリシリコン２３の上面
を、乾燥酸素ｎ囲気中で約８００℃ないし１０００℃の
範囲の温度にて、熱酸化することによって得られる０代
替方法として、二酸化シリコン層２４を公知の手法を用
いる化学蒸着によって形成してもかまわない。
的な場合、３ ７ｎｍの範囲であり、好ましい厚さは約
５ｒ＋ｍである。酸化物２４はポリシリコン２３の上面
を、乾燥酸素ｎ囲気中で約８００℃ないし１０００℃の
範囲の温度にて、熱酸化することによって得られる０代
替方法として、二酸化シリコン層２４を公知の手法を用
いる化学蒸着によって形成してもかまわない。
チッ化シリコン２５は典型的な場合、厚さが約３Ｏ−７
０ｎａ＋の範囲のものであり、好ましくは約５０ｎｍの
ものである。これは、たとえば約７００℃ないし１２０
０℃の範囲の温度で、低圧化学蒸着を行うことによって
、付着される。この付着の際の反応物質は、チッ素など
のキャリヤ・ガスを含有、または含有しないＳｉＨ，，
５ｉＣＱＨ，。
０ｎａ＋の範囲のものであり、好ましくは約５０ｎｍの
ものである。これは、たとえば約７００℃ないし１２０
０℃の範囲の温度で、低圧化学蒸着を行うことによって
、付着される。この付着の際の反応物質は、チッ素など
のキャリヤ・ガスを含有、または含有しないＳｉＨ，，
５ｉＣＱＨ，。
５ｉＣＱｚＨ１、Ｓ ｉ ＣＱ、Ｈまたは５ｉＣｆ１．
などのシリコン含有ガスおよびアンモニアである。
などのシリコン含有ガスおよびアンモニアである。
多結晶シリコン２３とチッ化シリゴン２５の間に挟まれ
た薄い二酸化シリコン層２４は１重要な機能を果たすも
のであり１本発明において欠かせないものである。この
層は多結晶シリコン層２３の頂面のチッ化、ならびにそ
の結果として生じる十の後のチッ化シリコン２５の付着
の際の酸チッ化シリコン層（図示せず）の形成を防止す
るものである。酸化チッ化シリコンを形成するのが不利
なのは、これがＲＯＩ製造一工程をまったく制御不能な
ものとしてしまうからである。制御が不能なことは、酸
化チッ化シリコンの厚さ、均一性および等質性に関連し
た不確定性によって生じるものであり、酸チッ化シリコ
ンはＲＯＩマスクの除去の際に埋込酸化物分離の過剰な
エツチングをもたらし、従来の湿式エツチング液に対す
る酸チッ化シリコンの扱いにくい性質により、Ｒ○工領
領域薄化、およびバーズ・ネックの勾配の望ましからざ
る増加をもたらす。
た薄い二酸化シリコン層２４は１重要な機能を果たすも
のであり１本発明において欠かせないものである。この
層は多結晶シリコン層２３の頂面のチッ化、ならびにそ
の結果として生じる十の後のチッ化シリコン２５の付着
の際の酸チッ化シリコン層（図示せず）の形成を防止す
るものである。酸化チッ化シリコンを形成するのが不利
なのは、これがＲＯＩ製造一工程をまったく制御不能な
ものとしてしまうからである。制御が不能なことは、酸
化チッ化シリコンの厚さ、均一性および等質性に関連し
た不確定性によって生じるものであり、酸チッ化シリコ
ンはＲＯＩマスクの除去の際に埋込酸化物分離の過剰な
エツチングをもたらし、従来の湿式エツチング液に対す
る酸チッ化シリコンの扱いにくい性質により、Ｒ○工領
領域薄化、およびバーズ・ネックの勾配の望ましからざ
る増加をもたらす。
層２２．２３．２４および２５をここでパターン化し、
埋込酸化物分離を形成するためのマスク・バタ、−シを
形成しなければならない。パターン化は公知のりソグラ
フイおよびエツチング手法によって行われる。フォトレ
ジストＭ（図示せず）を４層構造の頂部のチッ化シリコ
ン層２５上に付着させる。レジストは公知のフォトリン
グラフィ手法を用いて露出され、その内部の開口を希望
するパターンにして現像される１次いで、レジスト・マ
スクを利用して、まずチッ化シリコン層２５を。
埋込酸化物分離を形成するためのマスク・バタ、−シを
形成しなければならない。パターン化は公知のりソグラ
フイおよびエツチング手法によって行われる。フォトレ
ジストＭ（図示せず）を４層構造の頂部のチッ化シリコ
ン層２５上に付着させる。レジストは公知のフォトリン
グラフィ手法を用いて露出され、その内部の開口を希望
するパターンにして現像される１次いで、レジスト・マ
スクを利用して、まずチッ化シリコン層２５を。
次に二酸化シリコン薄層２４、多結晶シリコン層２３を
、最後に二酸化シリコン層２２を９図示のように、微結
晶シ・リコン・エピタキシャル層２１までエツチングす
る０次いで、残余のレジスト層を除去して、第２図に示
す構造を得る。
、最後に二酸化シリコン層２２を９図示のように、微結
晶シ・リコン・エピタキシャル層２１までエツチングす
る０次いで、残余のレジスト層を除去して、第２図に示
す構造を得る。
次に、第３図において、４層構造２２−２３−２４−２
５をマスクとして使用して、エピタキシャル微結晶シリ
コン層２１の露出部分に対して異方性ＲＩＥを行い、ト
レンチないし溝部分を層２１にエツチングする。好まし
い方法は四フッ化炭素などのフッ素化ガス中で反応性イ
オン・エッチングを継続することであるが、フッ素化ガ
スはチッ化シリコン層２５．酸化物薄層２４．多結晶シ
リコン層２３および二酸化シリコン層２２をエツチング
するのに使゛用される。シリコン２１のＲＩＥは数字２
６で示す深さになるまで継続される。
５をマスクとして使用して、エピタキシャル微結晶シリ
コン層２１の露出部分に対して異方性ＲＩＥを行い、ト
レンチないし溝部分を層２１にエツチングする。好まし
い方法は四フッ化炭素などのフッ素化ガス中で反応性イ
オン・エッチングを継続することであるが、フッ素化ガ
スはチッ化シリコン層２５．酸化物薄層２４．多結晶シ
リコン層２３および二酸化シリコン層２２をエツチング
するのに使゛用される。シリコン２１のＲＩＥは数字２
６で示す深さになるまで継続される。
トレンチの深さ２６はシリコン層２１中のトレンチの希
望する最終深さによって決定されるものであり、この深
さは次いで成長させることを希望する二酸化シリコン分
離の厚さ、および隣接するシリコン構造との希望する平
坦度によって決定される。最終的なトレンチ深さが４０
０ｎｍの場合、深さ２゛６は約２００−３００ｎｍであ
る。換言すれば、単結晶シリコン層２１がその内部のト
レンチの目的とする深さの約５０−７０％までエツチン
グされるまで、ＲＩＥステップは続けられる。部分的に
画定されたトレンチは第２図に示すように、はぼ垂直な
壁部２７およびほぼ水平な床部（図示せず）を有するこ
とになる。
望する最終深さによって決定されるものであり、この深
さは次いで成長させることを希望する二酸化シリコン分
離の厚さ、および隣接するシリコン構造との希望する平
坦度によって決定される。最終的なトレンチ深さが４０
０ｎｍの場合、深さ２゛６は約２００−３００ｎｍであ
る。換言すれば、単結晶シリコン層２１がその内部のト
レンチの目的とする深さの約５０−７０％までエツチン
グされるまで、ＲＩＥステップは続けられる。部分的に
画定されたトレンチは第２図に示すように、はぼ垂直な
壁部２７およびほぼ水平な床部（図示せず）を有するこ
とになる。
トレンチの大部分をエツチングするＲＩＥステップの後
、湿式化学エツチングを利用して、トレンチのエツチン
グを完全に行うだけではなく、第３図に示すように、内
方に傾斜した壁部２８を有するトレンチの底部をも形成
する。傾斜側部を有するトレンチの底部の深さを、数字
２９で示す。
、湿式化学エツチングを利用して、トレンチのエツチン
グを完全に行うだけではなく、第３図に示すように、内
方に傾斜した壁部２８を有するトレンチの底部をも形成
する。傾斜側部を有するトレンチの底部の深さを、数字
２９で示す。
典型的な場合、傾斜側部の垂直面に対する傾斜角度は、
約４０°−５０°である。正確な傾斜角度はトレンチの
ＲＩＥステップの完了時の垂直度に対するトレンチ壁２
７から派生する角度によって決定される。壁部２７が垂
直の場合、傾斜壁２８の傾斜角度は、垂直面に対して約
４５°となる。
約４０°−５０°である。正確な傾斜角度はトレンチの
ＲＩＥステップの完了時の垂直度に対するトレンチ壁２
７から派生する角度によって決定される。壁部２７が垂
直の場合、傾斜壁２８の傾斜角度は、垂直面に対して約
４５°となる。
これらの傾斜壁をもたらす化学エツチング液の一例は、
ピロカテコールである。他の湿式エツチング液は二酸化
クロム、フッ化水素および脱イオン水の混合物である。
ピロカテコールである。他の湿式エツチング液は二酸化
クロム、フッ化水素および脱イオン水の混合物である。
このように形成されたトレンチないし溝３０は典型的な
場合、単結晶シリコン本体２０の頂部まで延びている。
場合、単結晶シリコン本体２０の頂部まで延びている。
得られた構造に対して酸化処理を施すが、これはたとえ
ば、蒸気雰囲気を用いた傾斜炉中で本体を約１０００℃
の温度まで加熱することによって行われる。この処理ス
テップの結果を第４図に示すが、この図には埋込酸化物
分離領域が示されている。酸化処理が二酸化シリコンの
誘電領域３１の形成時に溝３０の底部にあるシリコンを
消費するものであるから、これらの領域３１はシリコン
２０の本体中に延びることになる。
ば、蒸気雰囲気を用いた傾斜炉中で本体を約１０００℃
の温度まで加熱することによって行われる。この処理ス
テップの結果を第４図に示すが、この図には埋込酸化物
分離領域が示されている。酸化処理が二酸化シリコンの
誘電領域３１の形成時に溝３０の底部にあるシリコンを
消費するものであるから、これらの領域３１はシリコン
２０の本体中に延びることになる。
Ｒ○工領領域３１成長させる酸化処理ののち。
４層のマスク・スタック２２−２３−２４−”２５を除
去し、第４図に示す構造を得る。チッ化シリコン１２５
を、たとえばまず短時間７：１の一級衛フツ化水素（Ｂ
ＨＦ）溶液、に浸漬し、次いで高湿のリン酸中でエツチ
ングすることによって、除去する。二酸化シリコン薄層
２４をＢＨＦを使用して除去する０次いで、ピロカテコ
ールを使用して、多結晶シリコン層２３を除去する。最
後に、二酸化シリコン層２２をＢＨＦによって除去する
。代替方法としては、酸化物層２２を構造の以降の処理
のために残しておいてもよい、酸化物層２２を除去した
場合には、露出したエピタキシャル・シリコン２１の熱
酸化によって、該層上に酸化物の新鮮な新しい層３２が
成長することになる。
去し、第４図に示す構造を得る。チッ化シリコン１２５
を、たとえばまず短時間７：１の一級衛フツ化水素（Ｂ
ＨＦ）溶液、に浸漬し、次いで高湿のリン酸中でエツチ
ングすることによって、除去する。二酸化シリコン薄層
２４をＢＨＦを使用して除去する０次いで、ピロカテコ
ールを使用して、多結晶シリコン層２３を除去する。最
後に、二酸化シリコン層２２をＢＨＦによって除去する
。代替方法としては、酸化物層２２を構造の以降の処理
のために残しておいてもよい、酸化物層２２を除去した
場合には、露出したエピタキシャル・シリコン２１の熱
酸化によって、該層上に酸化物の新鮮な新しい層３２が
成長することになる。
第４図から明らかなとおり１本方法にしたがって得られ
−る埋込酸化物分離構造は、従来技術の方法によって得
られた構造に比較して、バーズ・ヘッド３３がほぼ平坦
になされており、バーズ・ネック３４の勾配が大幅に減
少した。最適な絶縁層分離構造である。結果として得ら
れる構造には、エピタキシャル層２１の欠陥問題がない
、バーズ・ネックの傾斜が大幅に減少しているので、Ｒ
ＯＩ構造にはポリシリコン・レールの問題がない６本方
法が多結晶シリコン上での酸チッ化シリコンの形成を排
除するのであるから、多量生産に欠かせない制御可能性
が与えられる。
−る埋込酸化物分離構造は、従来技術の方法によって得
られた構造に比較して、バーズ・ヘッド３３がほぼ平坦
になされており、バーズ・ネック３４の勾配が大幅に減
少した。最適な絶縁層分離構造である。結果として得ら
れる構造には、エピタキシャル層２１の欠陥問題がない
、バーズ・ネックの傾斜が大幅に減少しているので、Ｒ
ＯＩ構造にはポリシリコン・レールの問題がない６本方
法が多結晶シリコン上での酸チッ化シリコンの形成を排
除するのであるから、多量生産に欠かせない制御可能性
が与えられる。
それ故、本発明によれば、上記の目的および利点を完全
に満たす方法が与えられる。
に満たす方法が与えられる。
Ｆ０発明の効果
以上のように、本発明によれば、バーズ・ピークおよび
バーズ・ヘッドが削除されたＲＯＩ領域を形成する方法
、またはバーズ・ピークの勾配を低減したＲＯＩ領域が
与えられる。
バーズ・ヘッドが削除されたＲＯＩ領域を形成する方法
、またはバーズ・ピークの勾配を低減したＲＯＩ領域が
与えられる。
第１図は、従来技術にしたがって製造された半導体構造
の、ＲＯＩ領域に得られた形状を、関連するバーズ・ヘ
ッド、バーズ・ピークおよびバーズ・ネックと共に示し
た断面図である。 第２図〜第４図は、バーズ・ネックの勾配の少ないＲＯ
Ｉ構造を得るまでの本発明の処理ステップを示す断面図
である。 ２０．２１・・・・半導体シリコン基板、２２・・・・
第１の二酸化シリコン層、２３・・・・多結晶シリコン
層、２４・・・・第２の二酸化シリコン層、２５・・・
・チッ化シリコン層、３１・・・・埋込酸化物領域。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
の、ＲＯＩ領域に得られた形状を、関連するバーズ・ヘ
ッド、バーズ・ピークおよびバーズ・ネックと共に示し
た断面図である。 第２図〜第４図は、バーズ・ネックの勾配の少ないＲＯ
Ｉ構造を得るまでの本発明の処理ステップを示す断面図
である。 ２０．２１・・・・半導体シリコン基板、２２・・・・
第１の二酸化シリコン層、２３・・・・多結晶シリコン
層、２４・・・・第２の二酸化シリコン層、２５・・・
・チッ化シリコン層、３１・・・・埋込酸化物領域。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
Claims (4)
- （１）バーズ・ネックの勾配の少ない酸化物分離領域を
シリコン基板内に形成する方法において、 （ａ）半導体シリコン基板を設け、 （ｂ）前記シリコン基板上に、第１の二酸化シリコン層
、多結晶シリコン層、第２の二酸化シリコン層およびチ
ッ化シリコン層のマスク・スタックをこの順序で形成し
、 （ｃ）前記マスク・スタックをパターン化して、前記半
導体基板内の酸化物分離パターンを形成することを希望
する領域に開口を形成し、 （ｄ）前記スタックの開口によつて露出したシリコン基
板を希望する深さの第１部分まで異方的に反応性イオン
・エッチングして、内部にほぼ垂直な壁部を有するトレ
ンチを獲得し、 （ｅ）前記シリコン基板を化学的にエッチングして、ト
レンチを希望する深さの第２部分まで延ばし、かつ第２
部分内に内方に傾斜した壁部を獲得し、（ｆ）前記トレ
ンチの露出シリコンを熱酸化して、バーズ・ネックの勾
配の少ない前記分離を形成することからなる、 酸化物分離領域の形成方法。 - （２）前記パターン化が異方性反応性イオン・エッチン
グによつて達成される、特許請求の範囲（１）項記載の
方法。 - （３）前記第１の二酸化シリコン層が前記基板の熱酸化
によつて成長させられる、特許請求の範囲第（１）項記
載の方法。 - （４）前記第２の二酸化シリコン層が前記多結晶シリコ
ン層の熱酸化によつて得られる、特許請求の範囲第（１
）項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US777800 | 1985-09-19 | ||
| US06/777,800 US4630356A (en) | 1985-09-19 | 1985-09-19 | Method of forming recessed oxide isolation with reduced steepness of the birds' neck |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6266647A true JPS6266647A (ja) | 1987-03-26 |
| JPH0461494B2 JPH0461494B2 (ja) | 1992-10-01 |
Family
ID=25111316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168233A Granted JPS6266647A (ja) | 1985-09-19 | 1986-07-18 | 酸化物分離領域の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4630356A (ja) |
| EP (1) | EP0215218B1 (ja) |
| JP (1) | JPS6266647A (ja) |
| CA (1) | CA1226681A (ja) |
| DE (1) | DE3672174D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268930A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造法 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0250722A3 (de) * | 1986-07-04 | 1988-08-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implantierter Wannen für hochintegrierte CMOS-Bauelemente |
| FR2634322A1 (fr) * | 1988-07-13 | 1990-01-19 | Thomson Csf | Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant |
| US5002898A (en) * | 1989-10-19 | 1991-03-26 | At&T Bell Laboratories | Integrated-circuit device isolation |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| EP0450302A1 (en) * | 1990-04-03 | 1991-10-09 | International Business Machines Corporation | Method of reactive ion etching trenches |
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US5298790A (en) * | 1990-04-03 | 1994-03-29 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5254873A (en) * | 1991-12-09 | 1993-10-19 | Motorola, Inc. | Trench structure having a germanium silicate region |
| US5190889A (en) * | 1991-12-09 | 1993-03-02 | Motorola, Inc. | Method of forming trench isolation structure with germanium silicate filling |
| KR970008354B1 (ko) * | 1994-01-12 | 1997-05-23 | 엘지반도체 주식회사 | 선택적 식각방법 |
| KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
| US5747357A (en) * | 1995-09-27 | 1998-05-05 | Mosel Vitelic, Inc. | Modified poly-buffered isolation |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| US6579777B1 (en) * | 1996-01-16 | 2003-06-17 | Cypress Semiconductor Corp. | Method of forming local oxidation with sloped silicon recess |
| US5756390A (en) * | 1996-02-27 | 1998-05-26 | Micron Technology, Inc. | Modified LOCOS process for sub-half-micron technology |
| JPH10199875A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
| US6306727B1 (en) | 1997-08-18 | 2001-10-23 | Micron Technology, Inc. | Advanced isolation process for large memory arrays |
| US6087241A (en) * | 1997-09-05 | 2000-07-11 | Microchip Technology Incorporated | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method |
| US6749687B1 (en) * | 1998-01-09 | 2004-06-15 | Asm America, Inc. | In situ growth of oxide and silicon layers |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
| US6482075B1 (en) * | 2000-09-27 | 2002-11-19 | Lsi Logic Corporation | Process for planarizing an isolation structure in a substrate |
| KR100466194B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| US7518182B2 (en) | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| US7247570B2 (en) * | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7285812B2 (en) * | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7199419B2 (en) * | 2004-12-13 | 2007-04-03 | Micron Technology, Inc. | Memory structure for reduced floating body effect |
| US7229895B2 (en) * | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5361466B2 (ja) * | 2009-03-13 | 2013-12-04 | 富士フイルム株式会社 | インクジェットヘッドの製造方法 |
| US9401363B2 (en) | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| CN111293038B (zh) * | 2020-02-25 | 2022-11-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857737A (ja) * | 1981-09-30 | 1983-04-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| US3534234A (en) * | 1966-12-15 | 1970-10-13 | Texas Instruments Inc | Modified planar process for making semiconductor devices having ultrafine mesa type geometry |
| NL7204741A (ja) * | 1972-04-08 | 1973-10-10 | ||
| US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
| US4170500A (en) * | 1979-01-15 | 1979-10-09 | Fairchild Camera And Instrument Corporation | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions |
| US4272308A (en) * | 1979-10-10 | 1981-06-09 | Varshney Ramesh C | Method of forming recessed isolation oxide layers |
| JPS5821842A (ja) * | 1981-07-30 | 1983-02-08 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 分離領域の形成方法 |
| US4508757A (en) * | 1982-12-20 | 1985-04-02 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| US4516316A (en) * | 1984-03-27 | 1985-05-14 | Advanced Micro Devices, Inc. | Method of making improved twin wells for CMOS devices by controlling spatial separation |
| JPS6160851A (ja) * | 1984-08-29 | 1986-03-28 | Toshiba Tungaloy Co Ltd | 工具用高硬度焼結体とその製造方法 |
-
1985
- 1985-09-19 US US06/777,800 patent/US4630356A/en not_active Expired - Lifetime
-
1986
- 1986-03-24 CA CA000504798A patent/CA1226681A/en not_active Expired
- 1986-07-04 EP EP86109127A patent/EP0215218B1/en not_active Expired
- 1986-07-04 DE DE8686109127T patent/DE3672174D1/de not_active Expired - Fee Related
- 1986-07-18 JP JP61168233A patent/JPS6266647A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857737A (ja) * | 1981-09-30 | 1983-04-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268930A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0215218B1 (en) | 1990-06-20 |
| EP0215218A3 (en) | 1987-08-26 |
| JPH0461494B2 (ja) | 1992-10-01 |
| DE3672174D1 (de) | 1990-07-26 |
| EP0215218A2 (en) | 1987-03-25 |
| US4630356A (en) | 1986-12-23 |
| CA1226681A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6266647A (ja) | 酸化物分離領域の形成方法 | |
| TWI278960B (en) | Method for achieving improved STI gap fill with reduced stress | |
| US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
| EP0098374A2 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| US6309948B1 (en) | Method for fabrication of a semiconductor device | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| JPS59115538A (ja) | 集積回路の製造方法 | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| JPH10189708A (ja) | トレンチ素子分離方法 | |
| US4398992A (en) | Defect free zero oxide encroachment process for semiconductor fabrication | |
| JP3880466B2 (ja) | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| CN100477154C (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| EP0239384B1 (en) | Process for isolating semiconductor devices on a substrate | |
| EP0140749B1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH05849B2 (ja) | ||
| US5952707A (en) | Shallow trench isolation with thin nitride as gate dielectric | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| US12087813B2 (en) | Deep trench isolation with field oxide | |
| KR100687854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS6029219B2 (ja) | 半導体集積回路の製造方法 |