JPS6260231A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6260231A JPS6260231A JP19913985A JP19913985A JPS6260231A JP S6260231 A JPS6260231 A JP S6260231A JP 19913985 A JP19913985 A JP 19913985A JP 19913985 A JP19913985 A JP 19913985A JP S6260231 A JPS6260231 A JP S6260231A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitride film
- film
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置Ｑｌｉ！造方法に関し特に、半導
体基板上の素子を互＾に電気的に絶縁する累子分離技術
に関する。
体基板上の素子を互＾に電気的に絶縁する累子分離技術
に関する。
本発明は、素子分離技術に関する半導体装置の製造方法
において、第１の酸化膜、第１の窒化膜第２の酸化膜、
嬉２の窒化膜を順次形成させる工程とパターニングした
レジスト層をマスクにして哨２の窒化膜、第２の酸化膜
を異方性エツチングする工程と第１の窒化膜、第１の酸
化膜をウェットエツチングする工程とを経てから素子分
離用絶縁膜を形成することにより、いわゆるバーズビー
クを制御し、しかもシリコン基板へ■異方性エツチング
による損傷をなくすようにしたものである。
において、第１の酸化膜、第１の窒化膜第２の酸化膜、
嬉２の窒化膜を順次形成させる工程とパターニングした
レジスト層をマスクにして哨２の窒化膜、第２の酸化膜
を異方性エツチングする工程と第１の窒化膜、第１の酸
化膜をウェットエツチングする工程とを経てから素子分
離用絶縁膜を形成することにより、いわゆるバーズビー
クを制御し、しかもシリコン基板へ■異方性エツチング
による損傷をなくすようにしたものである。
従来、たとえばＭＯＥＩ型トランジスタｍ造を有する半
導体装置の製造における素子分離方法は、第２図に示す
ように、半導体基板１上に５０ｎｍ程度の酸化膜２を形
成させたθち、化学的気相成長法（以下ＣＶＤ法と略記
する）により１５０ｇＩＬ程度の窒化膜３ｔ−形成し、
さらに窒化膜３および酸化膜２を所定○パターン形状と
なし、こ■のも、酸Ｘあるいは水蒸気またはこれらの混
合雰囲気中で加熱することによりなされていた。
導体装置の製造における素子分離方法は、第２図に示す
ように、半導体基板１上に５０ｎｍ程度の酸化膜２を形
成させたθち、化学的気相成長法（以下ＣＶＤ法と略記
する）により１５０ｇＩＬ程度の窒化膜３ｔ−形成し、
さらに窒化膜３および酸化膜２を所定○パターン形状と
なし、こ■のも、酸Ｘあるいは水蒸気またはこれらの混
合雰囲気中で加熱することによりなされていた。
〔発明が解決しようとする問題点及び目的〕しかし、こ
の方法でＦｉ帆３図に示すように、選択酸化膜４の形成
時に、酸累θ供給が半導体基板の露出した部分だけでな
く開孔部の側面に露出している酸化膜２ｔ−通してそＱ
下部の半導体基板１にも供給されるため、目的とする選
択酸化膜４のみでなく横方向にも酸化が進み酸化膜５が
形成される。こ■横方向酸化はバーズビークとも称され
る。かかるバーズビークＱ発生は、素子の活性領駿を狭
くするばかりではなく、完成したトランジスターも設計
に対して非常に精度Ｑ悪いもθになってしまっている。
の方法でＦｉ帆３図に示すように、選択酸化膜４の形成
時に、酸累θ供給が半導体基板の露出した部分だけでな
く開孔部の側面に露出している酸化膜２ｔ−通してそＱ
下部の半導体基板１にも供給されるため、目的とする選
択酸化膜４のみでなく横方向にも酸化が進み酸化膜５が
形成される。こ■横方向酸化はバーズビークとも称され
る。かかるバーズビークＱ発生は、素子の活性領駿を狭
くするばかりではなく、完成したトランジスターも設計
に対して非常に精度Ｑ悪いもθになってしまっている。
一方、バーズビークを減少させるには、第２図酸化膜２
を出来るだけ薄く、窒化膜３を厚くすれば良いことが知
られてｉるが、パターニングする際、反応性エツチング
により窒化膜３ばかりで瀝く、半導体基板１までエツチ
ングされてしま＾、菓子分離用絶縁膜下での漏れ電流が
増大するという問題点を有していた。
を出来るだけ薄く、窒化膜３を厚くすれば良いことが知
られてｉるが、パターニングする際、反応性エツチング
により窒化膜３ばかりで瀝く、半導体基板１までエツチ
ングされてしま＾、菓子分離用絶縁膜下での漏れ電流が
増大するという問題点を有していた。
本発明はこのような問題■解決を図ったも■であり、バ
ーズビーク址を制御すると共に、シリコン基板への異方
性エツチングによる損傷をなくすることを目的とする。
ーズビーク址を制御すると共に、シリコン基板への異方
性エツチングによる損傷をなくすることを目的とする。
本発明の半導体装置Ｏ１Ｍ造方決方法半導体基板上に、
少なく共、＠１０酸化膜を形成する工程と、第１の窒化
８ｘを形成する工程と、帆２の酸化膜を形成する工程と
、前記第２０窒化膜上にパターンを形成する工程と、前
記パターニングしたレジスト層全マスクにして第２の窒
化膜及び第２の酸化膜を異方性エツチングする工程と鼾
１υ窒化膜、及びＩＥＩＱ酸化膜をウェットエツチング
する工程とを経てから、累子分雛用絶縁膜を形成するこ
とを特徴とするものである。
少なく共、＠１０酸化膜を形成する工程と、第１の窒化
８ｘを形成する工程と、帆２の酸化膜を形成する工程と
、前記第２０窒化膜上にパターンを形成する工程と、前
記パターニングしたレジスト層全マスクにして第２の窒
化膜及び第２の酸化膜を異方性エツチングする工程と鼾
１υ窒化膜、及びＩＥＩＱ酸化膜をウェットエツチング
する工程とを経てから、累子分雛用絶縁膜を形成するこ
とを特徴とするものである。
以下実施例に基づき本発明の詳細な説明する。
第１図α〜ｄに本発明に係わる半導体製造装置の素子分
離工程ヶ示す。
離工程ヶ示す。
＝４−
ＰウェルまたはＮウェルが形成されたシリコン基板１０
を熱酸化し１Ｏ−ＩＤ第１のシリコン酸化膜１１．２０
ｙ＋ｍのＣＶＤ法による第１θシリコン窒化膜１２．１
５ｔｉｍＯＣＶＤ法による第２θシリコン酸化膜１３
、３００ ｎｍ０ｃ ”ＩＤ法ＶＣヨ７：ｒ第２のシリ
コン窒化膜１４を連続的に堆積させた。
を熱酸化し１Ｏ−ＩＤ第１のシリコン酸化膜１１．２０
ｙ＋ｍのＣＶＤ法による第１θシリコン窒化膜１２．１
５ｔｉｍＯＣＶＤ法による第２θシリコン酸化膜１３
、３００ ｎｍ０ｃ ”ＩＤ法ＶＣヨ７：ｒ第２のシリ
コン窒化膜１４を連続的に堆積させた。
次に７オトレジストパターンをマスクにして嬉２のシリ
コン窒化膜１４及びＭ２■シリコン酸化膜１３を異方性
エツチングした。このとき、エツチングガスはＣＨＦ４
十Ｇ！シロを用い、第２のシリコン酸ｆｌｌＳ膜を終点
とした。（酊１図ｂ）次Ｋｓ ＨＦ’ Ｈｉｏ＝２０
： １０混会液中Ｋ、シリコン基板１０Ｔｈ、２分間浸
し、Ｗｃｘのシリコン窒化膜、酊１のシリコン酸化膜を
ウェットエッチした１１１図Ｃ）、このとき、麹１のシ
リコン賭化膜、哨１０シリコン酸化膜、第２のシリコン
酸化膜はそれぞれ横方向にエツチングされるがその普は
わずかで開明とならない、また、ウェットエッチにより
シリコン基板ｘｏｅｊＫ出させるため シリコン基板Ｑ
プラズマによる損傷はなｉ、レジストを除去した１、９
５０℃■高圧酸化炉で９５００Ａ■累子分離用酸化膜１
５を成長させた。（帆１図ｄ）このとき、＠２のシリコ
ン窒化膜が３００ｎｍであるため、シリコン基板中への
酸素の横方向拡散を抑制し、バーズビークの成長をさま
たげる働きを持つ。
コン窒化膜１４及びＭ２■シリコン酸化膜１３を異方性
エツチングした。このとき、エツチングガスはＣＨＦ４
十Ｇ！シロを用い、第２のシリコン酸ｆｌｌＳ膜を終点
とした。（酊１図ｂ）次Ｋｓ ＨＦ’ Ｈｉｏ＝２０
： １０混会液中Ｋ、シリコン基板１０Ｔｈ、２分間浸
し、Ｗｃｘのシリコン窒化膜、酊１のシリコン酸化膜を
ウェットエッチした１１１図Ｃ）、このとき、麹１のシ
リコン賭化膜、哨１０シリコン酸化膜、第２のシリコン
酸化膜はそれぞれ横方向にエツチングされるがその普は
わずかで開明とならない、また、ウェットエッチにより
シリコン基板ｘｏｅｊＫ出させるため シリコン基板Ｑ
プラズマによる損傷はなｉ、レジストを除去した１、９
５０℃■高圧酸化炉で９５００Ａ■累子分離用酸化膜１
５を成長させた。（帆１図ｄ）このとき、＠２のシリコ
ン窒化膜が３００ｎｍであるため、シリコン基板中への
酸素の横方向拡散を抑制し、バーズビークの成長をさま
たげる働きを持つ。
その後、［１＊ ＠２Ｇりシリコン窒化膜は熱リン酸に
て、飢１．第２のシリコン酸化膜はフッ酸水溶液により
除去される。
て、飢１．第２のシリコン酸化膜はフッ酸水溶液により
除去される。
以上本発明の長所を具体例によって示したが、この実施
例はあくまで一実施例にすぎない。
例はあくまで一実施例にすぎない。
以上述べたように、本発明は半導体基板上に第１の酸化
膜、哨１の窒化膜、哨２の酸化膜、第２の窒化膜なる４
層構造にしたことにより、いわゆるバーズビークｔｉ抑
制することが出来しかもシリコン基板への異方性エツチ
ングによる損傷會なくすることが可能となった。
膜、哨１の窒化膜、哨２の酸化膜、第２の窒化膜なる４
層構造にしたことにより、いわゆるバーズビークｔｉ抑
制することが出来しかもシリコン基板への異方性エツチ
ングによる損傷會なくすることが可能となった。
第１図（、ｚ）〜（カは本発明り累子分離工程断面図帆
２図は従来■素子分離工程断面図 ＠３図は従来の素子分離断面図 １Ｏ・・シリコン基板 １１・・第１のシリコン酸化膜 １２・拳酊１のシリコン情ｆヒ膜 １３・・第２のシリコン酸化膜 １４・・第２のシリコン窒化膜 １５・・素子分離用絶縁膜 １６・・レジスト 以 上
２図は従来■素子分離工程断面図 ＠３図は従来の素子分離断面図 １Ｏ・・シリコン基板 １１・・第１のシリコン酸化膜 １２・拳酊１のシリコン情ｆヒ膜 １３・・第２のシリコン酸化膜 １４・・第２のシリコン窒化膜 １５・・素子分離用絶縁膜 １６・・レジスト 以 上
Claims (1)
- 半導体基板上に、少なく共第１の酸化膜を形成する工程
と、第１の窒化膜を形成する工程と、第２の酸化膜を形
成する工程と、第２の窒化膜を形成する工程と、前記第
２の窒化膜上にパターンを形成する工程と、前記パター
ニングしたレジスト層をマスクにして、第２の窒化膜、
及び第２の酸化膜を異方性エッチングする工程と第１の
窒化膜、及び第１の酸化膜をウェットエッチングする工
程とを経てから、素子分離用絶縁膜を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19913985A JPS6260231A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19913985A JPS6260231A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260231A true JPS6260231A (ja) | 1987-03-16 |
Family
ID=16402790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19913985A Pending JPS6260231A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260231A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205553A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | 素子間分離方法 |
| US5324675A (en) * | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
-
1985
- 1985-09-09 JP JP19913985A patent/JPS6260231A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205553A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | 素子間分離方法 |
| US5324675A (en) * | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JPS59130446A (ja) | 半導体装置の製造方法 | |
| JPS6260231A (ja) | 半導体装置の製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS62296537A (ja) | 選択酸化膜の製造方法 | |
| JPS5852850A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS59107534A (ja) | 半導体装置の製造方法 | |
| JPH0416020B2 (ja) | ||
| JPS6260232A (ja) | 半導体装置の製造方法 | |
| JPH0558578B2 (ja) | ||
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6135533A (ja) | 半導体装置の製造方法 | |
| JPH0416019B2 (ja) | ||
| JPS63221637A (ja) | シリコンウエ−ハにおける完全誘電体分離構造およびその構造の製造方法 | |
| JPS6288343A (ja) | 半導体装置の製造方法 | |
| JPS63127555A (ja) | 半導体装置の製造方法 | |
| JPS61204949A (ja) | 半導体装置の製造方法 | |
| JPS596557A (ja) | 半導体装置の製造方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 |