JPS63221637A - シリコンウエ−ハにおける完全誘電体分離構造およびその構造の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、シリコンウェーハにおける半導体素子を形
成すべき活性領域間の電子的分離のための構造およびそ
の製造方法に関するものである。

［従来の技！］ 第４図は、通常１：　ｌ　ｐＱ３　（ｆｕｌｌ　１ｓｏ
ｌａｔｉｏｎｂｙ　ｐｏｒｏｕｓ　ｏｘｉｄｉｚｅｄ　
５ｉｌｉｃｏｎ　）と呼ばれる、従来の完全誘電体分離
構造およびその製造工程を示す概要図である。

第４図＜ａ　＞に示すように、Ｐ型シリコンウェーハ１
上に窒化シリコン膜２をパターニングし、レジスト３を
残したまま、ボロンをイオン注入する。

次いで、第４図（ｂ）に示すように、レジスト３を除去
した後、注入したボロンを活性化し、８１層４を形成す
る。

ざらに、プロトンを注入し、熱処理して窒化シリコン族
２の下層５をＮ型に変える。

次に、第４図（Ｃ）に示すように、フッ化水素溶液中で
の陽極化成により、Ｎ’！ｌｌ！５のまわり６を多孔質
化し、この多孔質化したＰ型シリコン部分を高温湿式酸
化する。その際の熱の効果によって、プロトン注入によ
りＮ型に転換していた部分５は、Ｐ型に戻る。

プロトン注入とそれに先立つボロンイオン注入（Ｐ＋層
４の形成）は゛、このように、活性領域５のみをＮ型単
結晶に保ち、そのまわりのＰ型シリコン６を多孔質化す
るためである。

こうして得られた窒化シリコン２下層のＰ型シリコン領
域５は、その周辺および下部を酸化シリコン６で覆われ
ており、電気的に外部と分離されている。

ここに、シリコンｆＲ域５は、アイランドと呼ばれ、後
に半導体素子が形成される領域である。

上述のようにＬ・て製造したときのアイランド５闇の容
量性結合は、ＰＮ接合を利用した分離などに比べて格段
に小さく、分離特性は、原理的に最も優れている。

また、多孔質シリコンの酸化によって形成された分離酸
化膜６は、酸化に伴なう体積変化が小ざく、歪が入りに
クク、歪による素子の特性劣化を抑えることに寄与して
いる。

さらに、多孔質シリコンの酸化速度は単結晶シリコンの
それに比べて極端に速く、活性領域としてのアイランド
５の酸化を抑えて、その周辺および下方のみを酸化する
ことを可能にしている。

［発明が解決しようと）る問題点］ しかしながら、上述のようにして作った酸化膜６は、欠
陥が多く、電気的にも不安定であり、信頼性上で問題が
あった。

また、アイランド５の下方まで回り込むようにして厚い
酸化膜を形成しなければならず、アイランド５の厚さに
余裕を持たせなければならない等の加工精度Ｆでの問題
もあった。

より詳しく言えば、従来のＦ　Ｉ　ＰＯ８方法では、陽
極化成によってアイランド５の底部にまで回り込むよう
にシリコンウェーハ１を多孔質化しなければならないの
で、ウェーハ全体にわたって均一な厚さの多孔質シリコ
ン層を形成することが困難であった。また、多孔質シリ
コンを酸化して厚い絶縁膜を得ようとするとき、薄いア
、イランド５の底部をも酸化してしまい、アイランド５
の深さにばらつきが発生しやすいという問題点があった
。

さらにまた、アイランド５は、プロトンの注入とその熱
活性化によって大きざが規定されるため。

アイランド５の深さが比較的薄いものに限られてしまう
という問題点もあった。

それゆえに、この発明は、上記のような問題点を解消す
るためになされたもので、酸化した多孔質シリコンの利
点を生かしながら、信頼性の良い完全誘電体分離構造を
得ることを目的とするものである。

Ｌ問題点を解決するための手段］ この発明に係るシリコンウェーハにおける完全誘電体分
離構造は、活性領域としてのアイランドを多孔質シリコ
ンの酸化膜よりも安定なシリコン酸化膜上に形成し、ア
イランドの側面部を酸化した多孔質シリコンによって囲
ったものである。

［作用］ アイランド下層に隣接する酸化シリコン膜は、その性質
が安定しており、アイランドがその底面から受ける界面
単位の影響ヤトフップ単位の影響が少なくなる。

また、アイランド周囲を囲う多孔質シリコンの酸化膜は
、その酸化に伴なう体積変化が小さいので、アイランド
はその側面から受けるストレスが少ない。

［発明の実施例］ 以下には、この発明の実施例について、図面を参照しな
がら説明する。

■」二【１」１ 第１図は、この発明の第１の実施例に係るシリコンウェ
ーハにおける完全誘電体分離構造およびその製造工程を
示す概略断面図である。

第１図（ａ　）に示すように、Ｐ型シリコンウェーハ１
の表面を熱酸化し、８０００Ａの酸化シリコン膜を形成
する。この形成は、高温ＣＶＤ法で行なってもよい。

次に、通常の写真食刻法により、３μｌの間隔で５μｍ
平米の島状に、酸化シリコン膜６ａをパターニングして
残す。この島状酸化シリコン１Ｉ６ａは、後に、半導体
素子の形成される活性領域としてのアイランドの底部分
に当接する分離絶縁膜として機能することになる。

次に、第１図（ｂ）に示すように、Ｎ型ポリシリコン膜
８を減圧ＣＶＤ法でｖｏｏｏ人に堆積し、シリコンウェ
ーハ１をシードとして、同相エピタキシャル法により、
このポリシリコン＃Ｉ８を再結晶化する。

次に、第１図（Ｃ）に示すように、写真食刻法により、
酸化シリコン１Ｉｅａ上のアイランドとなるべき部分５
の上にレジスト３を４μ−平米にパターニングし、この
レジスト３をマスクとしてボロンをイオン注入してドラ
イブする。これにより、アイランド５以外の再結晶層４
はＰ型に変換される。

次いで、フッ化水素溶液中で陽極化成して、Ｐ型シリコ
ン層４を多孔質化し、レジスト３を除去する。

最後に、高温湿式酸化により、多孔質シリコン層４を酸
化して、酸化多孔質シリコン層６ｂとすることにより、
第１図（ｄ　）に示すような、完全誘電体分離型のアイ
ランド５を得ることができる。

このアイランド５には、ＭＯＳ型やバイポーラ型等の半
導体素子を形成することができ、それによって、０ＭＯ
８型やバイポーラ型等の半導体集積装置を製作すること
ができる。

また、第１図（ｄ　）を参照して、アイランド５の底面
は酸化シリコン膜６に接している。この酸化シリコン１
１６は、前述したように、シリコンウェーハ１の表面熱
酸化によりまたは高ｍｃＶＤ法により形成されているた
め、従来技術における多孔質シリコンの熱酸化により作
られたものよりも欠陥が少なく安定である。

よって、アイランド５がその底部に接する酸化シリコン
Ｉｌ！６の界面や、酸化シリコン膜６内部から受ける悪
影響が少なくなり、アイランド５の安定性が改善されて
いる。

また、酸化シリコン膜６は、シリコンウェーハ１の表面
を熱酸化したり、高温ＣＶＤ法により形成されているた
め、その膜厚を所望の寸法に保つことができ、また、護
岸のばらつきも最小限に抑えることができる。特に、従
来技術のごとく、多孔質シリコンの酸化膜をアイランド
５の側面から回り込むように形成する場合に比べて、そ
の利点は大きい。

さらに、アイランド５の側面部に接する絶縁膜６ｂは、
多孔質シリコン膜の熱酸化により形成されている。この
！１ＩＩ６ｂの機械的ストレスは、既に説明したように
小さく、アイランド５に形成される半導体素子の安定性
が、絶縁膜６ｂの機械的ストレスによって劣化すること
はほとんどない。

なお、上記説明した製造工程において、ポリシリコン膜
８を１度再結晶化しているのは、アイランドとなるべき
部分５を結晶化するためであり、それによって、ポリシ
リコン膜８とシリコンウェーハ１との接触部分をシード
として固相エピタキシャル成長を行なうことができるよ
うにするためである。なお、この際、同相エピタキシャ
ル成長のシードを得るため、絶縁膜６がバターニングさ
れて、シリコンウェーハ１の一部が表面に出るようにさ
れている。

さらにまた、再結晶化したポリシリコンＷｓ８にレジス
ト３をバターニングしてボロンをイオン注入しているの
は、ポリシリコンｌＩ８のうち、多孔質化すべき部分を
Ｐ型に、アイランド５として用いるため単結晶シリコン
として残すべき部分をＮ型のままにしておくためである
。というのは、フッ化水素溶液を用いた陽極化成により
多孔質化が起こるのは、Ｐ型シリコンのみだからである
。

ＬＬｇ２」Ｌ匝」１ 第２図は、この発明の第２の実施例に係るシリコンウェ
ーハの完全誘電体分離構造およびその製造工程を示す概
略断面図である。

第２図に示す実施例においても、第１図を参照して説明
した第１の実施例と同様に、シリコンウェーハ１の上面
を熱酸化することにより、または、高ｍｃｖｏ法により
、シリコンウェーハ１の上面にシリコン酸化膜を８００
０人堆積し、それをバターニングして、島状のシリコン
酸化膜６ａを作る（第１図（ａ　）参照）。

その上に、やはり第１の実施例と同様に、ポリシリコン
ｌＩ８をＣＶＤ法で堆積させる。その場合、この実施例
では、第２図（ａ　）に示すように、ポリシリコン膜８
の厚みを島状シリコン酸化！Ｉｊ！６ａの厚みよりも十
分に厚くし、たとえば、１６０００Ａ程度にする。

次に、その上にレジスト（図示せず）を厚く、たとえば
２μｍ程度塗布し、該レジストとポリシリコンｇ１８の
エツチングレートがほぼ等しくなる条件で、レジストお
よびポリシリコン膜８をプラズマエツチングする。

これは、一般に、エッチバック法と呼ばれるものであり
、ＣＶＤ法によってフンフォーマルに堆積されているポ
リシリコン１１８上面を平坦化することができる。

このような工程を経た結果、酸化シリコン膜６ａの上に
、５０００Ａの上面が平坦なポリシリコンｌ１８が残る
（第２図（ｂ）参照）。

次に、ポリシリコン膜８は固相エピタキシャル法により
再結晶化される。

ざらに、第２図（Ｃ）に示すように、酸化シリコンｌｌ
ｌ６ａの上部に再結晶化されているアイランドとなるべ
き部分５を被覆するようにレジスト３をバターニングし
、それをマスクとしてボロンをイオン注入し、レジスト
３を剥がして、ボロンを活性化する。

こうして得られた第２図（Ｃ）のＰ型層４を、先の例と
同様に多孔質化および酸化して、第２図（ｄ　）に示す
ように、平坦化された側壁分離絶縁部６ｂを得ることが
できる。

この実施例では、第１の実施例の利点はすべて生かされ
ており、さらに、アイランド５および側壁分離絶縁部６
ｂの表面が平坦化されているために、その後の工程で、
アイランド５に半導体素子を形成し、または配線を形成
する場合に、アイランド５表面の段差や側壁分離絶縁部
６ｂ表面の段差による配線切れや配線金属膜が薄くなる
といった問題を回避できるという利点を有している。こ
の利点は、多層配線構造となる場合に特に有効である。

なお、上記説明では、ポリシリコン１１１８を平坦化し
た後、これを再結晶化する場合について述べたが、この
順序を逆にして、ポリシリコン膜８を再結晶化した後、
エッチバック法によりポリシリコンｌＩ８の表面を平坦
化してもよい。

第３の実施例 第３図は、この発明のざらに他の実施例を示す図である
。

第３図を参照して説明する実施例の特徴を−言で言えば
、アイランド側壁の分離絶Ｒ膜としての多孔質シリコン
の熱酸化膜の使用を回避するとともに、アイランド表面
の平坦化をも行なうことができるようにしたものである
。

つまり、アイランド側壁の分離絶縁膜として、熱酸化し
た多孔質シリコンを使用した場合、歪が少ないという利
点はあるが、アイランドを微細化するとき、その寸法精
度が得られないという欠点がある。というのは、アイラ
ンド１）１１壁の分離絶縁膜を作る際に、上述したごと
く、ボロンイオンを注入しなければならないが、そのボ
ロンイオンの横方向の拡がりのために、アイランドの横
方向寸法が目減りするからである。

この実施例によれば、そのような欠点が解消されている
。以下、第３図を参照しながら説明をする。

第３図（ａ）に示すように、シリコンウェーハ１の表面
に酸化シリコン膜６ａをバターニングし、その上にポリ
シリコン膜８を堆積する。この場合、ポリシリコンＷ４
８は、前述の実施例と異なり、Ｎ型であってもＰ型であ
っても構わない。

次いで、ポリシリコン膜８の上に、チタン５ｆｆｌをス
パッタ法で堆積してシリサイド１１１１１＄９を形成す
る（第３図（ａ）〉。

次に、アイランド５を規定すうためのパターニングされ
たレジスト膜３を形成し、それをマスクとして、ポリシ
リコン膜が再結晶されたシリコン膜およびシリサイド暎
を除去し、アイランド５を形成する。こうして腎られた
ものが、第３図（ｂ）に示されている。

次に、第３図（Ｃ）に示されるように、レジス［・３を
除去した模、高ｌＣＶＤ法による酸化シリコンｙ４１０
を堆積する。

そして、第３図（Ｃ）の構造の表面に、厚いレジストｍ
（図示せず）を形成【ノ、エッチバック法によって酸化
シリコン膜１０を平坦化する。この場合、エッチバック
法を実行するドライエツチングの終点は、チタンを！ｌ
！ｌＩ！とじて決定する。すなわち、エツチングが進行
すると、シリサイドＳＳ９がエツチングされ始め、チタ
ン元素が検出され始める。よって、再びチタン元素の検
出壷が小さくなるところでドライエツチングを終了する
。

その１々、フッ酸系ウェットエッチによって、残ってい
るチタンシリサイド９を完全に除去することによって、
第３図（ｄ　）の構造を得る。

第３図（ｄ　）に示すように、アイランド５はアイラン
ド底部絶縁膜６ａ１５よび高部ＣＶＤ法による酸化シリ
コン寝よりなるアイランド側面部絶縁１１１０によって
完全に分離されている。また、アイランド５．１５よび
アイランド側面部絶Ｒ膜１０の上面は平坦化されている
。

なおここでは、アイランド側面部絶縁［１１０として、
高１ｃｖＵ′）法による酸化シリコン膜を使用する例を
示したが、その代わりに、常圧ＣＶＤ法によるリンガラ
ス慢でも同様の効果が得られる。

［発明の効果コ 以上のように、この発明によれば、半導体素子の形成さ
れるアイランドａ域の底部絶Ｒ膜として、酸化された多
孔質シリコン喚の代わりに、シリコンウェーハ結晶の熱
酸化膜または高ｍｃｖｏ法による安定な酸化シリコン膜
を使用するととに、アイランド側面の絶縁膜として多孔
質シリコンの酸化膜を使用することにしたので、アイラ
ンドにかかる機械的なストレスを低減できるとともに、
安定な完全誘電体分離構造を得ることができる。

【図面の簡単な説明】

第１図は、この発明の一実施例に係るシリコンウェーハ
における完全誘電体分離構造およびその製造方法の実施
例を示す図である。第２図は、この発明の第２の実施例
に係るシリコンウェーハの完全誘電体分離構造およびそ
の製造方法を示す図である。第３図は、この発明の第３
の実施例に係るシリコンウェーハにおける完全誘電体分
離構造およびその製造方法を示す図である。第４図は、
従来のシリコンウェーハにおける完全誘電体分離構造お
よびその製造方法を示す図である。 図において、１はシリコンウェーハ、２は窒化シリコン
膜、３はレジスト膜、４はイオン注入層、５はアイラン
ド（活性層）、６は分離絶縁膜として用いられる熱酸化
された多孔質シリコン族、６ａはアイランド底部絶縁膜
、６ｂはアイランド側面部絶縁膜、８はポリシリコン膜
、９はチタンシリサイド１１１１．１０は高温ｃｖｏ法
による酸化シリコン膜または常温ｃｖｏ法によるリンガ
ラス躾によって形成されたアイランド側面分離絶縁膜で
ある。

Claims (4)

【特許請求の範囲】
1. （１）シリコンウェーハ上にパターニングされたシリコ
   ン酸化膜上に、半導体素子を形成すべき活性領域として
   のシリコン単結晶のアイランドが設けられ、前記シリコ
   ン酸化膜およびアイランドの周囲が多孔質酸化シリコン
   によつて囲われていることを特徴とする、シリコンウェ
   ーハにおける完全誘電体分離構造。
2. （２）［１］シリコンウェーハを準備し、 ［２］前記シリコンウェーハ上に、島状に酸化シリコン
   膜をパターニングし、 ［３］前記シリコンウェーハおよび酸化シリコン膜上に
   ポリシリコン膜を堆積し、 ［４］前記堆積したポリシリコン膜を再結晶化して単結
   晶シリコンとし、 ［５］前記酸化シリコン膜上の再結晶化したシリコンを
   残して、他の部分の再結晶化したシリコンを多孔質化し
   、 ［６］前記多孔質化したシリコンを酸化することによっ
   て、前記酸化シリコン膜上の再結晶化したシリコンを、
   半導体素子を形成すべき誘電体分離されたアイランドと
   したことを特徴とする、シリコンウェーハにおける完全
   誘電体分離構造の製造方法。
3. （３）特許請求の範囲第２項において、 前記［３］の工程と［４］の工程との間に、さらに、前
   記ポリシリコン膜をエッチバックする工程を含めたこと
   を特徴とする、シリコンウェーハにおける完全誘電体分
   離構造の製造方法。
4. （４）［１］シリコンウェーハを準備し、 ［２］前記シリコンウェーハ上に、島状に酸化シリコン
   膜をパターニングし、 ［３］前記シリコンウェーハおよび酸化シリコン膜上に
   ポリシリコン膜を堆積し、 ［４］前記堆積したポリシリコン膜を再結晶化して単結
   晶シリコンとし、 ［５］前記酸化シリコン膜上の再結晶化したシリコンを
   残して、他の部分の再結晶化したシリコンを除去し、 ［６］前記シリコンを除去した部分に、高温酸化膜また
   はリンガラス膜を堆積することによつて、前記酸化シリ
   コン膜上の再結晶化したシリコンを、半導体素子を形成
   すべき誘電体分離されたアイランドとしたことを特徴と
   する、シリコンウェーハにおける完全誘電体分離構造の
   製造方法。