JPS63144542A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63144542A JPS63144542A JP29381486A JP29381486A JPS63144542A JP S63144542 A JPS63144542 A JP S63144542A JP 29381486 A JP29381486 A JP 29381486A JP 29381486 A JP29381486 A JP 29381486A JP S63144542 A JPS63144542 A JP S63144542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- semiconductor substrate
- layer
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005242 forging Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関し、特に素子
間分離法に関する。。
間分離法に関する。。
第４図は従来の半導体装置の一例を示す半導体チップの
断面図である。
断面図である。
−従来、半導体基板上に熱酸化膜からなる絶縁分離領域
を形成してなるこの種の半導体装置は、第４図に示すよ
うに、熱酸化膜５からなる絶縁分離領域の横方向への拡
がりを防ぐための耐酸化性膜４の働きが不充分なため、
この耐酸化性膜４がめくれ、上方向に押し上げられると
いう構造を呈していた。
を形成してなるこの種の半導体装置は、第４図に示すよ
うに、熱酸化膜５からなる絶縁分離領域の横方向への拡
がりを防ぐための耐酸化性膜４の働きが不充分なため、
この耐酸化性膜４がめくれ、上方向に押し上げられると
いう構造を呈していた。
また、この種の半導体装置の製造方法は、従来、素子を
形成するシリコン半導体基板または、絶縁膜を介して積
層した半導体基板上に絶縁膜及び第一の耐酸化性膜を形
成し、前記絶縁膜及び第一の耐酸化性膜を素子形成領域
となる部分を除いて選択的に開孔し、将来平坦な熱酸化
膜絶縁分離領域を形成するなめ、前記半導体基板の表面
から内部に向かい、素子分離用の酸化膜の厚さのおよそ
１／２の厚さだけ除去し凹部を形成し、凹部を含む前記
半導体基板全面に第２の耐酸化性膜を形成し、該凹部の
底面の前記第２の耐酸化性膜を除去し、側壁部のみに前
記第２の耐酸化性膜を残し、多結晶シリコン層またはシ
リコンを酸化し平坦な熱酸化膜からなる絶縁分離領域を
形成していた。
形成するシリコン半導体基板または、絶縁膜を介して積
層した半導体基板上に絶縁膜及び第一の耐酸化性膜を形
成し、前記絶縁膜及び第一の耐酸化性膜を素子形成領域
となる部分を除いて選択的に開孔し、将来平坦な熱酸化
膜絶縁分離領域を形成するなめ、前記半導体基板の表面
から内部に向かい、素子分離用の酸化膜の厚さのおよそ
１／２の厚さだけ除去し凹部を形成し、凹部を含む前記
半導体基板全面に第２の耐酸化性膜を形成し、該凹部の
底面の前記第２の耐酸化性膜を除去し、側壁部のみに前
記第２の耐酸化性膜を残し、多結晶シリコン層またはシ
リコンを酸化し平坦な熱酸化膜からなる絶縁分離領域を
形成していた。
上述した従来の半導体装置は、熱酸化膜の横方向への拡
がりが大きく、集積度が上がらず、また半導体装置の性
能が著しく不安定になるという欠点を有していた。また
従来の半導体装置の製造方法では、熱酸化膜の横方向へ
の拡がりを押えきれず耐酸化性膜がめくれるという欠点
がある。
がりが大きく、集積度が上がらず、また半導体装置の性
能が著しく不安定になるという欠点を有していた。また
従来の半導体装置の製造方法では、熱酸化膜の横方向へ
の拡がりを押えきれず耐酸化性膜がめくれるという欠点
がある。
本発明の目的は、熱酸化膜の横方向への拡がりを無くし
、素子分離が平坦でその分離領域を小さくシ集積度を上
げ、安定な半導体装置及びその製造方法を提供すること
にある。
、素子分離が平坦でその分離領域を小さくシ集積度を上
げ、安定な半導体装置及びその製造方法を提供すること
にある。
本発明の半導体装置は、半導体基板を選択的に酸化して
形成された所定厚さの酸化物からなる絶縁分離領域を備
えた半導体装置において、前記絶縁分離領域にはその側
面部のみに、前記半導体基板表面から内部に向かって耐
酸化性膜が設けられているというものである。
形成された所定厚さの酸化物からなる絶縁分離領域を備
えた半導体装置において、前記絶縁分離領域にはその側
面部のみに、前記半導体基板表面から内部に向かって耐
酸化性膜が設けられているというものである。
又、本発明の半導体装置の製造方法は、半導体基板上に
絶縁膜及び第一の耐酸化性膜を形成し、前記耐酸化性膜
を選択的に除去し、前記半導体基板の表面から内部に向
かって所定の深さを有する凹部を形成する工程と、前記
凹部の表面に絶縁膜を形成したのち前記凹部を含む半導
体基板全面に第２の耐酸化性膜を形成し、前記凹部の底
面の前記第２の耐酸化性膜を除去し側壁部のみに前記第
２の耐酸化性膜を残す工程と、前記半導体基板全面に多
結晶シリコン層を形成して前記凹部を充填した後面記多
結晶シリコン層をエッチバックして前記凹部の底面に所
定厚さの多結晶シリコン堆積層を形成する工程と、少な
くとも前記多結晶シリコン堆積層を酸化して酸化物を形
成する工程とにより前記酸化物からなる絶縁分離領域で
前記半導体基板表面部を区画して素子形成領域とする工
程を含んで構成されている。
絶縁膜及び第一の耐酸化性膜を形成し、前記耐酸化性膜
を選択的に除去し、前記半導体基板の表面から内部に向
かって所定の深さを有する凹部を形成する工程と、前記
凹部の表面に絶縁膜を形成したのち前記凹部を含む半導
体基板全面に第２の耐酸化性膜を形成し、前記凹部の底
面の前記第２の耐酸化性膜を除去し側壁部のみに前記第
２の耐酸化性膜を残す工程と、前記半導体基板全面に多
結晶シリコン層を形成して前記凹部を充填した後面記多
結晶シリコン層をエッチバックして前記凹部の底面に所
定厚さの多結晶シリコン堆積層を形成する工程と、少な
くとも前記多結晶シリコン堆積層を酸化して酸化物を形
成する工程とにより前記酸化物からなる絶縁分離領域で
前記半導体基板表面部を区画して素子形成領域とする工
程を含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明半導体装置の第１の実施例の主要部を示
す半導体チップの断面図である。
す半導体チップの断面図である。
この実施例は、Ｎ型シリコン層２上に酸化シリコンのよ
うな絶縁膜６、窒化シリコン膜７、多結晶シリコン層を
ｊ頃次積層してなる半導体基板を選択的に酸化して形成
された所定厚さの熱酸化膜５からなる絶縁分離領域には
その側面部のみに第２の耐酸化性膜４が設けられている
ものである。第２の耐酸化性膜は熱酸化膜５の側面部の
３／′４以上にわたっていることが望ましい。多結晶シ
リコン層８には、図示しないが抵抗等の素子が設けられ
る。
うな絶縁膜６、窒化シリコン膜７、多結晶シリコン層を
ｊ頃次積層してなる半導体基板を選択的に酸化して形成
された所定厚さの熱酸化膜５からなる絶縁分離領域には
その側面部のみに第２の耐酸化性膜４が設けられている
ものである。第２の耐酸化性膜は熱酸化膜５の側面部の
３／′４以上にわたっていることが望ましい。多結晶シ
リコン層８には、図示しないが抵抗等の素子が設けられ
る。
第２図は本発明半導体装置の第２の実施例の主要部を示
す半導体チップの断面図である。
す半導体チップの断面図である。
この実施例は、Ｐ型シリコン下地板１とその上に設けら
れたＮ型９９３７層２からなる半導体基板を選択的に酸
化してＰ型シリコン下地板に達する熱酸化膜５を設けて
Ｎ型シリコン層を素子形成領域に区画したものである。
れたＮ型９９３７層２からなる半導体基板を選択的に酸
化してＰ型シリコン下地板に達する熱酸化膜５を設けて
Ｎ型シリコン層を素子形成領域に区画したものである。
第３図（ａ）〜（ｄ）は本発明半導体装置の製造方法の
第１の実施例を説明するための工程図に配置した半導体
チップの断面図である。
第１の実施例を説明するための工程図に配置した半導体
チップの断面図である。
まず、第３図（ａ）に示すように、表面にＮ型９９３７
層２を有する下地板の全面に酸化シリコンからなる絶縁
膜６と窒化シリコン膜７を順次形成し、さらに多結晶シ
リコン層８を積層する。その後、前記多結晶シリコン層
８の全面に酸化シリコンからなる絶縁膜３を形成し、次
に第１の耐酸化性膜４として窒化シリコン膜を形成する
。
層２を有する下地板の全面に酸化シリコンからなる絶縁
膜６と窒化シリコン膜７を順次形成し、さらに多結晶シ
リコン層８を積層する。その後、前記多結晶シリコン層
８の全面に酸化シリコンからなる絶縁膜３を形成し、次
に第１の耐酸化性膜４として窒化シリコン膜を形成する
。
次に、第３図（ｂ）に示すように、ホトレジストにより
素子形成領域を除いて、選択的に前記第一の耐酸化性膜
４、続いて絶縁膜４を除去し、反応性イオンエツチング
装置により、多結晶シリコン層８の厚さの３／４倍だけ
エツチングして凹部１１を形成する。これは将来設けら
れる絶縁分離領域の表面から内部に向かい、少なくとも
３／４の側面部に耐酸化性膜を形成するためである。次
に、ホトレジストを除去し、第３図（Ｃ）に示すように
、凹部１１の底面及び側壁部に酸化シリコンからなる絶
縁膜３”を形成し、凹部１１を含む半導体基板全面に第
２の耐酸化性膜９として窒化シリコン膜を形成する。次
に、第３図（ｄ＞に示すように、反応性イオンエツチン
グ装置により凹部１１の底面の第２の耐酸化性膜９であ
る窒化シリコン膜及び絶縁１摸３′を除去し、側壁部の
みに、第２の耐酸化性膜９及び絶縁膜３′を残す。その
ｆ＆前記凹部を含む全面に多結晶シリコン層をＣＶＤ法
により例えば５５００人程度形成し、平坦な素子分離領
域を形成するため、酸化してほぼ平坦な熱酸化膜を形成
できる程度、例えば表面から２２００人前後多結晶シリ
コン層のエッチバックを行ない、多結晶°シリコン堆積
層１０を形成する。
素子形成領域を除いて、選択的に前記第一の耐酸化性膜
４、続いて絶縁膜４を除去し、反応性イオンエツチング
装置により、多結晶シリコン層８の厚さの３／４倍だけ
エツチングして凹部１１を形成する。これは将来設けら
れる絶縁分離領域の表面から内部に向かい、少なくとも
３／４の側面部に耐酸化性膜を形成するためである。次
に、ホトレジストを除去し、第３図（Ｃ）に示すように
、凹部１１の底面及び側壁部に酸化シリコンからなる絶
縁膜３”を形成し、凹部１１を含む半導体基板全面に第
２の耐酸化性膜９として窒化シリコン膜を形成する。次
に、第３図（ｄ＞に示すように、反応性イオンエツチン
グ装置により凹部１１の底面の第２の耐酸化性膜９であ
る窒化シリコン膜及び絶縁１摸３′を除去し、側壁部の
みに、第２の耐酸化性膜９及び絶縁膜３′を残す。その
ｆ＆前記凹部を含む全面に多結晶シリコン層をＣＶＤ法
により例えば５５００人程度形成し、平坦な素子分離領
域を形成するため、酸化してほぼ平坦な熱酸化膜を形成
できる程度、例えば表面から２２００人前後多結晶シリ
コン層のエッチバックを行ない、多結晶°シリコン堆積
層１０を形成する。
次に充分に酸化を行ない、熱酸化膜により前記凹部を充
填し平坦な熱酸化膜分離領域を形成する。
填し平坦な熱酸化膜分離領域を形成する。
以上の製造方法により、第１図に示すように、半導体基
板−Ｆに熱酸化膜からなる絶縁分離領域を形成して成る
半導体装置において前述の熱酸化膜分離領域の側面部の
みに表面から内部に向かい少なくとも前記熱酸化膜分離
領域の３／４以上に耐酸化性膜を形成した半導体装置が
得られる。
板−Ｆに熱酸化膜からなる絶縁分離領域を形成して成る
半導体装置において前述の熱酸化膜分離領域の側面部の
みに表面から内部に向かい少なくとも前記熱酸化膜分離
領域の３／４以上に耐酸化性膜を形成した半導体装置が
得られる。
以上説明したように、本発明は、熱酸化膜からなる絶縁
分離領域の側面部の耐酸化性膜を充分な深さまで形成す
ることにより、熱酸化膜の横方向への拡がりと耐酸化性
膜のめくれをなくすことができるから半導体装置の集積
度と安定性を向上できる効果がある。又、このような半
導体装置を容易に実現できる製造方法が得られる効果が
ある。
分離領域の側面部の耐酸化性膜を充分な深さまで形成す
ることにより、熱酸化膜の横方向への拡がりと耐酸化性
膜のめくれをなくすことができるから半導体装置の集積
度と安定性を向上できる効果がある。又、このような半
導体装置を容易に実現できる製造方法が得られる効果が
ある。
第１図及び第２図はそれぞれ本発明半導体装置の第１及
び第２の実施例の主要部を示す半導体チップの断面図、
第３図（ａ）〜（ｄ）は本発明半導体装置の製造方法の
第１の実施例を説明するための工程順に示した半導体チ
ップの断面図、第４図は従来例を示す半導体チップの断
面図である。 １・・・Ｐ型シリコン半導体下地板、２・・・Ｎ型シリ
コン層、３・・・絶縁膜、４・・・第１の耐酸化性膜、
５・・・熱酸化膜、６・・・絶縁膜、７・・：窒化シリ
コン膜、８・・・多結晶シリコン層、９・・・第２の耐
酸化性膜、１０・・・多結晶シリコン堆積層、１１・・
・凹部。 ５熱鍛４ａえ 第１図 第Ｚ図 第３図 躬４図
び第２の実施例の主要部を示す半導体チップの断面図、
第３図（ａ）〜（ｄ）は本発明半導体装置の製造方法の
第１の実施例を説明するための工程順に示した半導体チ
ップの断面図、第４図は従来例を示す半導体チップの断
面図である。 １・・・Ｐ型シリコン半導体下地板、２・・・Ｎ型シリ
コン層、３・・・絶縁膜、４・・・第１の耐酸化性膜、
５・・・熱酸化膜、６・・・絶縁膜、７・・：窒化シリ
コン膜、８・・・多結晶シリコン層、９・・・第２の耐
酸化性膜、１０・・・多結晶シリコン堆積層、１１・・
・凹部。 ５熱鍛４ａえ 第１図 第Ｚ図 第３図 躬４図
Claims (2)
- （１）半導体基板を選択的に酸化して形成された所定厚
さの酸化物からなる絶縁分離領域を備えた半導体装置に
おいて、前記絶縁分離領域にはその側面部のみに、前記
半導体基板表面から内部に向かつて耐酸化性膜が設けら
れていることを特徴とする半導体装置。 - （２）半導体基板上に絶縁膜及び第一の耐酸化性膜を形
成し、前記耐酸化性膜を選択的に除去し、前記半導体基
板の表面から内部に向かつて所定の深さを有する凹部を
形成する工程と、前記凹部の表面に絶縁膜を形成のち前
記凹部を含む半導体基板全面に第２の耐酸化性膜を形成
し、前記凹部の底面の前記第２の耐酸化性膜を除去し側
壁部のみに前記第２の耐酸化性膜を残す工程と、前記半
導体基板全面に多結晶シリコン層を形成して前記凹部を
充填した後前記多結晶シリコン層をエッチバックして前
記凹部の底面に所定厚さの多結晶シリコン堆積層を形成
する工程と、少なくとも前記多結晶シリコン堆積層を酸
化して酸化物を形成する工程とにより前記酸化物からな
る絶縁分離領域で前記半導体基板表面部を区画して素子
形成領域とする工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29381486A JPS63144542A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29381486A JPS63144542A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144542A true JPS63144542A (ja) | 1988-06-16 |
Family
ID=17799492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29381486A Pending JPS63144542A (ja) | 1986-12-09 | 1986-12-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144542A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523255A (en) * | 1994-05-31 | 1996-06-04 | Samsung Electronics Co., Ltd. | Method for forming a device isolation film of a semiconductor device |
| US5956600A (en) * | 1995-04-07 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
-
1986
- 1986-12-09 JP JP29381486A patent/JPS63144542A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523255A (en) * | 1994-05-31 | 1996-06-04 | Samsung Electronics Co., Ltd. | Method for forming a device isolation film of a semiconductor device |
| US5956600A (en) * | 1995-04-07 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH0449777B2 (ja) | ||
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH05190663A (ja) | 半導体集積回路の製造方法 | |
| JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
| JP2000036536A (ja) | 半導体素子の素子隔離構造及びその隔離方法 | |
| JPS63144542A (ja) | 半導体装置及びその製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| KR19990066454A (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPH11176929A (ja) | 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP4228414B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| JPH0521589A (ja) | 半導体装置の製造方法 | |
| KR0140734B1 (ko) | 반도체 소자의 제조방법 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS6358852A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60211958A (ja) | 半導体装置 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPH0582637A (ja) | 半導体装置 | |
| JPH0230160A (ja) | 半導体装置 |