JP3189320B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3189320B2
JP3189320B2 JP26649691A JP26649691A JP3189320B2 JP 3189320 B2 JP3189320 B2 JP 3189320B2 JP 26649691 A JP26649691 A JP 26649691A JP 26649691 A JP26649691 A JP 26649691A JP 3189320 B2 JP3189320 B2 JP 3189320B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
forming
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26649691A
Other languages
English (en)
Other versions
JPH05109881A (ja
Inventor
眞喜男 飯田
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP26649691A priority Critical patent/JP3189320B2/ja
Publication of JPH05109881A publication Critical patent/JPH05109881A/ja
Application granted granted Critical
Publication of JP3189320B2 publication Critical patent/JP3189320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、詳しくはシリコン基板に絶縁体により素子分離を
施すバイポーラトランジスタなどの半導体装置の製法方
法に関する。
【0002】
【従来の技術】従来より、モノリシックな半導体集積回
路に用いられる素子間分離法として、素子間の分離を絶
縁体で行う方法が知られている。例えば、特開昭61−
59852号公報には、貼り合わせSOI基板に分離溝
を形成して素子分離を行う半導体装置の製造方法が開示
されている。この方法は、絶縁膜を介して一対のシリコ
ン基板を接合して作製されたSOI基板の表面に所定部
位が開口したマスクとしての酸化膜を形成し、該開口を
介して一方のシリコン基板をエッチングして上記絶縁膜
に達する分離溝を形成し、そして熱酸化などにより分離
溝及び上記一方のシリコン基板の表面に絶縁被膜を形成
した後、多結晶シリコンで分離溝を埋め、分離溝からは
み出た絶縁被膜及び多結晶シリコンや上記マスクとして
の酸化膜を除去することにより、分離溝及び絶縁被膜で
他の領域と電気的に完全に分離された素子領域を形成す
るものである。
【0003】
【発明が解決しようとする課題】そして、上記したよう
にシリコン基板に素子領域を形成した後、上記一方のシ
リコン基板の表面にフィールド酸化膜を形成するととも
に、上記素子領域に所定の素子を形成することにより、
所望の仕様を満たす半導体装置が製造される。ところが
この製造方法では、工程が多くて複雑であるという問題
点がある。
【0004】本発明は、半導体装置の製造方法の工程の
簡略化を図ることを目的とするものである。
【0005】
【課題を解決するための手段】請求項1に係る発明の半
導体装置の製造方法は、シリコン基板に、半導体素子を
構成することになる拡散層を形成する工程と、該シリコ
ン基板に素子分離用の分離溝を形成する工程と、該分離
溝の内壁面に絶縁被膜を形成する工程と、多結晶シリコ
ンを該分離溝内に充填するとともに該シリコン基板の表
面上に堆積する工程と、該シリコン基板の表面上に一様
な膜厚で堆積された多結晶シリコンを前記半導体素子の
形成領域上において全面酸化することにより、該シリコ
ン基板の表面上に一様な膜厚のフィールド酸化膜用の酸
化膜を形成する工程とを具備することを特徴とする。
求項2に係る発明の半導体装置の製造方法は、請求項1
の構成において、前記フィールド酸化膜用の酸化膜を形
成する工程の後に、前記フィールド酸化膜用の酸化膜に
コンタクト孔を開口し、前記拡散層に電気的接続する金
属電極を該コンタクト孔内に配設する工程を備えること
を特徴とする。 請求項3に係る発明の半導体装置の製造
方法は、シリコン基板に、半導体素子を構成することに
なる拡散層を形成する工程と、該シリコン基板に素子分
離用の分離溝を形成する工程と、該分離溝の内壁面に絶
縁被膜を形成する工程と、多結晶シリコンを該分離溝内
に充填するとともに該シリコン基板の表面上に堆積する
工程と、該シリコン基板の表面上に堆積された多結晶シ
リコンを酸化することにより、該シリコン基板の表面に
フィールド酸化膜用の酸化膜を形成する工程と、前記フ
ィールド酸化膜用の酸化膜にコンタクト孔を開口し、前
記拡散層に電気的接続する金属電極を該コンタクト孔内
に配設する工程とを具備することを特徴とする。
【0006】
【作用】本発明の半導体装置の製造方法では、素子分離
用に形成された分離溝内に多結晶シリコンを充填する際
に、シリコン基板表面に堆積された多結晶シリコンを酸
化することにより、該シリコン基板表面にフィールド酸
化膜用の酸化膜を形成することができる。このため、従
来の様にシリコン基板表面に堆積された多結晶シリコン
を除去する必要がない。
【0007】
【実施例】以下、本発明の実施例を図に基づき説明す
る。本発明の製造方法を絶縁分離バイポーラICに適用
した例を示す。P- 型の第1シリコン基板1の一方の主
面に鏡面研磨を施した後、熱酸化を施し所定の膜厚の絶
縁膜2を形成した。そして、この第1シリコン基板1の
絶縁膜2側に、鏡面研磨された主面を有するN- 型の第
2シリコン基板3を十分に清浄な雰囲気下で密着、加熱
して、それぞれのシリコン基板1、3で絶縁膜2を挟む
ように一体に接合した。これにより、第1シリコン基板
1上に絶縁膜2を介して第2シリコン基板3を接合して
構成されたSOI基板を作製した。なお、第2シリコン
基板3には、アンチモンを拡散することによりN+ 型の
高濃度不純物層4が形成されている。
【0008】そして、一連の酸化、フォトリソグラフ
ィ、不純物拡散工程により、Pウエル領域(ベース領
域)5、Nウエル領域(エミッタ領域)6、ディープN
+ 領域7を、半導体素子を構成することになる拡散層と
して第2シリコン基板3に形成した。この後、第2シリ
コン基板3の表面に、熱酸化によりSiO2 膜8を形成
した(図1参照)後、Si3 4 膜9及びPSG(Ph
ospho Silicate Glass)膜10を
順次堆積した。なお、このPSG膜10は、次工程で分
離溝11をエッチングする際のマスク部材として働き、
分離溝11の形成後にエッチング除去されるものであ
る。このため、PSG膜10は、絶縁膜2よりエッチン
グ速度が10〜20倍程度大きい他の膜で代用可能であ
る。
【0009】次いで、フォトリソグラフィ処理とCF4
系エッチングガスを用いたR.I.E(Reactiv
e Ion Etching)処理を施し、PSG膜1
0の表面に形成されたレジスト膜をマスクとして、Si
2 膜8、Si3 4 膜9及びPSG膜10を第2シリ
コン基板3の表面に達するまで選択的にエッチングして
開口を形成した後、上記レジスト膜を除去し、PSG膜
10をマスクにしてHBr系エッチングガスを用いた
R.I.E処理により第2シリコン基板3を選択的にエ
ッチングし、絶縁膜2に達する幅xが1.45μm程度
の分離溝11を形成した(図2参照)。
【0010】そして、PSG膜10はフッ素溶液による
ウェットエッチング処理により絶縁膜2とのエッチング
速度差を利用して選択エッチングで除去し、分離溝11
の内壁面に熱酸化により膜厚tが0.5μmの絶縁被膜
12を形成した後、Si3 4 膜9はリン酸を用いてエ
ッチング除去した(図3参照)。なお、絶縁被膜12形
成後の分離溝11の幅yは0.9μm程度だった。
【0011】次いで、リンをドープした多結晶シリコン
13をLP−CVD法によりSiO 2 膜8上に一様に4
500Å程度堆積させるとともに、分離溝11内に多結
晶シリコン13を充填した(図4参照)。そして、Si
2 膜8上に一様な膜厚で堆積された多結晶シリコン1
3を熱酸化して、SiO2 膜8上に一様な膜厚で膜厚z
が1.0μmのフィールド酸化膜用の酸化膜(PSG
膜)14を形成した(図5参照)。
【0012】なお、ここで上記した分離溝11の幅x、
絶縁被膜12形成後の分離溝11の幅y、絶縁被膜12
の膜厚t、及びフィールド酸化膜用の酸化膜14の膜厚
zの間の関係について説明する。所望とするフィールド
酸化膜14の膜厚をZとすると、分離溝11及びSiO
2 膜8上に堆積させる多結晶シリコン13の膜厚Z’
は、 Z’=Rox-sub×Z であらわすことができる。なお、ここでRox-subは、酸
化膜において、酸化により基板表面が喰われた厚さの全
酸化膜厚に対する比をあらわし、0.44〜0.45で
ある。
【0013】また、分離溝内を充填する多結晶シリコン
13はLP−CVD法により堆積することから、その被
覆性はよく、SiO2 膜8上、分離溝11側壁共に同程
度の厚さで堆積できる。従って、絶縁被膜12形成後の
分離溝11の幅yと堆積厚さZ’との関係は次のように
なる。y=2Z’さらに、分離溝11の絶縁被膜12形
成前後における幅x、yには、絶縁被膜12の膜厚t、
上述の比Rox-subを用いて次の関係が成立する。
【0014】y=x−2(1−Rox-sub)×t 従って、フィールド酸化膜用の酸化膜14の所望する膜
厚Zに応じて分離溝11の幅x、絶縁被膜12の膜厚t
を種々設定することができ、本実施例では、素子の仕様
等を考えて必要な絶縁被膜12の膜厚tを決定して開け
る分離溝11の幅xを決めるようにしている。
【0015】最後に、上記酸化膜14及びSiO2 膜8
の所定部位にコンタクトホールを開口してフィールド酸
化膜15を形成するとともに、このコンタクトホール
(コンタクト孔)内に、前記拡散層としてのPウエル領
域(ベース領域)5、Nウエル領域(エミッタ領域)6
及びディープN + 領域7に電気的接続する金属電極とし
てのAl電極16を形成することにより半導体装置を製
造した(図6参照)。本実施例の製造方法によれば、素
子分離用に形成された分離溝11内に多結晶シリコン1
3を充填する際に、第2シリコン基板3の表面に堆積さ
れた多結晶シリコン13を酸化することにより、該シリ
コン基板1の表面にフィールド酸化膜15用の酸化膜1
4を形成することができる。このため、シリコン基板1
の表面に堆積された多結晶シリコン13を除去する工程
を省くことができ、工程の簡略化を図ることが可能とな
る。
【0016】なお、上記実施例では本発明をSOI基板
に適用する例について示したが、他に例えば単なるシリ
コン基板にトレンチアイソレーションを施す際にも本発
明を適用することができる。
【0017】
【発明の効果】以上詳述したように本発明の半導体装置
の製造方法は、素子分離用の分離溝に多結晶シリコンを
充填する際に、シリコン基板表面に堆積される多結晶シ
リコンを除去する工程を省くことができ、工程の簡略化
を図ることが可能となる。
【図面の簡単な説明】
【図1】実施例の半導体装置の製造方法を示す工程図で
ある。
【図2】実施例の半導体装置の製造方法を示す工程図で
ある。
【図3】実施例の半導体装置の製造方法を示す工程図で
ある。
【図4】実施例の半導体装置の製造方法を示す工程図で
ある。
【図5】実施例の半導体装置の製造方法を示す工程図で
ある。
【図6】実施例の半導体装置の製造方法を示す工程図で
ある。
【符号の説明】
1は第1シリコン基板、2は絶縁膜、3は第2シリコン
基板、11は分離溝、12は絶縁被膜、13は多結晶シ
リコン、14は酸化膜、15はフィールド酸化膜であ
る。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/762

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板に、半導体素子を構成する
    ことになる拡散層を形成する工程と、 該シリコン基板に素子分離用の分離溝を形成する工程
    と、 該分離溝の内壁面に絶縁被膜を形成する工程と、 多結晶シリコンを該分離溝内に充填するとともに該シリ
    コン基板の表面上に堆積する工程と、 該シリコン基板の表面上に一様な膜厚で堆積された多結
    晶シリコンを前記半導体素子の形成領域上において全面
    酸化することにより、該シリコン基板の表面上に一様な
    膜厚のフィールド酸化膜用の酸化膜を形成する工程とを
    具備することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記フィールド酸化膜用の酸化膜を形成
    する工程の後に、前記フィールド酸化膜用の酸化膜にコ
    ンタクト孔を開口し、前記拡散層に電気的接続する金属
    電極を該コンタクト孔内に配設する工程を備えることを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 シリコン基板に、半導体素子を構成する
    ことになる拡散層を形成する工程と、 該シリコン基板に素子分離用の分離溝を形成する工程
    と、 該分離溝の内壁面に絶縁被膜を形成する工程と、 多結晶シリコンを該分離溝内に充填するとともに該シリ
    コン基板の表面上に堆積する工程と、 該シリコン基板の表面上に堆積された多結晶シリコンを
    酸化することにより、該シリコン基板の表面にフィール
    ド酸化膜用の酸化膜を形成する工程と、 前記フィールド酸化膜用の酸化膜にコンタクト孔を開口
    し、前記拡散層に電気的接続する金属電極を該コンタク
    ト孔内に配設する工程とを具備することを特徴とする半
    導体装置の製造方法。
JP26649691A 1991-10-15 1991-10-15 半導体装置の製造方法 Expired - Fee Related JP3189320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26649691A JP3189320B2 (ja) 1991-10-15 1991-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26649691A JP3189320B2 (ja) 1991-10-15 1991-10-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05109881A JPH05109881A (ja) 1993-04-30
JP3189320B2 true JP3189320B2 (ja) 2001-07-16

Family

ID=17431736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26649691A Expired - Fee Related JP3189320B2 (ja) 1991-10-15 1991-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3189320B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05109881A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
JP3033412B2 (ja) 半導体装置の製造方法
JPH0580148B2 (ja)
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
GB2128400A (en) Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same
WO1993008596A1 (en) Method for fabrication of semiconductor device
JPH077144A (ja) Soiトランジスタおよびそれを形成する方法
JPS5836508B2 (ja) 半導体装置の製造方法
JP3130511B2 (ja) 半導体パワー集積回路の素子隔離構造及びその形成方法
JP3344786B2 (ja) 半導体メモリセルのキャパシタ電極製造方法
JP3189320B2 (ja) 半導体装置の製造方法
JPH05849B2 (ja)
JP2812013B2 (ja) 半導体装置の製造方法
JPS60262438A (ja) 半導体装置の製造方法
JPH01259546A (ja) 半導体装置の製造方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JP2874463B2 (ja) 半導体装置の製造方法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JP2674533B2 (ja) Soi基板及びこれを用いた半導体装置とその製造方法
JP2820465B2 (ja) 半導体装置の製造方法
JPS6025247A (ja) 半導体装置の製造方法
JPS5950540A (ja) 半導体装置の製造方法
JPH0616537B2 (ja) 半導体基体の製造方法
JPH01162358A (ja) 積層構造mis型半導体装置形成方法
JP2816107B2 (ja) バイポーラトランジスターの製造方法
JP2993039B2 (ja) 能動層積層素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees