JP2816107B2 - バイポーラトランジスターの製造方法 - Google Patents
バイポーラトランジスターの製造方法Info
- Publication number
- JP2816107B2 JP2816107B2 JP6314813A JP31481394A JP2816107B2 JP 2816107 B2 JP2816107 B2 JP 2816107B2 JP 6314813 A JP6314813 A JP 6314813A JP 31481394 A JP31481394 A JP 31481394A JP 2816107 B2 JP2816107 B2 JP 2816107B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＯＩ（Silicon On Ins
ulator）の基板に関するもので、より詳細には選択的な
薄膜成長法と直接基板接合を利用して活性領域が隔離さ
れたＳＯＩ基板を製造する方法とこのＳＯＩ基板を利用
して自己整列バイポーラトランジスターを製造する方法
に関するものである。
ulator）の基板に関するもので、より詳細には選択的な
薄膜成長法と直接基板接合を利用して活性領域が隔離さ
れたＳＯＩ基板を製造する方法とこのＳＯＩ基板を利用
して自己整列バイポーラトランジスターを製造する方法
に関するものである。
【０００２】
【従来の技術】素子の集積度が向上されながら、高速高
周波素子およびこれを利用した集積回路設計上における
難点は一番支配的な寄生容量である金属配線と基板との
間から発生する分散容量によるＩＣの速度低下および信
号減衰現象である。
周波素子およびこれを利用した集積回路設計上における
難点は一番支配的な寄生容量である金属配線と基板との
間から発生する分散容量によるＩＣの速度低下および信
号減衰現象である。
【０００３】このような分散容量を最小化するために、
比抵抗が数ＭΩｃｍ程度の高抵抗基板やガリウム砒素基
板のような準絶縁性基板を使用している。
比抵抗が数ＭΩｃｍ程度の高抵抗基板やガリウム砒素基
板のような準絶縁性基板を使用している。
【０００４】しかし、このような基板は高価なので、極
めて制限的に使用されている。
めて制限的に使用されている。
【０００５】このような状況から単結晶硅素薄膜／絶縁
膜／硅素基板の構造となっているＳＯＩ基板が開発され
た。
膜／硅素基板の構造となっているＳＯＩ基板が開発され
た。
【０００６】ＳＯＩ基板は埋没絶縁膜によって金属配線
と基板との間から発生する分散容量を減少させることに
よって速度低下および信号減衰現象を防止するものであ
る。
と基板との間から発生する分散容量を減少させることに
よって速度低下および信号減衰現象を防止するものであ
る。
【０００７】従来のＳＯＩ基板の製造方法としては酸素
を基板に注入させる方法と直接基板を接合させる方法と
して大別される。
を基板に注入させる方法と直接基板を接合させる方法と
して大別される。
【０００８】前者は工程を単純化させることができると
いう長所がある。
いう長所がある。
【０００９】後者は埋没酸化膜の厚さを調節して分散容
量をもっと減少させることができ、特に集積回路に適用
時に別途の素子隔離工程が必要しないという優秀な長所
がある。
量をもっと減少させることができ、特に集積回路に適用
時に別途の素子隔離工程が必要しないという優秀な長所
がある。
【００１０】図１（Ａ）〜図１（Ｂ）は基板接合技術を
利用してＳＯＩ基板を製造する方法を示す。
利用してＳＯＩ基板を製造する方法を示す。
【００１１】まず、写真転写工程を利用して単結晶硅素
基板１１をパターニングして凸部の活性領域１１ｂを形
成した後に、この基板１１ａ，１１ｂの全面に絶縁膜１
３を形成する。
基板１１をパターニングして凸部の活性領域１１ｂを形
成した後に、この基板１１ａ，１１ｂの全面に絶縁膜１
３を形成する。
【００１２】続いて、多結晶硅素を塗布した後に機械化
学的な研磨工程を利用して平坦化された多結晶硅素膜１
５を形成する（図１（Ａ）参照）。
学的な研磨工程を利用して平坦化された多結晶硅素膜１
５を形成する（図１（Ａ）参照）。
【００１３】図１（Ｂ）を参照して、接合基板１７を直
接ボンディングした後に、これを覆した状態から前記蝕
刻された硅素基板１１ａを活性領域１１ｂを残して選択
的に研磨してＳＯＩ基板を製作する。
接ボンディングした後に、これを覆した状態から前記蝕
刻された硅素基板１１ａを活性領域１１ｂを残して選択
的に研磨してＳＯＩ基板を製作する。
【００１４】
【発明が解決しようとする課題】上述のような基板接合
を利用したＳＯＩ基板の製造方法は工程が複雑であり、
特に完璧した平坦化工程を要求する。
を利用したＳＯＩ基板の製造方法は工程が複雑であり、
特に完璧した平坦化工程を要求する。
【００１５】もし、均一の平坦度を得ることができない
としたら、前記接合基板１７のボンディング時に多結晶
硅素薄膜１５と接合基板１７との間に製品の質の低下を
招来する微細空胴を発生させる。
としたら、前記接合基板１７のボンディング時に多結晶
硅素薄膜１５と接合基板１７との間に製品の質の低下を
招来する微細空胴を発生させる。
【００１６】実際に、図１（Ａ）の断面構造のように完
全に平坦化された多結晶硅素膜１５を形成することは不
可能である。
全に平坦化された多結晶硅素膜１５を形成することは不
可能である。
【００１７】その理由は、前記多結晶硅素膜１５の下部
層が平坦しないためである。
層が平坦しないためである。
【００１８】特に、前記凸部である活性領域１１ｂが占
有する面積が大変小さいので平坦度はもっと低下され
る。
有する面積が大変小さいので平坦度はもっと低下され
る。
【００１９】前記硅素基板１１に凸部１１ｂを形成させ
る理由は硅素基板１１の蝕刻部位１１ａと絶縁膜１３と
の研磨速度の差異を利用して凸部１１ｂである活性領域
の厚さを調節するためである。
る理由は硅素基板１１の蝕刻部位１１ａと絶縁膜１３と
の研磨速度の差異を利用して凸部１１ｂである活性領域
の厚さを調節するためである。
【００２０】もちろん、硅素基板１１をパターニングし
ない平坦の状態から絶縁膜１３等を塗布した後に、接合
基板１７を直接ボンディングする場合にはある程度微細
空胴の発生素地を減らすことができる。
ない平坦の状態から絶縁膜１３等を塗布した後に、接合
基板１７を直接ボンディングする場合にはある程度微細
空胴の発生素地を減らすことができる。
【００２１】しかし、この場合には如何な研磨中止膜の
なしに基板１１を一定の厚さに研磨しなければならない
ので、活性領域の厚さおよび均一度の調節が難しい短所
がある。
なしに基板１１を一定の厚さに研磨しなければならない
ので、活性領域の厚さおよび均一度の調節が難しい短所
がある。
【００２２】また、素子隔離を同時に行なうことができ
るＳＯＩ基板の製作時には均一の平坦度をもつ活性領域
の形成がもっと難しくなる。
るＳＯＩ基板の製作時には均一の平坦度をもつ活性領域
の形成がもっと難しくなる。
【００２３】本発明の第１目的は単純化された工程によ
ってパタン密度、即ち表面の均一度と関係なしに薄膜を
完全に平坦化して信頼性を向上させるとともに基板を構
成する各薄膜の厚さの制御が容易な素子隔離されたＳＯ
Ｉ基板を製造する方法を提供することにある。
ってパタン密度、即ち表面の均一度と関係なしに薄膜を
完全に平坦化して信頼性を向上させるとともに基板を構
成する各薄膜の厚さの制御が容易な素子隔離されたＳＯ
Ｉ基板を製造する方法を提供することにある。
【００２４】本発明の第２目的は活性領域とフィールド
領域が隔離されたＳＯＩ基板を利用して工程が単純化し
分散容量を最小化することができる自己整列バイポーラ
トランジスターを製造する方法を提供することにある。
領域が隔離されたＳＯＩ基板を利用して工程が単純化し
分散容量を最小化することができる自己整列バイポーラ
トランジスターを製造する方法を提供することにある。
【００２５】
【課題を解決するための手段】上記第１の目的は、ＳＯ
Ｉ基板の製造方法において、単結晶珪素基板上に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜をパターニ
ングして開口部を形成する工程と、前記開口部内に単結
晶珪素を成長させ、活性領域と非活性領域を形成する工
程と、前記第１絶縁膜を研磨中止膜として利用して前記
活性領域を研磨して、その表面の平坦化を行なう工程
と、前記平坦化された表面上に第２の絶縁膜を積層する
工程と、前記第２の絶縁膜上に接合基板を接合させる工
程と、前記第１の絶縁膜を中止膜として利用して、前記
珪素基板を前記活性領域の表面まで研磨する工程とを有
することを特徴とするＳＯＩ基板の製造方法により達成
される。
Ｉ基板の製造方法において、単結晶珪素基板上に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜をパターニ
ングして開口部を形成する工程と、前記開口部内に単結
晶珪素を成長させ、活性領域と非活性領域を形成する工
程と、前記第１絶縁膜を研磨中止膜として利用して前記
活性領域を研磨して、その表面の平坦化を行なう工程
と、前記平坦化された表面上に第２の絶縁膜を積層する
工程と、前記第２の絶縁膜上に接合基板を接合させる工
程と、前記第１の絶縁膜を中止膜として利用して、前記
珪素基板を前記活性領域の表面まで研磨する工程とを有
することを特徴とするＳＯＩ基板の製造方法により達成
される。
【００２６】上記第２の目的は、バイポーラトランジス
ターの製造方法において、単結晶珪素基板上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜をパターニン
グして、第１の開口部を形成する工程と、前記第１の開
口部内に単結晶珪素を成長させて、活性領域及び真性領
域を形成する工程と、前記第１絶縁膜を研磨中止膜とし
て利用して前記活性領域を研磨して、その表面の平坦化
を行なう工程と、前記平坦化された表面上に第２の絶縁
膜を積層する工程と、前記第２の絶縁膜上に接合基板を
接合させる工程と、前記第１の絶縁膜を中止膜として利
用して、前記珪素基板を前記活性領域の表面まで研磨す
る工程と、前記活性領域に不純物を注入して、埋没コレ
クター領域を形成する工程と、前記平坦化された表面上
に第２の開口部を形成するようにパターン化された酸化
膜を積層する工程と、前記第２の開口部内に不純物が添
加された単結晶珪素膜を成長させて、コレクターを形成
する工程と、前記コレクター上にのみ珪化膜を形成する
工程と、前記フィールド領域上にのみ外成ベースを形成
する工程と、その上に、前記珪化膜上に第３の開口部が
形成されるように、第３の絶縁膜を積層する工程と、前
記第３の開口部の両側面に第１の側壁膜を形成する工程
と、前記珪化膜を除去し、当該珪化膜が除去された領域
に真性ベースを形成する工程と、前記第１の側壁膜上に
第２の側壁膜を形成する工程と、前記第３の開口部内の
前記真性ベース上にエミッターを形成する工程と、前記
エミッター、前記コレクター、及び前記ベースにそれぞ
れ接続される電極を形成する工程とを有することを特徴
とするバイポーラトランジスターの製造方法により達成
される。
ターの製造方法において、単結晶珪素基板上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜をパターニン
グして、第１の開口部を形成する工程と、前記第１の開
口部内に単結晶珪素を成長させて、活性領域及び真性領
域を形成する工程と、前記第１絶縁膜を研磨中止膜とし
て利用して前記活性領域を研磨して、その表面の平坦化
を行なう工程と、前記平坦化された表面上に第２の絶縁
膜を積層する工程と、前記第２の絶縁膜上に接合基板を
接合させる工程と、前記第１の絶縁膜を中止膜として利
用して、前記珪素基板を前記活性領域の表面まで研磨す
る工程と、前記活性領域に不純物を注入して、埋没コレ
クター領域を形成する工程と、前記平坦化された表面上
に第２の開口部を形成するようにパターン化された酸化
膜を積層する工程と、前記第２の開口部内に不純物が添
加された単結晶珪素膜を成長させて、コレクターを形成
する工程と、前記コレクター上にのみ珪化膜を形成する
工程と、前記フィールド領域上にのみ外成ベースを形成
する工程と、その上に、前記珪化膜上に第３の開口部が
形成されるように、第３の絶縁膜を積層する工程と、前
記第３の開口部の両側面に第１の側壁膜を形成する工程
と、前記珪化膜を除去し、当該珪化膜が除去された領域
に真性ベースを形成する工程と、前記第１の側壁膜上に
第２の側壁膜を形成する工程と、前記第３の開口部内の
前記真性ベース上にエミッターを形成する工程と、前記
エミッター、前記コレクター、及び前記ベースにそれぞ
れ接続される電極を形成する工程とを有することを特徴
とするバイポーラトランジスターの製造方法により達成
される。
【００２７】
【作用】本発明によるＳＯＩ基板においては、別途の隔
離工程が必要なしに基板製作時に活性領域と非活性領域
（またはフィールド領域）が隔離され、基板を構成する
薄膜の平坦度が優秀して基板接合時の微細空胴を除去す
ることができるので素子の信頼度が優秀である。また、
非活性領域を成す絶縁膜の厚さを任意に調節することが
できるので、バイポーラ素子に適用時に、金属配線と基
板との間の分散容量を最小化することができる。
離工程が必要なしに基板製作時に活性領域と非活性領域
（またはフィールド領域）が隔離され、基板を構成する
薄膜の平坦度が優秀して基板接合時の微細空胴を除去す
ることができるので素子の信頼度が優秀である。また、
非活性領域を成す絶縁膜の厚さを任意に調節することが
できるので、バイポーラ素子に適用時に、金属配線と基
板との間の分散容量を最小化することができる。
【００２８】本発明によるバイポーラトランジスター
は、直接ボンディングされた接合基板の全面に形成され
た第２絶縁層と、第２絶縁層の上部に形成されて平坦化
された第１絶縁層と活性層とを具備し、活性層は第１絶
縁層によつて隔離されたＳＯＩ基板を構成し、このＳＯ
Ｉ基板の活性層を埋没コレクタとして利用して構成され
る。したがって、本発明のバイポーラトランジスターに
よれば、金属配線と基板との間に存在する分散容量を減
少させることが可能となると共に、埋没コレクタとして
使用された活性層と接合基板との間に第２絶縁膜が介在
されているので接合による寄生容量が除去することを可
能とする。
は、直接ボンディングされた接合基板の全面に形成され
た第２絶縁層と、第２絶縁層の上部に形成されて平坦化
された第１絶縁層と活性層とを具備し、活性層は第１絶
縁層によつて隔離されたＳＯＩ基板を構成し、このＳＯ
Ｉ基板の活性層を埋没コレクタとして利用して構成され
る。したがって、本発明のバイポーラトランジスターに
よれば、金属配線と基板との間に存在する分散容量を減
少させることが可能となると共に、埋没コレクタとして
使用された活性層と接合基板との間に第２絶縁膜が介在
されているので接合による寄生容量が除去することを可
能とする。
【００２９】
【実施例】図２は本発明によって製作された別途の隔離
工程が必要ない平坦化されたＳＯＩ基板の断面構造を図
示しており、図９は本発明によるＳＯＩ基板を利用して
製作されたバイポーラトランジスターの断面構造を図示
している。
工程が必要ない平坦化されたＳＯＩ基板の断面構造を図
示しており、図９は本発明によるＳＯＩ基板を利用して
製作されたバイポーラトランジスターの断面構造を図示
している。
【００３０】以下、図３〜図８を参照して図２のＳＯＩ
基板を製造する方法を各段階別に詳細に説明する。
基板を製造する方法を各段階別に詳細に説明する。
【００３１】図３（Ａ）に依拠した第１工程は第１絶縁
膜２３ａがパターニングされた硅素基板２１上に選択的
に活性層３１を形成する工程である。
膜２３ａがパターニングされた硅素基板２１上に選択的
に活性層３１を形成する工程である。
【００３２】まず、単結晶硅素基板２１の上に熱酸化ま
たは蒸着工程を利用して形成された絶縁膜をパターニン
グして約２μｍの厚さをもつ第１絶縁膜２３ａを形成す
る。
たは蒸着工程を利用して形成された絶縁膜をパターニン
グして約２μｍの厚さをもつ第１絶縁膜２３ａを形成す
る。
【００３３】続いて、露出された硅素基板２１の上に選
択的に前記第１絶縁膜２３ａより厚い単結晶硅素からな
った活性層３１を形成する。
択的に前記第１絶縁膜２３ａより厚い単結晶硅素からな
った活性層３１を形成する。
【００３４】このように、本発明は基板をパターニング
して基板の凸部を活性領域として利用する従来技術とは
異なり、別途の絶縁膜２３ａをパターニングして除去さ
れた蝕刻部位に選択的に活性領域を形成するものであ
る。
して基板の凸部を活性領域として利用する従来技術とは
異なり、別途の絶縁膜２３ａをパターニングして除去さ
れた蝕刻部位に選択的に活性領域を形成するものであ
る。
【００３５】このとき、前記第１絶縁膜２３ａのパター
ニング時に発生することができる基板２１の表面の損傷
を防止するために、第１絶縁膜２３ａを多層構造から形
成することができる。
ニング時に発生することができる基板２１の表面の損傷
を防止するために、第１絶縁膜２３ａを多層構造から形
成することができる。
【００３６】即ち、図３（Ａ１）に図示のように、約５
００オングストローム程度の厚さをもつＳｉＯ2層（２
３−１）、約０．１μｍ程度の厚さをもつポリシリコン
（Polysilicon)層（２３−２）、および厚い酸化膜（２
３−３）が順次的に積層された３層構造に形成すること
ができる。ここで、酸化膜（２３−３）の厚さは、厳密
に限定されるものではないが、例えば、上記２つの膜
（２３−１、２３−２）よりも厚くすることができる。
００オングストローム程度の厚さをもつＳｉＯ2層（２
３−１）、約０．１μｍ程度の厚さをもつポリシリコン
（Polysilicon)層（２３−２）、および厚い酸化膜（２
３−３）が順次的に積層された３層構造に形成すること
ができる。ここで、酸化膜（２３−３）の厚さは、厳密
に限定されるものではないが、例えば、上記２つの膜
（２３−１、２３−２）よりも厚くすることができる。
【００３７】多層構造の絶縁膜を使用する場合、活性領
域を定義するためのパターニング時の蝕刻速度の差異
（ポリシリコンの蝕刻速度＜酸化膜の触刻速度）を利用
して基板２１の表面の損傷を防止することができる。
域を定義するためのパターニング時の蝕刻速度の差異
（ポリシリコンの蝕刻速度＜酸化膜の触刻速度）を利用
して基板２１の表面の損傷を防止することができる。
【００３８】したがって、前記基板２１との接合性が優
秀な活性層３１を成長させることができ、活性層と絶縁
膜の厚さの調節が容易な長所がある。
秀な活性層３１を成長させることができ、活性層と絶縁
膜の厚さの調節が容易な長所がある。
【００３９】第２工程は図４を参照して、前記工程を通
じて形成された活性層３１を機械化学的な研磨工程を利
用して平坦化する工程である。
じて形成された活性層３１を機械化学的な研磨工程を利
用して平坦化する工程である。
【００４０】このとき、研磨された前記活性層２１の研
磨速度は第１絶縁膜２３ａより大変速いので均一の平坦
化が容易である。
磨速度は第１絶縁膜２３ａより大変速いので均一の平坦
化が容易である。
【００４１】第３工程は図５乃至図６に図示のように、
化学気相蒸着またはプラズマ蒸着方法を利用して平坦化
された試料の全面に均一な第２絶縁膜２３ｂを蒸着した
後に、連続的に接合基板２７を第２絶縁膜２３ｂの全面
に直接接合させる工程である。
化学気相蒸着またはプラズマ蒸着方法を利用して平坦化
された試料の全面に均一な第２絶縁膜２３ｂを蒸着した
後に、連続的に接合基板２７を第２絶縁膜２３ｂの全面
に直接接合させる工程である。
【００４２】表面の均一度の向上のために、蒸着された
第２絶縁膜２３ｂの表面研磨工程を追加することができ
る。
第２絶縁膜２３ｂの表面研磨工程を追加することができ
る。
【００４３】このとき、前記接合基板２７を接合の前に
この接合基板２７の全面に第２絶縁膜２３ｂを任意の厚
さに蒸着した後に、これを覆して第２工程によって平坦
化された試料の全面に接合させることができる。
この接合基板２７の全面に第２絶縁膜２３ｂを任意の厚
さに蒸着した後に、これを覆して第２工程によって平坦
化された試料の全面に接合させることができる。
【００４４】この場合、絶縁物同士接合される。
【００４５】最終的に、図７〜図８に図示のように、前
記接合基板２７が下部層になることができるように試料
を覆した後に、前記活性層３１が露出されることができ
るように最上層になった前記硅素基板２１を除去してＳ
ＯＩ基板の製作を完了する。
記接合基板２７が下部層になることができるように試料
を覆した後に、前記活性層３１が露出されることができ
るように最上層になった前記硅素基板２１を除去してＳ
ＯＩ基板の製作を完了する。
【００４６】このとき、前記第１絶縁膜２３ａは研磨中
止膜として使用される。
止膜として使用される。
【００４７】以上の工程を通じて観察したように、本実
施例によって製作されたＳＯＩ基板は別途の隔離工程が
必要なしに基板製作時に活性領域と非活性領域（または
フィールド領域）が隔離され、基板を構成する薄膜の平
坦度が優秀して基板接合時の微細空胴を除去することが
できるので素子の信頼度が優秀である。
施例によって製作されたＳＯＩ基板は別途の隔離工程が
必要なしに基板製作時に活性領域と非活性領域（または
フィールド領域）が隔離され、基板を構成する薄膜の平
坦度が優秀して基板接合時の微細空胴を除去することが
できるので素子の信頼度が優秀である。
【００４８】また、非活性領域を成す絶縁膜の厚さを任
意に調節することができるので、バイポーラ素子に適用
時に、金属配線と基板との間の分散容量を最小化するこ
とができる。
意に調節することができるので、バイポーラ素子に適用
時に、金属配線と基板との間の分散容量を最小化するこ
とができる。
【００４９】次は図１０〜図１７を参照して、素子隔離
されたＳＯＩ基板を利用してバイポーラトランジスター
を製造する方法を各段階別に詳細に説明する。
されたＳＯＩ基板を利用してバイポーラトランジスター
を製造する方法を各段階別に詳細に説明する。
【００５０】図１０を参照した第１工程は、前述の方法
によって製作されたＳＯＩ基板の活性領域である活性層
３１を埋没コレクタとして利用してこの埋設コレクタ３
１に高濃度の不純物をイオン注入する工程である。
によって製作されたＳＯＩ基板の活性領域である活性層
３１を埋没コレクタとして利用してこの埋設コレクタ３
１に高濃度の不純物をイオン注入する工程である。
【００５１】高い導電性をもつようにするために、活性
層または埋没コレクタ３１の望ましいドーピング濃度は
５×１０18ｃｍ~3以上である。
層または埋没コレクタ３１の望ましいドーピング濃度は
５×１０18ｃｍ~3以上である。
【００５２】この工程は省略することができる。
【００５３】即ち、図３（Ａ）の工程から、活性層３１
の形成のための選択的なエピタキシャル成長と同時に不
純物を添加する場合にこの工程は省略される。
の形成のための選択的なエピタキシャル成長と同時に不
純物を添加する場合にこの工程は省略される。
【００５４】第２工程は図１１に図示のように、基板の
全面に熱酸化工程または化学気相蒸着によって酸化膜４
２を形成する工程である。
全面に熱酸化工程または化学気相蒸着によって酸化膜４
２を形成する工程である。
【００５５】第３工程は図１２に図示のように、高濃度
のコレクタ４４と真性（Intrinsic）ベース領域に該当
する硅素酸化膜４６のパタンを形成する工程である。
のコレクタ４４と真性（Intrinsic）ベース領域に該当
する硅素酸化膜４６のパタンを形成する工程である。
【００５６】まず、前記工程を通じて形成された酸化膜
４２の所定部位を蝕刻した後に、露出された活性層３１
の上部のみに選択的に不純物がドーピングされたコレク
タ４４を成長する。
４２の所定部位を蝕刻した後に、露出された活性層３１
の上部のみに選択的に不純物がドーピングされたコレク
タ４４を成長する。
【００５７】続いて、前記コレクタ４４の上部に熱酸化
や蒸着工程によりベース厚さに該当する硅素酸化膜４６
を形成する。
や蒸着工程によりベース厚さに該当する硅素酸化膜４６
を形成する。
【００５８】図１３に依拠した第４工程は外成（Extrin
sic）ベース４７、硅素酸化膜４８および窒化膜４９を
順次的に形成した後に、感光膜（図示されていず）をマ
スクとして利用して前記硅素酸化膜４６を開口する工程
である。
sic）ベース４７、硅素酸化膜４８および窒化膜４９を
順次的に形成した後に、感光膜（図示されていず）をマ
スクとして利用して前記硅素酸化膜４６を開口する工程
である。
【００５９】前記外成ベース４７は化学気相蒸着、プラ
ズマ蒸着、または分子線エピタクシー（ＭＢＥ）によっ
て形成された単結晶からなり、前記熱酸化または蒸着に
よる硅素酸化膜４８の代りに、ｎ−ｐ−ｎトランジスタ
ーである場合硼素を包含したＢＳＧ（boron silica gla
ss）を、ｐ−ｎ−ｐトランジスターである場合燐を包含
したＰＳＧ（phosphorous silica glass）をそれぞれ使
用することができる。
ズマ蒸着、または分子線エピタクシー（ＭＢＥ）によっ
て形成された単結晶からなり、前記熱酸化または蒸着に
よる硅素酸化膜４８の代りに、ｎ−ｐ−ｎトランジスタ
ーである場合硼素を包含したＢＳＧ（boron silica gla
ss）を、ｐ−ｎ−ｐトランジスターである場合燐を包含
したＰＳＧ（phosphorous silica glass）をそれぞれ使
用することができる。
【００６０】このとき、前記多結晶シリコンからなった
単層の外成ベース４７の代りに後述の配線電極とのオー
ム結合のために、多結晶シリコンと金属性珪化物が積層
された二層膜を使用することができる。
単層の外成ベース４７の代りに後述の配線電極とのオー
ム結合のために、多結晶シリコンと金属性珪化物が積層
された二層膜を使用することができる。
【００６１】第５工程は図１４乃至図１５に図示のよう
に、前記工程を通じて形成された薄膜４７，４８，４９
の側面に第１側壁膜５０を形成してから、前記開口され
た硅素酸化膜４６を湿式蝕刻によって除去してから、こ
の蝕刻部位に真性ベース５２を選択的に成長させる工程
である。
に、前記工程を通じて形成された薄膜４７，４８，４９
の側面に第１側壁膜５０を形成してから、前記開口され
た硅素酸化膜４６を湿式蝕刻によって除去してから、こ
の蝕刻部位に真性ベース５２を選択的に成長させる工程
である。
【００６２】第６工程はエミッタ５６を形成する工程で
ある。
ある。
【００６３】図１６に図示のように、前記第１側壁膜５
０の側面に第２側壁膜５４を形成してエミッタ領域を定
義してから、高濃度の不純物が添加された多結晶シリコ
ンを塗布した後にパターニングして伝導性エミッタ５６
を形成する。
０の側面に第２側壁膜５４を形成してエミッタ領域を定
義してから、高濃度の不純物が添加された多結晶シリコ
ンを塗布した後にパターニングして伝導性エミッタ５６
を形成する。
【００６４】即ち、前記外成ベース層４７は第１側壁膜
５０によって隔離されて、前記エミッタ層５６は第２側
壁膜５４によって隔離されて自己整列される。
５０によって隔離されて、前記エミッタ層５６は第２側
壁膜５４によって隔離されて自己整列される。
【００６５】最終的に、図１７に図示のように、保護膜
５７を蒸着した後に金属配線工程を遂行して各電極５８
を配線して素子の製作を完了する。
５７を蒸着した後に金属配線工程を遂行して各電極５８
を配線して素子の製作を完了する。
【００６６】本実施例の製造方法によって製作されたＳ
ＯＩ基板を利用したバイポーラトランジスターは、金属
配線と基板との間に存在する分散容量を減少させるとと
もに、前記埋没コレクタとして使用された活性層３１と
接合基板２１との間に第２絶縁膜２３ｂが介在されてい
るので接合による寄生容量が除去されるという追加的な
効果がある。
ＯＩ基板を利用したバイポーラトランジスターは、金属
配線と基板との間に存在する分散容量を減少させるとと
もに、前記埋没コレクタとして使用された活性層３１と
接合基板２１との間に第２絶縁膜２３ｂが介在されてい
るので接合による寄生容量が除去されるという追加的な
効果がある。
【００６７】以上の実施例は、本発明の単なる一例を示
したものであり、本発明が属する技術分野から熟練のも
のには、本発明の思想と範囲を逸脱せずにも各種の変形
と修正が可能であることが分るであろう。
したものであり、本発明が属する技術分野から熟練のも
のには、本発明の思想と範囲を逸脱せずにも各種の変形
と修正が可能であることが分るであろう。
【００６８】
【発明の効果】本発明によれば、単純化された工程によ
ってパタン密度、即ち表面の均一度と関係のなしに薄膜
を完全に平坦化して信頼性を向上させるとともに基板を
構成する各薄膜の厚さの制御が容易な素子隔離されたＳ
ＯＩ基板を製造する方法を提供することができる。
ってパタン密度、即ち表面の均一度と関係のなしに薄膜
を完全に平坦化して信頼性を向上させるとともに基板を
構成する各薄膜の厚さの制御が容易な素子隔離されたＳ
ＯＩ基板を製造する方法を提供することができる。
【００６９】さらに、本発明によれば、活性領域とフィ
ールド領域が隔離された上記製造法で作成されたＳＯＩ
基板を利用して、工程が単純化し分散容量を最小化する
ことができる自己整列バイポーラトランジスターを製造
する方法を提供することができる。
ールド領域が隔離された上記製造法で作成されたＳＯＩ
基板を利用して、工程が単純化し分散容量を最小化する
ことができる自己整列バイポーラトランジスターを製造
する方法を提供することができる。
【００７０】
【図１】図１（Ａ）：従来の技術によるＳＯＩ基板の製
作方法を説明するための工程断面図。 図１（Ｂ）：従来の技術によるＳＯＩ基板の製作方法を
説明するための工程断面図。
作方法を説明するための工程断面図。 図１（Ｂ）：従来の技術によるＳＯＩ基板の製作方法を
説明するための工程断面図。
【図２】本発明によって製作されたＳＯＩ基板の断面
図。
図。
【図３】図３（Ａ）：図２に図示のＳＯＩ基板の製作方
法を段階別に図示している工程断面図。 図３（Ａ１）：図２に図示のＳＯＩ基板の製作方法を段
階別に図示している工程断面図。
法を段階別に図示している工程断面図。 図３（Ａ１）：図２に図示のＳＯＩ基板の製作方法を段
階別に図示している工程断面図。
【図４】図２に図示のＳＯＩ基板の製作方法を段階別に
図示している工程断面図。
図示している工程断面図。
【図５】図２に図示のＳＯＩ基板の製作方法を段階別に
図示している工程断面図。
図示している工程断面図。
【図６】図２に図示のＳＯＩ基板の製作方法を段階別に
図示している工程断面図。
図示している工程断面図。
【図７】図２に図示のＳＯＩ基板の製作方法を段階別に
図示している工程断面図。
図示している工程断面図。
【図８】図２に図示のＳＯＩ基板の製作方法を段階別に
図示している工程断面図。
図示している工程断面図。
【図９】本発明によるＳＯＩ基板を利用して製作された
バイポーラトランジスターの断面図。
バイポーラトランジスターの断面図。
【図１０】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１１】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１２】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１３】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１４】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１５】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１６】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
【図１７】図９のバイポーラトランジスターの製造方法
を段階別に図示している工程断面図。
を段階別に図示している工程断面図。
２３ａ…第１絶縁膜、２３ｂ…第２絶縁膜、２７…接合
基板、３１…活性層、４４…コレクタ、４７…外成ベー
ス、５０…第１側壁膜、５２…真性ベース、５４…第２
側壁膜、５６…伝導性エミッタ。
基板、３１…活性層、４４…コレクタ、４７…外成ベー
ス、５０…第１側壁膜、５２…真性ベース、５４…第２
側壁膜、５６…伝導性エミッタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 秀▲ミン▼ 大韓民国大田直轄市儒城区柯亭洞161番 地 財団法人韓国電子通信研究所内 (72)発明者 趙 徳鎬 大韓民国大田直轄市儒城区柯亭洞161番 地 財団法人韓国電子通信研究所内 (72)発明者 李 成▲ハーン▼ 大韓民国大田直轄市儒城区柯亭洞161番 地 財団法人韓国電子通信研究所内 (72)発明者 姜 鎭榮 大韓民国大田直轄市儒城区柯亭洞161番 地 財団法人韓国電子通信研究所内 (56)参考文献 特開 昭59−28375（ＪＰ，Ａ) 特開 昭57−79634（ＪＰ，Ａ) 特開 平３−296347（ＪＰ，Ａ) 特開 平６−120332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/76 H01L 27/12 H01L 29/72
Claims (2)
- 【請求項１】バイポーラトランジスターの製造方法にお
いて、 単結晶珪素基板上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜をパターニングして、第１の開口部を
形成する工程と、 前記第１の開口部内に単結晶珪素を成長させて、活性領
域及び真性領域を形成する工程と、 前記第１絶縁膜を研磨中止膜として利用して前記活性領
域を研磨して、その表面の平坦化を行なう工程と、 前記平坦化された表面上に第２の絶縁膜を積層する工程
と、 前記第２の絶縁膜上に接合基板を接合させる工程と、 前記第１の絶縁膜を中止膜として利用して、前記珪素基
板を前記活性領域の表面まで研磨する工程と、 前記活性領域に不純物を注入して、埋没コレクター領域
を形成する工程と、 前記平坦化された表面上に第２の開口部を形成するよう
にパターン化された酸化膜を積層する工程と、 前記第２の開口部内に不純物が添加された単結晶珪素膜
を成長させて、コレクターを形成する工程と、 前記コレクター上にのみ珪化膜を形成する工程と、 前記フィールド領域上にのみ外成ベースを形成する工程
と、 その上に、前記珪化膜上に第３の開口部が形成されるよ
うに、第３の絶縁膜を積層する工程と、 前記第３の開口部の両側面に第１の側壁膜を形成する工
程と、 前記珪化膜を除去し、当該珪化膜が除去された領域に真
性ベースを形成する工程と、 前記第１の側壁膜上に第２の側壁膜を形成する工程と、 前記第３の開口部内の前記真性ベース上にエミッターを
形成する工程と、 前記エミッター、前記コレクター、及び前記ベースにそ
れぞれ接続される電極を形成する工程とを有することを
特徴とするバイポーラトランジスターの製造方法。 - 【請求項２】請求項１に記載のバイポーラトランジスタ
の製造方法において、 前記不純物を注入する工程では、濃度５×１０18ｃｍ-3
以上の不純物を注入することを特徴とするバイポーラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314813A JP2816107B2 (ja) | 1994-12-19 | 1994-12-19 | バイポーラトランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314813A JP2816107B2 (ja) | 1994-12-19 | 1994-12-19 | バイポーラトランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186165A JPH08186165A (ja) | 1996-07-16 |
| JP2816107B2 true JP2816107B2 (ja) | 1998-10-27 |
Family
ID=18057915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6314813A Expired - Fee Related JP2816107B2 (ja) | 1994-12-19 | 1994-12-19 | バイポーラトランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816107B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779634A (en) * | 1980-11-06 | 1982-05-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5928375A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体装置用基板およびその製造方法 |
| JPH03296347A (ja) * | 1990-04-13 | 1991-12-27 | Mitsubishi Electric Corp | データ伝送装置 |
-
1994
- 1994-12-19 JP JP6314813A patent/JP2816107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186165A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| KR100372478B1 (ko) | 절연막상에형성된단결정반도체막을갖는다층적층구조체및그제조방법 | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JP2599550B2 (ja) | 横型バイポーラ・トランジスタの製造方法 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| US6313012B1 (en) | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator | |
| US7339254B1 (en) | SOI substrate for integration of opto-electronics with SiGe BiCMOS | |
| US5444014A (en) | Method for fabricating semiconductor device | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| US5066605A (en) | Process of producing monolithically integrated multifunction circuit arrangements | |
| JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2839088B2 (ja) | 半導体装置 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| KR0137671B1 (ko) | Soi기판의 제조방법 및 이를 이용한 쌍극자 트랜지스터의 제조방법 | |
| JPH1070139A (ja) | Ｓｏｉ型半導体装置およびその製造方法 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| US5872388A (en) | Semiconductor device and method for fabricating the same | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH05211158A (ja) | 半導体装置およびその製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP3194313B2 (ja) | 耐圧性の改良された薄膜半導体装置 | |
| TW527653B (en) | Self-aligned epitaxial base bipolar transistor and its manufacturing method | |
| JPH02207534A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |