JP3194313B2 - 耐圧性の改良された薄膜半導体装置 - Google Patents

耐圧性の改良された薄膜半導体装置

Info

Publication number
JP3194313B2
JP3194313B2 JP09459993A JP9459993A JP3194313B2 JP 3194313 B2 JP3194313 B2 JP 3194313B2 JP 09459993 A JP09459993 A JP 09459993A JP 9459993 A JP9459993 A JP 9459993A JP 3194313 B2 JP3194313 B2 JP 3194313B2
Authority
JP
Japan
Prior art keywords
region
collector
concentration
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09459993A
Other languages
English (en)
Other versions
JPH06310524A (ja
Inventor
茂 黒宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP09459993A priority Critical patent/JP3194313B2/ja
Publication of JPH06310524A publication Critical patent/JPH06310524A/ja
Application granted granted Critical
Publication of JP3194313B2 publication Critical patent/JP3194313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁性支持基板上に形
成された薄膜状の半導体層の中に、その主表面に沿った
方向において、順にエミッタ領域とベース領域とコレク
タ領域が形成されている横型バイポーラトランジスタに
関するものであり、特にその耐圧特性を向上させる技術
に関する。
【0002】
【従来の技術】前記型式の横型トランジスタが特開平4
−116935号公報に開示されている。これが本明細
書に添付する図面中図4に示されている。図4におい
て、図中40はシリコン単結晶からなる支持基板であ
り、その上部にSiO2 絶縁膜41が形成されている。
この支持基板40と絶縁膜41で絶縁性支持基板が形成
されており、その上表面に半導体層(この場合シリコン
単結晶層42)が形成されている。
【0003】半導体層42には、その主表面に沿った方
向において、図示左方から順に第1導電型(この場合N
型)のエミッタ領域43と第2導電型(この場合P型)
のベース領域44と第1導電型のコレクタ領域45が形
成されており、横方向にNPNのバイポーラトランジス
タが形成されている。なお図中43cはエミッタ電極、
44cはベース電極、45cはコレクタ電極であり、4
8はSiO2 絶縁層である。
【0004】この型式の横型バイポーラトランジスタの
場合、ベース・コレクタ間に逆バイアスを印加すると、
ベース・コレクタ間の接合面に電界が集中してブレーキ
ダウンし易い。そこで高い耐圧特性を得るために、ベー
ス領域44とコレクタ領域45間の水平面内の距離を充
分に確保することが必要となり、特開平4−11693
5号公報の技術ではベース領域44とコレクタ領域45
間に第1導電型であって不純物濃度の低い領域47を介
在させている。ベース領域44とエミッタ領域43間に
も不純物濃度の低い領域46が形成されている。
【0005】
【発明が解決しようとする課題】上記形式の横型バイポ
ーラトランジスタの場合には、エミッタとベース間なら
びにベースとコレクタ間の中間領域に不純物低濃度域4
6,47等を設けることによって必要な耐圧特性を確保
する。このため1つのバイポーラトランジスタを形成す
るために必要な面積が大きく、素子の集積度を上げるこ
とが難しい。そこで本発明では、素子形成に必要な面積
を増大することなく、しかも必要な耐圧を得ることがで
きる半導体装置を開発したものである。
【0006】
【課題を解決するための手段】本発明に係わる薄膜半導
体装置は、絶縁性支持基板上に形成された半導体層の主
表面に沿って順にエミッタ領域とベース領域とコレクタ
領域が形成されており、前記ベース領域とコレクタ領域
の少なくとも一方の領域は前記半導体層の上表面層内に
形成された不純物の高濃度域と下表面層に形成された不
純物の低濃度域とを有し、かつ前記ベース領域とコレク
タ領域間に前記上表面層を貫く絶縁分離溝が形成されて
いる。ここで上表面層とは、半導体層のうちの絶縁性支
持基板の存在しない側の部分層をいい、必ずしも上半分
層に限定されない。上半分層よりも薄くても厚くてもよ
い。ただしこの上表面層は全層であってはならず部分的
な層でなければならない。
【0007】
【作用】上記構成によると、ベース領域とコレクタ領域
は絶縁分離溝によって分離されている。この絶縁分離溝
の存在によって、ベース領域とコレクタ領域は、上表面
層内に形成されている不純物高濃度域の下部に残されて
いる不純物低濃度域を介して接続されることになる。こ
の不純物低濃度域の存在によって、必要な耐圧特性が得
られる。しかもこの発明によると、ベース領域とコレク
タ領域を平面内で遠く隔てる必要がなくなり、集積度を
向上させることができる。
【0008】
【実施例】次に本発明の第1実施例を図1と図2によっ
て説明する。図1は第1実施例の半導体装置の製造工程
を順に示しており、(H) に完成状態が示されている。図
1の(A) はSi単結晶の支持基板10上に絶縁性のSi
2 膜11が形成され、そのうえに低不純物濃度のN型
のSi単結晶層12が形成されている様子を示す。この
構造はSOI(Silicon-On-Insulator)として良く知られ
ており、張り合わせ法やSIMOX法等で形成すること
ができる。
【0009】図1(B) は単結晶シリコン層12の上面
に、後述するベース領域とコレクタ領域の境界部となる
位置に窓18aが形成されたレジストマスク18を施
し、反応性イオンエッチング方法によって浅い分離溝1
9を形成した様子を示している。浅い分離溝19は単結
晶シリコン層12の約半分を貫通する深さに形成され
る。
【0010】図1(c) は1つのバイポーラトランジスタ
を他の半導体素子から電気的に絶縁するための深い分離
溝21を形成する様子を示している。深い分離溝21は
平面視において格子状に形成されるものであり(図2参
照)、格子に対応する位置に窓20aがあけられたレジ
ストマスク20を介して反応性イオンエッチングするこ
とで形成される。深い分離溝21は単結晶シリコン層1
2を貫通するように形成される。
【0011】その後レジストマスク20を除去した後、
浅い分離溝19と深い分離溝21の表面を50〜200
nm程度熱酸化させ、さらにCVD法(ケミカル ベイ
パーデポジション法)によって酸化膜を施す。このとき
浅い分離溝19と深い分離溝21が完全に埋まるまでC
VD法を続ける。その後ウェハ表面のCVD酸化膜をエ
ッチングして除去する。この状態が図1(D) に示されて
いる。なお浅い分離溝19や深い分離溝21に埋め込ま
れる絶縁材はポリシリコンであってもよい。
【0012】次に図1(E) に示すように、ウェハ表面に
保護膜24を形成する。保護膜24には、浅い分離溝1
9の左側に隣接するベース領域に窓14aを形成してお
く。この状態でボロン等のP型不純物を高濃度に拡散さ
せ、不純物が高濃度のベース領域14を形成する。次に
図1(F) に示すように、膜24を除去した後ウェハ表面
に保護膜25を形成する。保護膜25にはベース領域1
4の左側に隣接するエミッタ領域13に窓13aを形成
しておく。この状態でAs等のN型不純物を高濃度に拡
散させ、高濃度のエミッタ領域13を形成する。ベース
領域14及びエミッタ領域13には、高濃度の不純物を
長時間かけて拡散し、シリコン単結晶層12の全層にわ
たって不純物が拡散されるようにする。
【0013】最後に図1(G) に示すように、膜25を除
去した後ウェハの表面に保護膜26を形成する。保護膜
26には浅い分離溝19の右に隣接するコレクタ領域に
窓15aを形成しておく。この状態でN型不純物を高濃
度に拡散させ、高濃度N+ コレクタ領域15を形成す
る。このとき拡散時間を他の場合よりも短くし、高濃度
+ コレクタ領域15がシリコン単結晶層12の上表面
層内にあるようにする。すなわち高濃度N+ コレクタ領
域15の厚さが浅い絶縁分離溝19の深さよりも浅く
し、下表面層は不純物の低濃度域17としておく。この
ようにすると、不純物高濃度域14と15は絶縁分離溝
19によって電気的に分離され、両者は高濃度N+ コレ
クタ領域15の下層に残る不純物低濃度域17を介して
接続されることになる。このためにベース・コレクタ間
の接合面に生じる電界集中が緩和され、耐圧を高くする
ことができる。
【0014】以上の後、図1(H) に示すように、エミッ
タ領域13とベース領域14とコレクタ領域15にそれ
ぞれ窓を残した絶縁層27を形成し、さらにそれらの窓
を通してエミッタ電極13cがエミッタ領域13に接続
され、ベース電極14cがベース領域14に接続され、
コレクタ電極15cが高濃度N+ コレクタ領域15に接
続されるようにする。なお図2は図1(H) のII−II線矢
視図を示している。
【0015】この実施例によると、高濃度N+ コレクタ
領域15の下層に残る不純物低濃度域17を介して高不
純物濃度のベース領域14と高不純物濃度のコレクタ領
域15が接続されるために、コレクタ・ベース間の接合
面に生じる電界集中が緩和され、高い耐圧特性が得られ
る。しかもこの不純物低濃度域17が高濃度N+ コレク
タ領域15の下層に形成されているために余分の表面積
を必要としない。
【0016】次に図5を参照して第2実施例について説
明する。この実施例では図1の(F)までは同一工程を実
行し、エミッタ領域13とベース領域14を形成してい
る。次に高濃度のN+ コレクタ領域15を形成する工程
が図1の場合と異なっている。この実施例の場合、図1
の(G) の工程にかわって、高濃度のN+ コレクタ領域1
5となる部分の表面にN+ ポリシリコン層15bを形成
し、その後拡散して高不純物濃度のN+ コレクタ領域1
5を形成する。このようにしても高濃度N+ コレクタ領
域15を半導体層12の上表面層内に形成することがで
きる。なおN+ポリシリコン層15bは浅い絶縁分離溝
19に隣接させておいてもよいし、また図5に示すよう
に、浅い絶縁分離溝19から離しておいてもよい。不純
物高濃度域15は半導体層12の上表面層内にとどまっ
ている必要があるのに対し、不純物低濃度域17は下表
面層側にあればよく、上表面層側に伸びていてもよい。
【0017】次に第3実施例を図3を参照して説明す
る。この実施例ではベース領域のうちの上表面層側が高
不純物濃度の高濃度ベース領域14とされ、下表面層側
は不純物低濃度域16となっている。このようにしても
高濃度ベース領域14と高濃度コレクタ領域15は、下
層の不純物低濃度域16を介して接続されるために、必
要な耐圧が確保される。
【0018】しかもこの実施例では、高濃度エミッタ領
域13と高濃度ベース領域14の間にも上表面層を貫く
浅い絶縁分離溝28が形成され、その浅い絶縁分離溝2
8に絶縁材が充填されているために、高濃度エミッタ領
域13と高濃度ベース領域14もベース領域の下層に残
っている不純物低濃度域16を介して電気的に接続され
ている。このためにベース・エミッタ間の接合面に生じ
る電界集中も緩和され、この間の耐圧も高くなってい
る。この実施例によると、コレクタとベース間のみなら
ず、コレクタとエミッタ間ならびにベースとエミッタ間
の耐圧も高く確保できる。なおこの実施例の場合、絶縁
分離溝19と28間の上表面層の全部が高濃度ベース領
域とされているが、図5のケースのようにベース電極1
4cに接する部分のみが高濃度のベース領域とされてい
てもよい。
【0019】この実施例ではN−P−Nのバイポーラト
ランジスタについて説明したが、P−N−Pの構造にも
適用できる。またベースとコレクタのいずれか一方の高
濃度領域が上表面層内に形成されている例を示したが、
両方が上表面層内にあってもよい。
【0020】
【発明の効果】この発明によると、ベース領域とコレク
タ領域の少なくとも一方の下方に不純物低濃度域が存在
し、しかもベース領域とコレクタ領域はこの不純物低濃
度域に達する絶縁分離溝で相互に絶縁されているため
に、余分な面積をとることなく必要な耐圧を確保するこ
とができ、高耐圧のバイポーラトランジスタを小型化す
ることができる。
【図面の簡単な説明】
【図1】第1実施例の高耐圧バイポーラトランジスタを
示す図
【図2】図1のII−II矢視図
【図3】第3実施例の高耐圧バイポーラトランジスタを
示す図
【図4】従来のバイポーラトランジスタを示す図
【図5】第2実施例の高耐圧バイポーラトランジスタを
示す図
【符号の説明】
13:エミッタ領域 14:ベース領域 15:コレクタ領域 19:絶縁分離溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/331 H01L 27/12 H01L 29/73

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性支持基板上に形成された半導体層
    の主表面に沿って順にエミッタ領域とベース領域とコレ
    クタ領域が形成された薄膜半導体装置において、 前記ベース領域とコレクタ領域の少なくとも一方の領域
    は、前記半導体層の上表面層内に形成された不純物高濃
    度域と下表面層に形成された不純物低濃度域とを有し、
    かつ前記ベース領域とコレクタ領域間に前記上表面層を
    貫く絶縁分離溝が形成されていることを特徴とする耐圧
    性の改良された薄膜半導体装置。
JP09459993A 1993-04-21 1993-04-21 耐圧性の改良された薄膜半導体装置 Expired - Fee Related JP3194313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09459993A JP3194313B2 (ja) 1993-04-21 1993-04-21 耐圧性の改良された薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09459993A JP3194313B2 (ja) 1993-04-21 1993-04-21 耐圧性の改良された薄膜半導体装置

Publications (2)

Publication Number Publication Date
JPH06310524A JPH06310524A (ja) 1994-11-04
JP3194313B2 true JP3194313B2 (ja) 2001-07-30

Family

ID=14114735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09459993A Expired - Fee Related JP3194313B2 (ja) 1993-04-21 1993-04-21 耐圧性の改良された薄膜半導体装置

Country Status (1)

Country Link
JP (1) JP3194313B2 (ja)

Also Published As

Publication number Publication date
JPH06310524A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
JP2788269B2 (ja) 半導体装置およびその製造方法
JP3471473B2 (ja) 半導体装置及びその製造方法
US4980306A (en) Method of making a CMOS device with trench isolation device
JPH0355984B2 (ja)
US4985745A (en) Substrate structure for composite semiconductor device
JPS5928992B2 (ja) Mosトランジスタおよびその製造方法
JP3014012B2 (ja) 半導体装置の製造方法
JP2526786B2 (ja) 半導体装置及びその製造方法
US5319235A (en) Monolithic IC formed of a CCD, CMOS and a bipolar element
JP2666384B2 (ja) 半導体装置の製造方法
JPS63157475A (ja) 半導体装置及びその製造方法
JPH07106412A (ja) 半導体装置およびその製造方法
JP3194313B2 (ja) 耐圧性の改良された薄膜半導体装置
JP2500630B2 (ja) 半導体装置
JPH07283302A (ja) 半導体集積回路装置の製造方法
JP2782781B2 (ja) 半導体装置の製造方法
JP2996694B2 (ja) 半導体スタックトcmos装置の製造方法
JPH10290007A (ja) 半導体装置およびその製造方法
JPS61172346A (ja) 半導体集積回路装置
JP3257523B2 (ja) 半導体装置の製造方法
JPH05129424A (ja) 半導体装置とその製造方法
JP3264401B2 (ja) 絶縁物分離ラテラルバイポーラトランジスタの製造方法及びラテラルpnpバイポーラトランジスタ
JP2613031B2 (ja) バイポーラトランジスターの製造方法
JP2971408B2 (ja) 誘電体分離基板の製造方法
JPS6334949A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees