JPS5928992B2 - Ｍｏｓトランジスタおよびその製造方法 - Google Patents

Ｍｏｓトランジスタおよびその製造方法

Info

Publication number
JPS5928992B2
JPS5928992B2 JP50017938A JP1793875A JPS5928992B2 JP S5928992 B2 JPS5928992 B2 JP S5928992B2 JP 50017938 A JP50017938 A JP 50017938A JP 1793875 A JP1793875 A JP 1793875A JP S5928992 B2 JPS5928992 B2 JP S5928992B2
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
layer
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50017938A
Other languages
English (en)
Other versions
JPS5193675A (en
Inventor
徹志 酒井
裕 榊原
淳一 室田
力 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP50017938A priority Critical patent/JPS5928992B2/ja
Priority to US05/657,873 priority patent/US4074300A/en
Publication of JPS5193675A publication Critical patent/JPS5193675A/ja
Publication of JPS5928992B2 publication Critical patent/JPS5928992B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/262—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by physical means only
    • H10P50/263—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 この発明はＭＯＳトランジスタの構造およびその製造方
法に関する。
従来構造のＭＯＳトランジスタにおいてはソース、ドレ
イン、ゲートの各電極は同一平面にあり、これらを電気
的に分離しておくために数μ程度の間隔を置いて、絶縁
しておく必要があつた。
この状況を第１図に示してある。図において、１はソー
ス電極、２はゲート電極、３はドレイン、４はＳｉＯ２
等の絶縁膜、５はｎ＋形不純物拡散領域、６はチヤネル
領域、７はシリコン半導体基板である。上述の間隔はこ
れが存在するため、半導体基板１を介してソース、ドレ
イン間寄生容量が増加し、トランジスタの高速動作が妨
げられる結果となる。また、この間隔はＭＯＳＩＣにお
いては高密度化の妨げとなるものである。本発明は上述
の欠点を除去するため、半導体基板表面の絶縁膜上に逆
台形状のシリコン多結晶層２を設け、その側面を絶縁膜
で被覆し、その上面に電極を設けてゲートとしたもので
、以下、実施例について詳細に説明する。
第２図は本発明を実施したＭＯＳトランジスタの側断面
図である。
図から明らかなように、このＭＯＳトランジスタにおい
ては、ゲート電極１１の設けられるシリコン多結晶層９
をドレイン電極１２やソース電極８の設けられるｎ＋形
不純物拡散層１４に対して段差を設けて逆台形状に形成
し、しかもゲート電極とドレイン電極、ゲート電極とソ
ース電極との水平間隔（図の上方から見たときの間隔）
が零になるように形成してある。この０．４〜０．６μ
の段差によつて、ゲート電極がドレイン電極およびソー
ス電極と電気的に分離されるようになつている。このよ
うな構造とすることにより、ｎ＋形不純物拡散層１４の
横方向（図の左右方向）を小さくできるので、基板１６
を介してのソース、ドレイン間のＰｎ接合による寄生容
量を著しく減少させることができる。また、後述の製作
工程の説明で明らかにするが、ソースとゲート、ゲート
とドレインとの電極位置をセルフアライン的に決定する
ことが可能となる。なお、図において、１０はシリコン
多結晶層９の側面に被覆されたＳｉＯ２等の絶縁膜、１
３はシリコン多結晶層９の底面と基板１６との間に設け
られたＳｉＯ２等の絶縁膜、１５はチヤネル領域である
。以下、本発明に係るＭＯＳトランジスタの製造方法を
図面によつて説明する。
第３図ａ−ｊは該トランジスタの製造工程を示す図で、
ａからｊまで工程順に説明する。トランジスタはｎチヤ
ネルＭＯＳトランジスタである。（ａ）所望の厚さ（約
２００μ）と比抵抗（０．５〜１ΩＣｍ）を有するｐ形
シリコン基板１６を熱酸化し、所望の厚さ（約０．５μ
）の二酸化シリコン膜をその表面に形成した後、ホトエ
ッチングにより選択的に不要の二酸化シリコン膜を除去
して所望の形状の二酸化シリコン膜２２を形成する。
（第３図ａ）（ｂ） ｐ形不純物例えばボロンを低濃度
」１×１０Ｌ７／〜）に添加したｐ形不純物拡散層２３
を公知の固相拡散法あるいはイオン注入法によつて基板
１６表面に形成し、さらにその表面に所望の厚さ（約０
．１μ）のゲート用二酸化シリコン膜２４を熱酸化法あ
るいは化学蒸着法（以下ＣＶＤ法という）によつて形成
する。
（第３図ｂ図）（ｃ）次に、公知のように、シランとひ
素との雰囲気内で、二酸化シリコン膜２４上に、１Ｘ１
０２０／Ｃｒ！以上の高濃度にひ素が添加された層１８
を形成、さらにシランのみの雰囲気中で０．１５〜０．
２μ厚さのノンドープ層１９を形成して、２層構成の厚
さ０．４〜０．５μの多結晶シリコン層２５を形成する
。（ｄ）次に、上記２層構成の多結晶シリコン層２５の
上に絶縁膜を形成し、所定の形状の絶縁膜２１とし、多
結晶シリコン層２５をホトエツチングにより、逆台形状
の多結晶シリコン層９が残るように選択的に加工する。
エツチング液としてはＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６
０：６０を用いると、このエツチング液に対しては上層
のノンドープの多結晶シリコン層１９の方が下層の高濃
度にひ素が添加された多結晶シリコン層１８よりエツチ
ング速度が１桁程度も遅いため、適当なオーバエツチン
グを施こすことにより、第３図ｄに示すような逆台形の
加工が行なわれる。（ｅ）次に、全面をエッチし、多結
晶シリコン層９と二酸化シリコン膜２２との間の部分の
二酸化シリコン膜２４および絶縁膜２１を除去する。（
ｆ）次に、気相拡散法あるいは固相拡散法により、拡散
係数の小さいｎ形不純物、例えばひ素を不純物として基
板や多結晶シリコン層に拡散し、０．１〜０．２μ程度
の浅い拡散層２７を形成するが、この２７の一部は、シ
ヨートチヤネル効果を防止するためのチヤネルドープさ
れた第１のソース領域及び第１のドレイン領域となる。
しかる後、該拡散層２７保護用の下記の絶縁膜２６を公
知の熱分解法によつて拡散層２７および逆台形状の上面
及び側面を含む領域上に形成する。該絶縁膜としては二
酸化シリコンまたは二酸化シリコン＋Ｓｉ３Ｎ４膜等が
用いられる。保護膜形成後、８００℃程度の高温熱処理
を施こして、膜を焼き固める。（第３図ｆ）（ｇ）次に
、垂直上方から、リン、ほう素、アルゴン等のイオンを
公知のイオン注入法によつて、上記の絶縁膜２６に注入
する。
この注入によつて、絶縁膜には化学エツチングに対して
エツチング速度の大きくなる部分２８が形成される。こ
の場合、ゲート部の逆台形状のシリコン多結晶層９側面
に形成されている絶縁膜２０は逆台形状のシリコン多結
晶層の上に形成された絶縁膜の陰になつている関係上イ
オン注入は行なわれない。（ｈ）イオン注入部分とイオ
ン未注入部分とのエツチング速度は二酸化シリコン膜で
は緩衝弗酸液に対して２〜３倍、Ｓｉ３Ｎ４膜では、熱
リン酸（１６０℃）に対して３〜４倍という違いがある
から、イオン注入後、適当なエツチング液を用いること
により、イオン未注入部分絶縁膜冗を残したま！、注入
部分２８を選択的にエツチして除去することができる。
（第３図ｈ）（１）次に、拡散係数の大きいリン等のｎ
形不純物を拡散して、ｎ形不純物拡散層すなわち第２の
ソース領域と第２のドレイン領域の厚さを図示１４のよ
うに０．５μｍ程度に大きくする。
こうすれば第２のソースまたは第２のドレインと基板間
のＰｎ接合の位置が深くなるから、ソースおよびドレイ
ンのオーム接触を安定に、かつ容易に形成できるように
なる。特に深い位置に接合を作る必要がなければ、この
工程は省略してもよい。（ｊ）次に、アルミニウム、モ
リブデン、タングステン等の金属を公知の如く蒸着し、
ホトエツチングによつて所望の形状の電極８，１１，１
２をソース、ゲート、ドレインに形成する。
この場合、ソース電極８とゲート電極１１との間隔およ
びゲート電極１１とドレイン電極１２との間隔はゲート
電極１１周囲に形成されている段差によりセルフアライ
ン的に決定、形成され、これら電極は電気的に分離、絶
縁される。このようにして形成された素子をケースに実
装して、製作工程は終る。
なお、上記説明はシリコン半導体を用いてなされたが、
これに限定されるものではなく、ゲルマニウムあるいは
化合物半導体を用いたものにも適用される。
また、Ｐｎ反転した構造としてもよいことはもちろんで
ある。以上説明したように、この製作工程によれば、セ
ルフアライン化によつて電極の分離が容易に行なわれ、
電極間の間隔を小さく、したがつて高密度、大規模なＭ
ＯＳ−ＬＳＩを得ることができる。
また、得られた装置は小形で、寄生容量も小さく、高速
動作に適している。上記のように本発明の効果は顕著で
ある。
【図面の簡単な説明】
第１図は従来構造のＭＯＳトランジスタの側断面図、第
２図は本発明に係るＭＯＳトランジスタの側面図、第３
図ａ乃至ｊは本発明に係るＭＯＳトランジスタの製作工
程説明図である。 ８・・・ソース電極、９・・・シリコン多結晶層、１０
・・・絶縁膜、１１・・・ゲート電極、１２・・・ドレ
イン電極、１３・・・絶縁膜、１４・・・ｎ＋形不純物
拡散層、１６・・・半導体基板、１７・・・ゲート側面
絶縁膜、１８・・・高濃度ひ素添加層、１９・・・ノン
ドープ層、２０・・・絶縁膜、２１・・・絶縁膜、２２
・・・二酸化シリコン膜、２３・・・ｐ形不純物拡散層
、２４・・・ゲート用二酸化シリコン膜、２５・・・２
層多結晶シリコン層、２６・・・絶縁膜、２７・・・拡
散層、２８・・・エツチング速度大きい部分。

Claims (1)

  1. 【特許請求の範囲】 １ ＭＯＳトランジスタにおいて、ソースとドレイン間
    の絶縁膜上に、断面形状がその上面が底面より大きい逆
    台形である多結晶シリコン層からなるゲート電極引出し
    部を設け、該ゲート電極引出し部の上面全体に金属ゲー
    ト電極を設け、該ゲート電極引出し部の側面及びこれが
    投影したシリコン単結晶基板表面に絶縁膜を設け、該ゲ
    ート電極の両端部直下に、それぞれのゲート側端部が一
    致する態様をもつてソースコンタクト窓及びドレインコ
    ンタクト窓を設け、該窓を介してそれぞれソース領域、
    ドレイン領域と接するソース電極とドレイン電極が、そ
    れぞれ該シリコン単結晶基板の主面に垂直な方向には所
    定の距離をおいて該ゲート電極とは分離した態様で、か
    つ、該主面に平行な方向には該ゲート電極の両端部と該
    ソース電極のゲート側端部、及び該ドレイン電極のゲー
    ト側端部とがそれぞれ接するかもしくは重なり合う態様
    で形成され、かつ該ソース電極及び該ドレイン電極が、
    該逆台形状のゲート電極引出し部の側面をおおう絶縁膜
    とは接しない態様で形成されていることを特徴とするＭ
    ＯＳトランジスタ。 ２ シリコン基板表面のチャネル、ソース、ドレイン領
    域となる場所に形成された第１の不純物拡散層の表面に
    第１の絶縁膜を形成する工程と、該第１の絶縁膜の表面
    に高濃度に不純物が添加された層と該高濃度不純物拡散
    層の上に設けられたノンドープ層との２層から構成され
    る多結晶シリコン層を形成する工程と、該２層構成多結
    晶シリコン層をホトエッチングにより加工して断面形状
    が逆台形状の多結晶シリコン層からなるゲート電極引出
    し部をゲート形成箇所に形成する工程と、該逆台形状ゲ
    ート電極引出し部周囲の該第１の絶縁膜を露出せしめる
    工程と、該露出せしめられた絶縁膜をさらに除去して、
    該第１の不純物拡散層を露出せしめる工程と、該第１の
    不純物拡散層の該露出部分から拡散係数が小さい第２の
    不純物を拡散せしめて、チャネルドープされた第１のソ
    ース及び第１のドレイン領域を該第１の不純物層の表面
    近傍に形成せしめる工程と、該第１のソース領域、該第
    １のドレイン領域、及び該逆台形状ゲート電極引出し部
    の上面と側面を少なくともおおつて、第２の絶縁膜を形
    成する工程と、該逆台形状ゲート電極引出し部をマスク
    として上方からイオン注入を行う工程と、該第２の絶縁
    膜のイオンが注入された部分を選択的化学エッチングに
    より除去せしめて第２のソース領域及び第２のドレイン
    領域と電気的に接続せしめるためのコンタクト窓を開口
    する工程と、該窓部を介して第２のソース領域と、第２
    のドレイン領域を形成せしめる工程と、金属を蒸着し、
    ゲート電極、ソース電極及びドレイン電極とを同時に形
    成する工程とを含んでいることを特徴とする特許請求の
    範囲第１項記載のＭＯＳトランジスタの製造方法。
JP50017938A 1975-02-14 1975-02-14 Ｍｏｓトランジスタおよびその製造方法 Expired JPS5928992B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50017938A JPS5928992B2 (ja) 1975-02-14 1975-02-14 Ｍｏｓトランジスタおよびその製造方法
US05/657,873 US4074300A (en) 1975-02-14 1976-02-13 Insulated gate type field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50017938A JPS5928992B2 (ja) 1975-02-14 1975-02-14 Ｍｏｓトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS5193675A JPS5193675A (en) 1976-08-17
JPS5928992B2 true JPS5928992B2 (ja) 1984-07-17

Family

ID=11957708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50017938A Expired JPS5928992B2 (ja) 1975-02-14 1975-02-14 Ｍｏｓトランジスタおよびその製造方法

Country Status (2)

Country Link
US (1) US4074300A (ja)
JP (1) JPS5928992B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103457A2 (de) 2002-06-05 2003-12-18 Johnson Controls Gmbh Verfahren zur behandlung von bezugsmaterialien von innenausstattungsteilen, insbesondere für kraftfahrzeuge und innenausstattungsteil

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362985A (en) * 1976-11-18 1978-06-05 Toshiba Corp Mis type field effect transistor and its production
JPS5370688A (en) * 1976-12-06 1978-06-23 Toshiba Corp Production of semoconductor device
US4212100A (en) * 1977-09-23 1980-07-15 Mos Technology, Inc. Stable N-channel MOS structure
CA1129118A (en) * 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
NL7907434A (nl) * 1979-10-08 1981-04-10 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
US5202574A (en) * 1980-05-02 1993-04-13 Texas Instruments Incorporated Semiconductor having improved interlevel conductor insulation
JPS5787175A (en) * 1980-11-19 1982-05-31 Sumitomo Electric Ind Ltd Semiconductor device and manufacture thereof
EP0054259B1 (en) * 1980-12-12 1986-08-06 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device of the mis type
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
EP0080101A3 (en) * 1981-11-10 1985-08-07 Matsushita Electronics Corporation Mos semiconductor device
DE3382294D1 (de) * 1982-02-22 1991-07-04 Toshiba Kawasaki Kk Mittel zum verhindern des durchbruchs einer isolierschicht in halbleiteranordnungen.
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
JPS5986264A (ja) * 1982-11-08 1984-05-18 Matsushita Electronics Corp 絶縁ゲ−ト形電界効果トランジスタの製造方法
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
JP2702338B2 (ja) * 1991-10-14 1998-01-21 三菱電機株式会社 半導体装置、及びその製造方法
JP2735718B2 (ja) * 1991-10-29 1998-04-02 三菱電機株式会社 化合物半導体装置及びその製造方法
JP2903884B2 (ja) * 1992-07-10 1999-06-14 ヤマハ株式会社 半導体装置の製法
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
US5937299A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls
US6197645B1 (en) * 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
JPH10326891A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69739202D1 (de) * 1997-11-14 2009-02-26 St Microelectronics Srl Verfahren zur Abscheidung von in-situ dotierten Polysilizium-Schichten
US6018179A (en) * 1998-11-05 2000-01-25 Advanced Micro Devices Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties
US6200860B1 (en) * 1999-05-03 2001-03-13 Taiwan Semiconductor Manufacturing Company Process for preventing the reverse tunneling during programming in split gate flash
US6506649B2 (en) * 2001-03-19 2003-01-14 International Business Machines Corporation Method for forming notch gate having self-aligned raised source/drain structure
KR101163224B1 (ko) * 2011-02-15 2012-07-06 에스케이하이닉스 주식회사 듀얼 폴리게이트 형성방법 및 이를 이용한 반도체소자의 제조방법
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
US20240178290A1 (en) * 2022-11-28 2024-05-30 Globalfoundries U.S. Inc. Ic structure with gate electrode fully within v-shaped cavity

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764865A (en) * 1970-03-17 1973-10-09 Rca Corp Semiconductor devices having closely spaced contacts
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
NL161305C (nl) * 1971-11-20 1980-01-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderin- richting.
JPS4859781A (ja) * 1971-11-25 1973-08-22
US3780359A (en) * 1971-12-20 1973-12-18 Ibm Bipolar transistor with a heterojunction emitter and a method fabricating the same
US3906541A (en) * 1974-03-29 1975-09-16 Gen Electric Field effect transistor devices and methods of making same
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103457A2 (de) 2002-06-05 2003-12-18 Johnson Controls Gmbh Verfahren zur behandlung von bezugsmaterialien von innenausstattungsteilen, insbesondere für kraftfahrzeuge und innenausstattungsteil

Also Published As

Publication number Publication date
US4074300A (en) 1978-02-14
JPS5193675A (en) 1976-08-17

Similar Documents

Publication Publication Date Title
JPS5928992B2 (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0355984B2 (ja)
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
US3745647A (en) Fabrication of semiconductor devices
JPH07105458B2 (ja) 複合型集積回路素子
JPH0415619B2 (ja)
JPH02295129A (ja) 半導体装置の製造方法
JPH0363219B2 (ja)
JPS6231507B2 (ja)
JPS5933271B2 (ja) 半導体装置の製造方法
JP3088556B2 (ja) 半導体装置の製法
JP2707536B2 (ja) 半導体装置の製造方法
JPH0728043B2 (ja) 半導体装置
JPH0126186B2 (ja)
JP2890550B2 (ja) 半導体装置の製造方法
JPS6011473B2 (ja) Ｍｉｓ型半導体装置
JPH0213460B2 (ja)
JP3194313B2 (ja) 耐圧性の改良された薄膜半導体装置
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPH055172B2 (ja)
US4517728A (en) Manufacturing method for MIS-type semiconductor device
JP2707538B2 (ja) 半導体装置の製造方法
JPS6115589B2 (ja)
JPH0239093B2 (ja)
JPH0380353B2 (ja)