JPH0380353B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造法に関するが以下
MOS半導体装置を例に説明する。

MOS半導体装置、特にｎチヤンネルMOSFET
（絶縁ゲート型電界効果トランジスタ）において
は、通常第１図に示すように、p^-型シリコン基
板１の一部をアクテイブ領域として、ゲート絶縁
膜４を介してポリシリコンゲート１３を形成し、
このゲートによりセルフアライン的にn⁺拡散し
たソース，ドレイン領域５，６を形成し、表面を
覆つたパツシベーシヨン膜のコンタクト穴を通し
てアルミニウムをn⁺ソース，ドレインにコンタ
クトさせて電極１０を形成するが、アクテイブ領
域の分離領域を形成する際に次のような方法でフ
イールド絶縁膜を形成している。すなわち、シリ
コン基板上に薄いシリコン酸化膜を設け、その上
に選択的に設けた耐酸化性膜をマスクとしてフイ
ールド絶縁膜を形成する方法である。

例えばCMOSにおけるフイールド絶縁膜の形
成方法が特開昭52−86083号に開示されている。

しかしながら、このような方法で形成されたフ
イールド絶縁膜においては、耐酸化性膜端部で発
生するバードビークのために半導体装置縮小化の
大きな障害となつていた。

本発明は、上記の従来技術の問題点を解消すべ
くなされたものである。すなわち本発明の目的
は、バードビークのほとんどないフイールド絶縁
膜を形成することであり、縮小化された半導体装
置を提供することである。

上記目的を達成するために本発明は、半導体基
板上部にポリシリコン層を形成する工程、ポリシ
リコン層の上に選択的に耐酸化性膜を形成する工
程、耐酸化性膜をマスクとして半導体基板表面に
チヤンネルストツパのための不純物を導入する工
程、耐酸化性マスクを用いてポリシリコン層を選
択的に酸化する工程を具備することを特徴とす
る。

以下実施例にそつて本発明の内容を詳細に述べ
る。

第２図は本発明によるｎチヤンネルMOSFET
の原理的構造を示すものである。同図において、
１は導電型ｐ型シリコン基板、２はフイールド絶
縁膜、３はポリシリコンゲートでゲート酸化膜４
を介してｐ型シリコン基板上に形成され、５，６
はn⁺型拡散層よりなるソース、ドレイン領域、
７はフイールド下に設けられたｐ型ドープ層より
なるチヤンネルストツパ、８はｎ型ドープポリシ
リコン層でソース、ドレイン領域の表面全体にわ
たつて形成され、これら領域への拡散不純物源で
もある。９はシリコン酸化物等からなるパツシベ
ーシヨン膜、１０はアルミニウム電極（配線）で
上記パツシベーシヨン膜の一部を開孔し前記ポリ
シリコン層８にオーミツクコンタクトする。

第３図(a)〜(i)はこの発明によるｎチヤンネル
MOSFETを構成する場合の製造方法を工程順に
示すものであり、下記の各工程(a)〜(i)に対応す
る。

(a) p^-型シリコン結晶基板（ウエハ）１を用意
し、その一表面に例えばモノシランの熱分解に
より気相に生成したポリシリコンを析出し、厚
さ5000A〓の第１ポリシリコン層８を形成する。

(b) 公知のプラズマナイトライド技術及びフオト
エツチング技術によりアクテイブ領域となるべ
き部分に対応しシリコン窒化物膜マスク１１を
形成する。次いでこのマスクで覆われない部分
のシリコン基板表面にチヤンネルストツパのた
めのアクセブタ例えばボロンイオン打込みｐ型
層７を選択的に形成する。

(c) 前記窒化物膜マスクを用いてフイールド部の
ポリシリコン層及びシリコン基板表面の選択酸
化を行ない厚いシリコン酸化物膜２を形成す
る。次いで熱リン酸によつて窒化物膜を取除い
た後、ポリシリコン層８に対しドナ例えばヒ素
をイオン打込みによりドープする。このヒ素打
込みはシリコン基板に到達しない程度とする。

(d) 公知のフオトエツチング技術により、上記ヒ
素の打込まれたポリシリコン層層のうち、ゲー
ト対応部分をエツチング除去し、シリコン基板
の一部１ａを露出する。

(e) 熱酸化によりシリコン基板表面及びポリシリ
コン層表面に薄いゲート酸化膜４を形成する。

(f) 全面にモノシランの熱分解により第２のポリ
シリコン層３を析出し、フオトエツチングによ
りゲート部分及び必要なポリシリコン配線部を
残して他を選択的に除去する。上記(e)(f)の熱処
理工程によつて第１のポリシリコン層８にドー
プされているヒ素がシリコン基板表面に導入さ
れｎ型拡散層５ａ，５ｂをつくる。

(g) 第１のポリシリコン表面の露出する薄い酸化
膜を弗酸、硝酸系エツチング液により取除いた
後第１のポリシリコン層８及び第２のポリシリ
コン層４（ゲート）に対しドナ、例えばリンを
イオン打込み又はデポジツトしてこれをドープ
するとともに、熱処理を行なうことで第１のポ
リシリコン層にドープされたリンをシリコン基
板上に導入しn⁺型拡散層からなるソース，ド
レイン領域５，６を形成する。なお、前記(e)(f)
工程でゲート下の基板表面に導入されたｎ型拡
散層５ａ，６ａはオフセツト層としてソース，
ドレイン領域と結合する。

(h) 全面にリンガラスPSQ（Phosphc Silicate
Glass）層９を約1μの厚さにデポジツトレフオ
トエツチング技術によつてコンタクト用の孔１
２をあける。

(i) 最後にアルミニウムを蒸着し、フオトエツチ
ングによつて所定とする配線パターンの一部と
しての電極１０をコンタクト孔を通して第１の
ポリシリコン層表面にコンタクトさせた状態で
形成する。

以上実施例で述べた構成によれば下記の効果が
得られる。

(1) シリコン結晶基板とアルミニウム電極との間
にポリシリコン層８を介在させてあり、このポ
リシリコン層（多結晶シリコン）は単結晶シリ
コンに比して不純物拡散速度が大である。そし
て上記ポリシリコン層を通して単結晶のシリコ
ン基板にn⁺拡散をつくるため、ポリシリコン
層表面からは深い距離に接合を形成することが
でき、しかもシリコン基板表面では単結晶であ
るから横方向への拡散が少ないためチヤンネル
長が短かくなることがない。

(2) ポリシリコン層には段晶粒界が存在するの
で、この上にアルミニウムを蒸着しても単結晶
のように深いアロイピツトをつくることがな
い。そしてポリシリコン層によつて深くなつた
pn接合に対しアルミニウムの合金化の進行に
よる影響をなくすことができる。

(3) セルフアライン的にソース，ドレイン領域の
全面に形成したポリシリコン層を介してシリコ
ン基板に不純物拡散し、かつ２回に分けて行な
うことで拡散深さ及び拡散不純物濃度の制御よ
く拡散層の一部にゲートオフセツト部を形成す
ることができる。

(4) 半導体基板上部にポリシリコン層を設け、こ
のポリシリコン層をシリコン窒化物膜をマスク
に選択的に酸化することにより、バードビーク
のほとんどないフイールド絶縁膜を形成するこ
とができ半導体装置を縮小化することができ
る。

本発明は前記実施例に限定されない。例えば第
４図に示すように、ソース，ドレイン領域５，６
表面に接触するポリシリコン層１３をパツシベー
シヨン膜９のコンタクト孔を通して形成し、その
上にアルミニウム電極１０を設けることも可能で
ある。この場合、アルミニウムによる合金化の進
行を防止する効果を有する。しかし、この構造に
おいては、厚いポリシリコン層がバツシベーシヨ
ン膜の上で段差をつくり易いため、その上にアル
ミニウム配線に断切れ等を生じ易い。又、この構
造ではポリシリコンゲート３の縁部がヒサシ状に
なつてオフセツト部の形成に不都合である。

本発明は半導体装置一般に適用できる。特に電
極から接合面の深さを深くできるのでシリコン入
りのアルミニウムを使用することなく、微細パタ
ーンの電極を有するMOSICあるいはシヨートチ
ヤンネルMOSICに適用して有効である。

【図面の簡単な説明】

第１図は従来のMOS半導体装置の例を示す断
面図である。第２図は本発明によるMO・Ｓ半導
体装置の例を示す断面図である。第３図(a)〜(i)は
本発明によるMOS半導体装置の製造法の実施例
を示す各工程の素子の断面図、第４図は本発明に
よるMOS半導体装置の他の実施例を示す断面図
である。 １……p^-型シリコン結晶基板、２……フイー
ルド絶縁膜、３……ポリシリコンゲート（第２の
ポリシリコン層）、４……ゲート絶縁膜、５，６
……n⁺型拡散ソース、ドレイン、５ａ，６ａ…
…オフセツト部、７……ｐ型拡散チヤンネルスト
ツパ、８……（第１の）ポリシリコン層、９……
PSG（パツシベーシヨン膜）、１０……アルミニ
ウム電極、１１……シリコン窒化膜によるマス
ク、１２……コンタクト穴、１３……ポリシリコ
ン層。

Claims (1)

1. 【特許請求の範囲】 １ (1) 半導体基板上部にポリシリコン層を形成
   する工程 (2) 前記ポリシリコン層の上に選択的に耐酸化性
   膜を形成する工程 (3) 前記耐酸化性膜をマスクとして、半導体基板
   表面にチヤンネルストツパのための不純物を導
   入する工程 (4) 前記耐酸化性膜のマスクを用いて前記ポリシ
   リコン層を選択的に酸化する工程 を具備することを特徴とする半導体装置の製造
   法。