JPS6221213A - 半導体装置の配線方法 - Google Patents
半導体装置の配線方法Info
- Publication number
- JPS6221213A JPS6221213A JP15954485A JP15954485A JPS6221213A JP S6221213 A JPS6221213 A JP S6221213A JP 15954485 A JP15954485 A JP 15954485A JP 15954485 A JP15954485 A JP 15954485A JP S6221213 A JPS6221213 A JP S6221213A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- wiring
- conductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、半導体装置の配線方法に関し、特に不純物が
導入されて形成された不純物導入層への配線を行なう方
法に関する。
導入されて形成された不純物導入層への配線を行なう方
法に関する。
１１」己（
従来の配線方法によってＭＯＳ （Ｍｅｔａｌ ○×
ｉｄｅ Ｓ ｃｍｉｃｏｎｄｕｃｔｏｒ） トランジ
スタを製造する製造工程を第４図乃至第８図に示す。第
４図に示す如く、シリコン等の半導体基板１の主面に絶
縁膜２を介して設けられた例えば多結晶シリコンからな
るゲート３をマスクとしてイオン注入を行なって不純物
を導入することによりソース及びドレイン領［４及び５
が形成される。次いで、ＣＶＤ等によって絶縁物を堆積
させると第５図に示す如く層間絶縁膜６が形成される。
ｉｄｅ Ｓ ｃｍｉｃｏｎｄｕｃｔｏｒ） トランジ
スタを製造する製造工程を第４図乃至第８図に示す。第
４図に示す如く、シリコン等の半導体基板１の主面に絶
縁膜２を介して設けられた例えば多結晶シリコンからな
るゲート３をマスクとしてイオン注入を行なって不純物
を導入することによりソース及びドレイン領［４及び５
が形成される。次いで、ＣＶＤ等によって絶縁物を堆積
させると第５図に示す如く層間絶縁膜６が形成される。
次いで、フォトエツチング等により層間絶縁膜６及び絶
Ｒ膜２の一部を除去して第６図に示す如くコンタクトホ
ール７及び８を穿設したのち、アルミニウム等の金属を
真空蒸着等によって堆積させると第７図に示す如く導体
膜９゛が形成される。次いで、導体膜９を蝕刻して配線
パターンを形成したのも４００℃〜４５０℃の熱処理を
行なうと第８図に示す如く導体膜９を形成する金属がソ
ース及びドレイン領域４及び５として形成された不純物
導入層中に拡散、固溶して固溶体合金１０が形成される
。この結果、導体膜９と不純物導入層とが結合し、配線
が完了する。
Ｒ膜２の一部を除去して第６図に示す如くコンタクトホ
ール７及び８を穿設したのち、アルミニウム等の金属を
真空蒸着等によって堆積させると第７図に示す如く導体
膜９゛が形成される。次いで、導体膜９を蝕刻して配線
パターンを形成したのも４００℃〜４５０℃の熱処理を
行なうと第８図に示す如く導体膜９を形成する金属がソ
ース及びドレイン領域４及び５として形成された不純物
導入層中に拡散、固溶して固溶体合金１０が形成される
。この結果、導体膜９と不純物導入層とが結合し、配線
が完了する。
以上の如き従来の半導体装置の配線方法においては、微
細ＭＯＳトランジスタの如く不純物導入層を浅く形成す
ると、導体層にアルミニウム等の金属を用いた場合、固
溶体合金１０が不純物導入層を貫通して下地基板までお
よぶいわゆるジャンクションスパイクが発生するという
欠点があった。
細ＭＯＳトランジスタの如く不純物導入層を浅く形成す
ると、導体層にアルミニウム等の金属を用いた場合、固
溶体合金１０が不純物導入層を貫通して下地基板までお
よぶいわゆるジャンクションスパイクが発生するという
欠点があった。
ｌ１匹」Ｌ
本発明の目的は、不純物導入層を浅く形成した場合でも
ジャンクションスパイクを防止することができる半導体
装置の配線方法を提供することである。
ジャンクションスパイクを防止することができる半導体
装置の配線方法を提供することである。
本発明による半導体装置の配線方法は、不純物導入層を
覆う絶縁分離層の一部を除去して不純物導入層を露出さ
せ、この不純物導入層の露出部分において不純物導入層
中の不純物と同型の不純物を不純物導入層より深く導入
したのち露出部分を覆う導体層を形成し、この導体層を
部分的に除去して配線を行なうことを特徴としている。
覆う絶縁分離層の一部を除去して不純物導入層を露出さ
せ、この不純物導入層の露出部分において不純物導入層
中の不純物と同型の不純物を不純物導入層より深く導入
したのち露出部分を覆う導体層を形成し、この導体層を
部分的に除去して配線を行なうことを特徴としている。
夫１目（
以下、本発明の実施例につき第１図乃至第３図を参照し
て詳細に説明する。
て詳細に説明する。
第４図乃至第６図に示す工程と同様の工程を杼で半導体
基板１に絶縁膜２、ゲート３、ソース領域４、ドレイン
領［５、層間絶縁膜６及びコンタクトホール７．８が形
成されたのち第１図に示す如（コンタクトホール７．８
からソース及びドレイン領域４及び５に導入されている
例えばＮ型不純物であるリンＰと同型すなわちＮ型であ
りかつ拡散係数の大なる不純物すなわち例えばヒ素Ａ
Ｓ＋を熱拡散によって導入するとこのヒ素Ａｓ＋がこれ
らソース及びドレイン領域４及び５より深く導入される
。次いで、真空蒸着等によってアルミニウム等の導体を
堆積させると第２図に示す如く導体ＷＡ９が形成される
。次いで、導体膜９を蝕刻して配線パターンを形成した
のち４００℃〜４５０℃の熱処理を行なうと第３図に示
す如く導体層９を形成する金属がソース及びドレイン領
域４及び５として形成された不純物導入層中に拡散、固
溶して固溶体合金１０が形成され、導体［ｆ９と不純物
導入層とが結合して配線が完了する。
基板１に絶縁膜２、ゲート３、ソース領域４、ドレイン
領［５、層間絶縁膜６及びコンタクトホール７．８が形
成されたのち第１図に示す如（コンタクトホール７．８
からソース及びドレイン領域４及び５に導入されている
例えばＮ型不純物であるリンＰと同型すなわちＮ型であ
りかつ拡散係数の大なる不純物すなわち例えばヒ素Ａ
Ｓ＋を熱拡散によって導入するとこのヒ素Ａｓ＋がこれ
らソース及びドレイン領域４及び５より深く導入される
。次いで、真空蒸着等によってアルミニウム等の導体を
堆積させると第２図に示す如く導体ＷＡ９が形成される
。次いで、導体膜９を蝕刻して配線パターンを形成した
のち４００℃〜４５０℃の熱処理を行なうと第３図に示
す如く導体層９を形成する金属がソース及びドレイン領
域４及び５として形成された不純物導入層中に拡散、固
溶して固溶体合金１０が形成され、導体［ｆ９と不純物
導入層とが結合して配線が完了する。
以上の如き本発明による半導体装置の配線方法において
はコンタクトボール７．８を通して拡散された不純物は
不純物導入層と導体との接合部周辺のみに拡がって不純
物導入層は接合部のみ深く形成される。従って、例えば
ゲート長が２μｍ以下のＭＯＳトランジスタ等の如°く
短チャンネル効果を抑制するためにソース及びドレイン
領域４及び５としての不純物導入層を浅く形成する必要
がある場合でも接合部の不純物導入層は充分深くするこ
とができ固溶体合金が不純物導入層を貫通してジャンク
ションスパイクが発生することはない。
はコンタクトボール７．８を通して拡散された不純物は
不純物導入層と導体との接合部周辺のみに拡がって不純
物導入層は接合部のみ深く形成される。従って、例えば
ゲート長が２μｍ以下のＭＯＳトランジスタ等の如°く
短チャンネル効果を抑制するためにソース及びドレイン
領域４及び５としての不純物導入層を浅く形成する必要
がある場合でも接合部の不純物導入層は充分深くするこ
とができ固溶体合金が不純物導入層を貫通してジャンク
ションスパイクが発生することはない。
尚、上記実施例においてはコンタクトホール７．８から
の不純物の導入は拡散係数の大なる不純物を用いた熱拡
散によってなされるとしたが、コンタクトホール７．８
からの不純物の導入はより高濃度に不純物を堆積させて
熱拡散を行なってもよく、またイオン注入による場合に
はドーズ量を多くしたり、或いはより高エネルギーで行
なうことも考えられる。また、上記実施例においてはＭ
ＯＳトランジスタについて説明したが、浅い不純物導入
層に金属を結合させるいかなる半導体装置に対しても本
発明を適用することができる。また、上記実施例におい
ては半導体基板１はシリコンであるとしたが、半導体基
板１はガリウムヒ素（ＧａＡＳ）の如き化合物であって
もよい。また、上記実施例においては不純物導入層はソ
ース及びドレイン領域４及び５として半導体基板１の主
面に形成されるとしたが、不純物導入層はＰ−ｗｅｌｌ
或いはｎ −ｗｅｌｌの如く基板とは逆の極性を有する
領域上に形成された場合であっても本発明は同様の効果
を秦する。
の不純物の導入は拡散係数の大なる不純物を用いた熱拡
散によってなされるとしたが、コンタクトホール７．８
からの不純物の導入はより高濃度に不純物を堆積させて
熱拡散を行なってもよく、またイオン注入による場合に
はドーズ量を多くしたり、或いはより高エネルギーで行
なうことも考えられる。また、上記実施例においてはＭ
ＯＳトランジスタについて説明したが、浅い不純物導入
層に金属を結合させるいかなる半導体装置に対しても本
発明を適用することができる。また、上記実施例におい
ては半導体基板１はシリコンであるとしたが、半導体基
板１はガリウムヒ素（ＧａＡＳ）の如き化合物であって
もよい。また、上記実施例においては不純物導入層はソ
ース及びドレイン領域４及び５として半導体基板１の主
面に形成されるとしたが、不純物導入層はＰ−ｗｅｌｌ
或いはｎ −ｗｅｌｌの如く基板とは逆の極性を有する
領域上に形成された場合であっても本発明は同様の効果
を秦する。
１貝１Ｂυ先
以上詳述した如く本発明による半導体装置の配線方法は
、不純物導入層を覆う絶縁弁Ｉ１１層の一部を除去して
不純物導入層を露出させ、この不純物導入層の露出部分
において不純物導入層中の不純物と同型の不純物を不純
物導入層より深く導入したのち露出部分を覆う導体層を
形成し、この導体層を部分的に除去して配線を行なうと
いう方法になってい°る。従って、不純物導入層と導体
層との結合部においてのみ不純物導入層を深く形成でき
ることとなり、不純物導入層が微細ＭＯＳトランジスタ
のソース及びドレイン領域として形成された場合も短チ
ャンネル効果を抑えたまま、これらソース及びドレイン
ｆａｌｌｉへの導体の結合時の熱処理によって発生する
ジャンクションスパイクを防止することが可能となる。
、不純物導入層を覆う絶縁弁Ｉ１１層の一部を除去して
不純物導入層を露出させ、この不純物導入層の露出部分
において不純物導入層中の不純物と同型の不純物を不純
物導入層より深く導入したのち露出部分を覆う導体層を
形成し、この導体層を部分的に除去して配線を行なうと
いう方法になってい°る。従って、不純物導入層と導体
層との結合部においてのみ不純物導入層を深く形成でき
ることとなり、不純物導入層が微細ＭＯＳトランジスタ
のソース及びドレイン領域として形成された場合も短チ
ャンネル効果を抑えたまま、これらソース及びドレイン
ｆａｌｌｉへの導体の結合時の熱処理によって発生する
ジャンクションスパイクを防止することが可能となる。
また、結合部のみ不純物濃度を高くすることができるの
で、結合部の抵抗を低下させることが可能となる。この
場合、始めに形成する不純物導入層の不純物濃度を低く
しておけば、ＭＯＳ Ｉ−ランジスタのドレイン近傍の
濃度勾配が小さくなるのでトレイン耐圧が向上すること
となる。
で、結合部の抵抗を低下させることが可能となる。この
場合、始めに形成する不純物導入層の不純物濃度を低く
しておけば、ＭＯＳ Ｉ−ランジスタのドレイン近傍の
濃度勾配が小さくなるのでトレイン耐圧が向上すること
となる。
第１図乃至第３図は、本発明の一実施例を示す断面図、
第４図乃至第８図は、従来の配線方法を示す断面図であ
る。 尾１図 尾６凹 尾４ノ
第４図乃至第８図は、従来の配線方法を示す断面図であ
る。 尾１図 尾６凹 尾４ノ
Claims (1)
- 半導体基板の一主面において不純物の導入により形成さ
れた不純物導入層への配線を行なう配線方法であつて、
前記不純物導入層を覆う絶縁分離層を形成し、前記絶縁
分離層の一部を除去して前記不純物導入層を露出させ、
前記不純物導入層の露出部分において前記不純物導入層
中の不純物と同型の不純物を前記不純物導入層より深く
導入したのち前記露出部分を覆う導体層を形成し、前記
導体層を部分的に除去して配線を行なうことを特徴とす
る半導体装置の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954485A JPS6221213A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954485A JPS6221213A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6221213A true JPS6221213A (ja) | 1987-01-29 |
Family
ID=15696072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15954485A Pending JPS6221213A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6221213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0609658A2 (en) * | 1993-01-12 | 1994-08-10 | Sony Corporation | Output circuit device for charge transfer element |
-
1985
- 1985-07-19 JP JP15954485A patent/JPS6221213A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0609658A2 (en) * | 1993-01-12 | 1994-08-10 | Sony Corporation | Output circuit device for charge transfer element |
| EP0609658A3 (en) * | 1993-01-12 | 1994-11-09 | Sony Corp | Output circuit for charge transfer element. |
| US5432364A (en) * | 1993-01-12 | 1995-07-11 | Sony Corporation | Output circuit device for charge transfer element |
| US5498887A (en) * | 1993-01-12 | 1996-03-12 | Sony Corporation | Output circuit device for a charge transfer element having tripartite diffusion layer |
| US5569616A (en) * | 1993-01-12 | 1996-10-29 | Sony Corporation | Process for forming an output circuit device for a charge transfer element having tripartite diffusion layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433468A (en) | Method for making semiconductor device having improved thermal stress characteristics | |
| JPS6080276A (ja) | 半導体素子の形成方法 | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| JPH0361337B2 (ja) | ||
| JPS5836499B2 (ja) | ２層マスクを用いた半導体デバイスの製造方法 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| EP0337823A2 (en) | MOS field effect transistor having high breakdown voltage | |
| JPS6221213A (ja) | 半導体装置の配線方法 | |
| JPS6156607B2 (ja) | ||
| JPH0770699B2 (ja) | 半導体装置 | |
| JPH0127589B2 (ja) | ||
| JPS6038864B2 (ja) | 半導体装置 | |
| JPS6340374A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JPH0637323A (ja) | 縦型ｍｏｓｆｅｔ装置とその製造方法 | |
| JPS6238869B2 (ja) | ||
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH0786586A (ja) | 半導体装置及びその製造方法 | |
| JPS6322065B2 (ja) | ||
| JP2523489B2 (ja) | 半導体装置 | |
| JPH0258781B2 (ja) | ||
| JPH0927562A (ja) | 集積回路の製造方法 | |
| JPH02194630A (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 |