JPS6038864B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6038864B2 JPS6038864B2 JP49025730A JP2573074A JPS6038864B2 JP S6038864 B2 JPS6038864 B2 JP S6038864B2 JP 49025730 A JP49025730 A JP 49025730A JP 2573074 A JP2573074 A JP 2573074A JP S6038864 B2 JPS6038864 B2 JP S6038864B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped polycrystalline
- ion
- diffusion
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の改良に関し、特に半導体基体に形
成し得る半導体素子数を増大したものである。
成し得る半導体素子数を増大したものである。
最近集積回路装置特に大規模集積回路（以後は１と記す
）の集積度を増すような方向に力が注がれている。
）の集積度を増すような方向に力が注がれている。
この具体的手段を第１図に示した工程図によつて説明す
る。
る。
即ち半導体基体１上に酸化物被膜２を形成し、その一部
を蝕刻除去して薄くし、こ）をゲート酸化物３とし、他
を便宜的にフィールド酸化物と呼称する。
を蝕刻除去して薄くし、こ）をゲート酸化物３とし、他
を便宜的にフィールド酸化物と呼称する。
このゲート酸化物のほ）、中央にアンドープド（肌ｄｏ
ｐｅｄ）多結晶珪素層５を設け、こ）に例えばＰ十層６
を拡散工程によって形成する。このＰ＋層以外のゲート
酸化物の一部を除去して得た半導体基体１の露出面７よ
り拡散工程に依って同じく拡散Ｐ十層８を設ける。次に
Ｐ十層６，８上に酸化物層９をそのＰ十層６，８に対向
する部分において酸化物層９に開口部を形成し、アルミ
ニウムからなる配線体１０を被着して半導体装置１１を
完成していた。勿論前記構成を持った複数個の半導体装
置を半導体ゥェハー内に形成して集積回路として構成す
る。
ｐｅｄ）多結晶珪素層５を設け、こ）に例えばＰ十層６
を拡散工程によって形成する。このＰ＋層以外のゲート
酸化物の一部を除去して得た半導体基体１の露出面７よ
り拡散工程に依って同じく拡散Ｐ十層８を設ける。次に
Ｐ十層６，８上に酸化物層９をそのＰ十層６，８に対向
する部分において酸化物層９に開口部を形成し、アルミ
ニウムからなる配線体１０を被着して半導体装置１１を
完成していた。勿論前記構成を持った複数個の半導体装
置を半導体ゥェハー内に形成して集積回路として構成す
る。
このような構成を待つた半導体素子では拡散ｒ層８，８
の拡散層が横方向（基板の主表面に沿った方向艮０ち半
径方向）に拡がって、両者間の距離は第１図４に示すよ
うにゲート酸化物の寸法より狭小となる。
の拡散層が横方向（基板の主表面に沿った方向艮０ち半
径方向）に拡がって、両者間の距離は第１図４に示すよ
うにゲート酸化物の寸法より狭小となる。
つまりＰＮ接合間距離が狭くなる為半導体素子としての
耐圧特性が損われるため、？拡散層８としての所望の寸
法を得るにはこの拡散工程における横方向の拡がりを見
込んで設計しなければならない。
耐圧特性が損われるため、？拡散層８としての所望の寸
法を得るにはこの拡散工程における横方向の拡がりを見
込んで設計しなければならない。
従って集積度を向上するには大きな障害となっていた。
更に配線体を構成するアルミニウムと拡散層則ち電極と
の接触方法としては｛ィ｝半導体基板上に被着した絶縁
物を穿孔して露出した基板に拡散層を形成後更に酸化物
を被覆して再び穿孔しこ）にＮを被看する。
更に配線体を構成するアルミニウムと拡散層則ち電極と
の接触方法としては｛ィ｝半導体基板上に被着した絶縁
物を穿孔して露出した基板に拡散層を形成後更に酸化物
を被覆して再び穿孔しこ）にＮを被看する。
【ｏ’基体上に設けた絶縁物にドープド多結晶を積層し
こ）にＮを被看する。し一…と同じく半導体基体に設け
た絶縁物をいわゆるＫＰＲ法で除去しこ）にドープド多
結晶層とＡＩの両者を被着する。の三方法が知られてい
る。しかしし一の方法は山が拡散層に惨み出す現象がＡ
Ｉと拡散層の結合を強める熱処理工程に依って起る頻度
が比較的大きい。この欠点を除去するには拡散層の深さ
方向つまり半導体基体の厚さ方向を大きくすれば防止で
きるがこれは穿孔部面積が大きくすれば防止できるがこ
れは穿孔部面積が大きくなって集積度を増すのには不向
きである。更に他の方法では拡散層を半導体基体に形成
できない。更に又｛ィ｝の方法では２回の穿孔が必要と
なり、マスク合せの予格をとる必要がある為チップ面積
が増す欠点がある。このように従来方法による電極とＮ
の薮続方法は比較的小面積を有する開□部を持った拡散
層にとっては好ましくない方法であった。本発明は上記
の欠点を除去した新規な半導体装置を提供するもので、
特に集積回路では集積度の向上が得られ、トランジスタ
ー等ではウェハ−寸法を小さくしても所望のチップ数が
得られる。
こ）にＮを被看する。し一…と同じく半導体基体に設け
た絶縁物をいわゆるＫＰＲ法で除去しこ）にドープド多
結晶層とＡＩの両者を被着する。の三方法が知られてい
る。しかしし一の方法は山が拡散層に惨み出す現象がＡ
Ｉと拡散層の結合を強める熱処理工程に依って起る頻度
が比較的大きい。この欠点を除去するには拡散層の深さ
方向つまり半導体基体の厚さ方向を大きくすれば防止で
きるがこれは穿孔部面積が大きくすれば防止できるがこ
れは穿孔部面積が大きくなって集積度を増すのには不向
きである。更に他の方法では拡散層を半導体基体に形成
できない。更に又｛ィ｝の方法では２回の穿孔が必要と
なり、マスク合せの予格をとる必要がある為チップ面積
が増す欠点がある。このように従来方法による電極とＮ
の薮続方法は比較的小面積を有する開□部を持った拡散
層にとっては好ましくない方法であった。本発明は上記
の欠点を除去した新規な半導体装置を提供するもので、
特に集積回路では集積度の向上が得られ、トランジスタ
ー等ではウェハ−寸法を小さくしても所望のチップ数が
得られる。
具体的手段としては半導体基体に被着した絶縁物層を通
じてイオン注入を実施してソース層及びトレイン層を形
成する。この両層を総称して以後イオン注入層と呼称す
る。このイオン注入層に近接した絶縁物層を穿孔して露
出した半導体基体にドープド多結晶層を敦暦し適当な雰
囲気、温度及び時間に熱処理を行い、この多結晶層中の
不純物を拡散源として半導体基体に拡散層を形成すると
共にイオン注入層と連結したものである。このドープド
多結晶層には配線体となるＮを積層する。このような半
導体装置ではイオン注入層を芯にすることによってこの
層の寸法を正確に規制し、このイオン注入層に連結した
拡散層はドープド多結晶を源として形成される。したが
って絶縁物層の穿孔は１回で済みドープド多結晶を介し
て配線体を設置する。この事により拡散層の面積を小さ
くしても配線体を構成するＮ等がこれを突抜けて半導体
基体内に緩み出すのを防ぎ得るし、更に拡散層に配線体
を作成する際に実施するマスク合せのずれを無くすこと
ができるし、又その分だけ面積を縮少可能である。次に
実施例により本発明を詳述する。
じてイオン注入を実施してソース層及びトレイン層を形
成する。この両層を総称して以後イオン注入層と呼称す
る。このイオン注入層に近接した絶縁物層を穿孔して露
出した半導体基体にドープド多結晶層を敦暦し適当な雰
囲気、温度及び時間に熱処理を行い、この多結晶層中の
不純物を拡散源として半導体基体に拡散層を形成すると
共にイオン注入層と連結したものである。このドープド
多結晶層には配線体となるＮを積層する。このような半
導体装置ではイオン注入層を芯にすることによってこの
層の寸法を正確に規制し、このイオン注入層に連結した
拡散層はドープド多結晶を源として形成される。したが
って絶縁物層の穿孔は１回で済みドープド多結晶を介し
て配線体を設置する。この事により拡散層の面積を小さ
くしても配線体を構成するＮ等がこれを突抜けて半導体
基体内に緩み出すのを防ぎ得るし、更に拡散層に配線体
を作成する際に実施するマスク合せのずれを無くすこと
ができるし、又その分だけ面積を縮少可能である。次に
実施例により本発明を詳述する。
第２図１〜３は本発明を説明するための工程図第２図４
はその縦断側面図である。
はその縦断側面図である。
ここで集積回格を得る時の製法について説明すると半導
体基体２川こ絶縁被膜２１を被着し、その一部を鍵刻法
で薄くする。この薄くなった部分の２箇所を光蝕刻法で
除去して半導体基体に露出面２８を形成する。この露出
面にはドープド多結晶層２４，２４を形成し、前記露出
面間の薄い絶縁物上にも前記ドープド多結晶層と離して
ドープド多結晶層２３を形成する。この両ドープド多結
晶層２３，２４の間は薄い絶縁膜が露出した状態となる
。この露出した薄い絶縁膜には、ドープド多結晶層２３
，２４をマスクとしてイオンを打込んで半導体基体２０
内に深さ０．３払程度のイオン注入層２２，２２を形成
する。この層内のドーズ（ｄｏｓｅ）量は５×１び４個
位である。このイオン注入層間の距離は集積回路に必要
な耐圧例えば５Ｖで３山，１０Ｖで４〃位とする。次に
熱処理を実施するが、この工程によってイオン注入層の
ァニールならびに活性化とドープド多結晶層２４，２４
から不純物を半導体基体に拡散して各イオン注入層２２
，２２に連結する拡散領域２５，２５を設ける。尚ドー
プド多結晶層２３，２４には不純物として棚素又は燐を
１び妥室度含有しており又この両者に跨って絶縁物層２
６，２６を設置後配線体２７，２７をも形成して半導体
装置２９を完成した。
体基体２川こ絶縁被膜２１を被着し、その一部を鍵刻法
で薄くする。この薄くなった部分の２箇所を光蝕刻法で
除去して半導体基体に露出面２８を形成する。この露出
面にはドープド多結晶層２４，２４を形成し、前記露出
面間の薄い絶縁物上にも前記ドープド多結晶層と離して
ドープド多結晶層２３を形成する。この両ドープド多結
晶層２３，２４の間は薄い絶縁膜が露出した状態となる
。この露出した薄い絶縁膜には、ドープド多結晶層２３
，２４をマスクとしてイオンを打込んで半導体基体２０
内に深さ０．３払程度のイオン注入層２２，２２を形成
する。この層内のドーズ（ｄｏｓｅ）量は５×１び４個
位である。このイオン注入層間の距離は集積回路に必要
な耐圧例えば５Ｖで３山，１０Ｖで４〃位とする。次に
熱処理を実施するが、この工程によってイオン注入層の
ァニールならびに活性化とドープド多結晶層２４，２４
から不純物を半導体基体に拡散して各イオン注入層２２
，２２に連結する拡散領域２５，２５を設ける。尚ドー
プド多結晶層２３，２４には不純物として棚素又は燐を
１び妥室度含有しており又この両者に跨って絶縁物層２
６，２６を設置後配線体２７，２７をも形成して半導体
装置２９を完成した。
他の方法としては前法と同様に先ず絶縁被膜を半導体基
体２川こ被善後イオン注入層形成領域間の絶縁被膜２１
上に後述するドープド多結晶層２３を設置する。
体２川こ被善後イオン注入層形成領域間の絶縁被膜２１
上に後述するドープド多結晶層２３を設置する。
次にこの所望の位置即ちこのドープド多結晶層下の絶縁
膜に隣接する絶縁膜を通してイオン注入を行ってイオン
注入層２２を形成する。次に拡散領域を形成する位置の
絶縁被膜２１を光蝕刻法で薄くしてから穿孔して半導体
基体を露出する露出面１２８を形成する。この露出面２
８にドープド多結晶２４を積層してから熱処理を行って
拡散層２５，２５を形成しこれとイオン注入層を連結す
る。次いで両ドープド多結晶に跨った絶縁物層２６，２
６及びドープド多結晶層上に山からなる配線体２７，２
７を設置して半導体装置２９を完成しても良い。更に又
別法としては半導体基体２０上の絶縁被膜２１の所望の
位置を光蝕刻法で薄くしてから穿孔して露出面２８を形
成し、次にイオン注入を実施する領域間の絶縁被膜にド
ープド多結晶２３を設置する。次いでイオン注入を行っ
てイオン注入層２２，２２を形成してから前記露出面２
８にドープド多結晶層２４を設ける。次に熱処理を行っ
てイオン注入層のアニールとドープド多結晶より拡散を
実施して拡散層２５，２５を形成してイオン注入層と連
結する。その後両多結晶層２３，２４間に跨った絶縁物
層２６，２６と配線体２７，２７を設けて半導体装置２
９を完成した。このように以上の実施例ではイオン注入
層を芯にし、こ）に拡散層を連結させ、この拡散層はド
ープド多結晶層ならびに配線体を順次積層する構造とな
っている。
膜に隣接する絶縁膜を通してイオン注入を行ってイオン
注入層２２を形成する。次に拡散領域を形成する位置の
絶縁被膜２１を光蝕刻法で薄くしてから穿孔して半導体
基体を露出する露出面１２８を形成する。この露出面２
８にドープド多結晶２４を積層してから熱処理を行って
拡散層２５，２５を形成しこれとイオン注入層を連結す
る。次いで両ドープド多結晶に跨った絶縁物層２６，２
６及びドープド多結晶層上に山からなる配線体２７，２
７を設置して半導体装置２９を完成しても良い。更に又
別法としては半導体基体２０上の絶縁被膜２１の所望の
位置を光蝕刻法で薄くしてから穿孔して露出面２８を形
成し、次にイオン注入を実施する領域間の絶縁被膜にド
ープド多結晶２３を設置する。次いでイオン注入を行っ
てイオン注入層２２，２２を形成してから前記露出面２
８にドープド多結晶層２４を設ける。次に熱処理を行っ
てイオン注入層のアニールとドープド多結晶より拡散を
実施して拡散層２５，２５を形成してイオン注入層と連
結する。その後両多結晶層２３，２４間に跨った絶縁物
層２６，２６と配線体２７，２７を設けて半導体装置２
９を完成した。このように以上の実施例ではイオン注入
層を芯にし、こ）に拡散層を連結させ、この拡散層はド
ープド多結晶層ならびに配線体を順次積層する構造とな
っている。
前記イオン注入層は注入方向に拡がるが注入方向に交叉
する方向本発明では主に半導体基体の主面に沿った方向
には拡がらない性質を利用してイオン注入層間の距離を
正確に保持するよう配慮した。更に拡散領域と配線体の
接続はドープド多結晶層を介して行っているので配線体
を構成する物質が拡散領域へ惨み出したり、つき抜ける
ことを防止できる。
する方向本発明では主に半導体基体の主面に沿った方向
には拡がらない性質を利用してイオン注入層間の距離を
正確に保持するよう配慮した。更に拡散領域と配線体の
接続はドープド多結晶層を介して行っているので配線体
を構成する物質が拡散領域へ惨み出したり、つき抜ける
ことを防止できる。
更に又穿孔工程は１回で済むので余裕度を多くとる必要
がなく、拡散領域を所定の位置に精度良く形成可能とな
った。このように本発明に係る半導体装置は集積度の向
上が図られるし、素子面積を縞少できるため１枚のウェ
ハーから従釆に比し多くの半導体装置としてのべレツト
を取り出すことができる。
がなく、拡散領域を所定の位置に精度良く形成可能とな
った。このように本発明に係る半導体装置は集積度の向
上が図られるし、素子面積を縞少できるため１枚のウェ
ハーから従釆に比し多くの半導体装置としてのべレツト
を取り出すことができる。
この事は半導体ゥェハ一面積を必要以上に大きくする必
要がないのでこの点からも歩溜りの向上が図られる。
要がないのでこの点からも歩溜りの向上が図られる。
第１図１〜４は従来の製法を説明する工程図第２図１〜
３は本発明装置の製法を示した工程図第２図４は本発明
の一実施例の縦断面図である。 ２０：半導体基体、２１；絶縁被膜、２２：イオン注入
層、２３，２４：ドープド多結晶層、２５：拡散領域、
２７：配線体。 オ／図 汐２図
３は本発明装置の製法を示した工程図第２図４は本発明
の一実施例の縦断面図である。 ２０：半導体基体、２１；絶縁被膜、２２：イオン注入
層、２３，２４：ドープド多結晶層、２５：拡散領域、
２７：配線体。 オ／図 汐２図
Claims (1)
- １ 一導電型基板に絶縁層を形成する工程と、この絶縁
層に一対の開孔部を設け基板を露出させる工程と、この
両開孔部と両開孔部間の絶縁層上に互いに離間して反対
導電型不純物を含むドープド多結晶層を同時に形成する
工程と、これらドープド多結晶層間の絶縁層上からドー
プド多結晶層をマスクとして、反対導電型不純物をイオ
ン注入して１対のイオン注入層を形成する工程と、前記
基板を熱処理して前記イオン注入層をアニールすると同
時に前記両開孔部に形成されたドープド多結晶層から反
対導電型不純物を基板に拡散し前記イオン注入層と連結
しかつ前記イオン注入層よりも高濃度の拡散層を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49025730A JPS6038864B2 (ja) | 1974-03-07 | 1974-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49025730A JPS6038864B2 (ja) | 1974-03-07 | 1974-03-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50120584A JPS50120584A (ja) | 1975-09-20 |
| JPS6038864B2 true JPS6038864B2 (ja) | 1985-09-03 |
Family
ID=12173910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49025730A Expired JPS6038864B2 (ja) | 1974-03-07 | 1974-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038864B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261476A (en) * | 1975-11-17 | 1977-05-20 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5432278A (en) * | 1977-08-17 | 1979-03-09 | Seiko Epson Corp | Semiconductor device |
| JPS5455388A (en) * | 1977-10-12 | 1979-05-02 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor device |
| JPS56162877A (en) * | 1981-04-20 | 1981-12-15 | Mitsubishi Electric Corp | Manufacture of insulated gate type semiconductor device |
| JPS56162876A (en) * | 1981-04-20 | 1981-12-15 | Mitsubishi Electric Corp | Manufacture of insulated gate type semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838984A (ja) * | 1971-09-20 | 1973-06-08 |
-
1974
- 1974-03-07 JP JP49025730A patent/JPS6038864B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838984A (ja) * | 1971-09-20 | 1973-06-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50120584A (ja) | 1975-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433468A (en) | Method for making semiconductor device having improved thermal stress characteristics | |
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH02284462A (ja) | 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス | |
| JPS62174966A (ja) | 半導体装置の製造方法 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| EP0337823A2 (en) | MOS field effect transistor having high breakdown voltage | |
| JPS6038864B2 (ja) | 半導体装置 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| US4219369A (en) | Method of making semiconductor integrated circuit device | |
| JPS6360549B2 (ja) | ||
| EP0142186B1 (en) | Method of manufacturing a pattern of conductive material | |
| US3600235A (en) | Method for manufacturing semiconductor device | |
| JPH0127589B2 (ja) | ||
| JPH0616559B2 (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS63161660A (ja) | 半導体装置 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS6184049A (ja) | 半導体装置の製造方法 | |
| JPS6221213A (ja) | 半導体装置の配線方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPS6148778B2 (ja) |