JP3253712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3253712B2 JP3253712B2 JP32819692A JP32819692A JP3253712B2 JP 3253712 B2 JP3253712 B2 JP 3253712B2 JP 32819692 A JP32819692 A JP 32819692A JP 32819692 A JP32819692 A JP 32819692A JP 3253712 B2 JP3253712 B2 JP 3253712B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- conductivity type
- region layer
- type region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
方法に関し、より詳しくは、相補型トランジスタを作成
するための、異なる導電型のウエルを有する半導体装置
及びその製造方法に関する。
め、相補型トランジスタが用いられることが多い。この
場合、セル,周辺回路及びI/O回路のそれぞれに最適
な基板バイアスを設定しようとすると、三重構造を有す
るウエルを形成する必要がある。
は、異なる導電型のウエルに相補型絶縁ゲート型電界効
果トランジスタを作成する半導体装置の製造方法につい
て説明する断面図、図6は半導体基板のp型層/第1の
ウエルのn型層/第2のウエル層のp型層からなる三重
構造を有するウエルの不純物濃度分布についての説明図
である。
するためのイオン注入を行う前の状態を示し、図中符号
1はp型の半導体基板、2は半導体基板1上のシリコン
酸化膜、3a,3bは異なる導電型のウエルを形成すべ
き領域のシリコン酸化膜2上に選択的に形成されたシリ
コン窒化膜で、後に、異なる導電型のウエル間に素子分
離領域を形成するための選択酸化に用いられる。4はイ
オン注入を行う際に表面を保護するためのシリコン酸化
膜である。
ウエルのうち一方を形成すべき領域を除き、不図示のレ
ジストマスクを形成する。続いて、レジストマスクに基
づいてイオン注入によりシリコン酸化膜4/シリコン窒
化膜3a/シリコン酸化膜2を介してn型不純物を半導
体基板1に選択的に導入した後、加熱処理を行って、n
型不純物を半導体基板1内に拡散し、n型の第1のウエ
ル5を形成する(図4(b))。
域を除き、シリコン酸化膜4上に不図示のレジストマス
クを形成した後、該レジストマスクに基づいてイオン注
入によりシリコン酸化膜4/シリコン窒化膜3b/シリ
コン酸化膜2を介してn型不純物を半導体基板1に選択
的に導入する。続いて、加熱処理を行って、n型不純物
を半導体基板1内に拡散し、第1のウエル5から隔離し
てn型の第3のウエル6を形成する(図4(c))。
形成すべき領域を除き、シリコン酸化膜4上に不図示の
レジストマスクを形成した後、該レジストマスクに基づ
き、シリコン酸化膜4/シリコン窒化膜3a/シリコン
酸化膜2を介してp型不純物をイオン注入により導入す
る。続いて、加熱処理を行って、p型不純物を第1のウ
エル5内に拡散し、第1のウエル内にp+型の第2のウ
エル7を形成する(図5(a))。このとき、半導体基
板1のp型層/第1のウエル5のn型層/第2のウエル
7のp型層の深さ方向の不純物濃度分布は図6に示すよ
うになる。
シリコン窒化膜3a,3bをマスクとして半導体基板1
を選択的に酸化して、素子分離領域にフィールド絶縁膜
8を形成する。続いて、通常の工程を経て第2のウエル
7内及び第3のウエル6内にそれぞれnチャネルMOS
(nチャネル絶縁ゲート型電界効果トランジスタ),p
チャネルMOSを形成すると、相補型の絶縁ゲート型電
界効果トランジスタの作成が完了する(図5(b))。
なお、図中符号9a,9bは素子形成領域の第2のウエ
ル7上及び第3のウエル6上のゲート絶縁膜、10a,10
bはゲート絶縁膜9a,9b上のゲート電極、11a/11
b,11c/11dはそれぞれゲート電極10a,10bの両側
の第2のウエル7及び第3のウエル6に形成されたソー
ス/ドレイン領域層(S/D領域層)、12a,12bはゲ
ート電極10a,10bを被覆する絶縁膜、13は半導体基
板1上を被覆する絶縁膜、13a/13b,13c/13dはS
/D領域層11a/11b,11c/11d上のコンタクトホー
ル、14a/14b,14c/14dはコンタクトホール13a/
13b,13c/13dを介してS/D領域層11a/11b,11
c/11dと接続されたS/D電極である。
果トランジスタをメモリセルとして用いる場合など、図
5(a)に示す工程の後、図7(a),(b)に示すよ
うに、第2のウエル7内に高エネルギイオン注入により
p+型の高濃度層15を設け、α粒子により発生する少
数キャリアの伝播等を抑制し、少数キャリアのメモリセ
ル内での蓄積によるソフトエラー防止等を図る場合もあ
る。
の半導体装置の製造方法によれば、加熱処理により、イ
オン注入された導電型不純物を拡散して第2のウエル7
及び第3のウエル6を形成しているので、長時間を要
し、スループットの向上を図りにくいという問題もあ
る。
作されたものであり、三重構造を有するウエルを形成す
るための加熱処理の時間短縮を図ることができる半導体
装置の製造方法の提供を目的とするものである。
導電型の半導体基板に反対導電型不純物を選択的に導入
し、反対導電型の第1のウエルを形成する工程と、前記
第1のウエル内に形成すべき第2のウエルの底部に対応
する領域に、第1の加速エネルギ及び第1のドーズ量で
一導電型不純物をイオン注入し、第1の一導電型領域層
を形成する工程と、前記第2のウエルを形成すべき領域
であって、前記第1の一導電型領域層の上側に、前記第
1の加速エネルギよりも小さい第2の加速エネルギ及び
前記第1のドーズ量よりも少ない第2のドーズ量で一導
電型不純物をイオン注入して、第2の一導電型領域層を
形成し、下部の前記第1の一導電型領域層及び上部の前
記第2の一導電型領域層を有する一導電型の前記第2の
ウエルを形成する工程と、前記第2のウエルの第2の一
導電型領域層に反対導電型不純物を選択的に導入し、メ
モリセルを構成するMOSトランジスタの反対導電型領
域層を形成する工程とを有する半導体装置の製造方法に
よって達成され、第2に、前記第1のウエルを形成する
と同時に、該第1のウエルと離隔して前記半導体基板に
反対導電型の第3のウエルを形成し、その後、前記第2
のウエルの第2の一導電型領域層に前記MOSトランジ
スタの反対導電型領域層を選択的に形成する工程の前又
は後に、前記第3のウエル内に素子の一導電型領域層を
形成する工程を有する第1の発明に記載の半導体装置の
製造方法によって達成され、第3に、前記第1の加速エ
ネルギ及び第1のドーズ量で一導電型不純物をイオン注
入する工程と、前記第2の加速エネルギ及び前記第1の
ドーズ量よりも少ない第2のドーズ量で一導電型不純物
をイオン注入する工程とは、同一マスクを用いて行うこ
とを特徴とする第1の発明又は第2の発明に記載の半導
体装置の製造方法によって達成される。
ば、図1(a)〜(c),図2(a),(b)に示すよ
うに、第2のウエル27の底部に相当する領域に一導電
型不純物を高エネルギでイオン注入しているので、深い
領域にイオン注入層27aが形成される。従って、短時間
の加熱処理で所定の深さを有する第1の一導電型領域層
27bを形成することができ、更に、第2のウエル27の
下部の第1の一導電型領域層27bと別に第1の一導電型
領域層27bの上部に接して第2の一導電型領域層27cを
形成しているので、所定の深さを有する第2のウエル2
7を形成する場合に、従来の様な加熱処理による場合と
比較してスループットの向上を図ることができる。
導電型領域層27bと別に第2の一導電型領域層27cを形
成しているので、トランジスタ等を形成するのに必要な
第2の一導電型領域層27cの不純物濃度を容易に制御す
ることができる。
て用いた場合、半導体基板21の深い所に高濃度の第1
の一導電型領域層27bが形成されているので、α粒子に
より発生する少数キャリアの伝播等を抑制し、少数キャ
リアのメモリセル内での蓄積によるソフトエラーを防止
することができる。
ついて説明する。図1(a)〜(c),図2(a)〜
(c)は、異なる導電型のウエルに相補型絶縁ゲート型
電界効果トランジスタを作成する半導体装置の製造方法
について説明する断面図、図3は半導体基板のp型層/
第1のウエルのn型層/第2のウエル層のp型層からな
る三重構造のウエルの不純物濃度分布についての説明図
である。
するためのイオン注入を行う前の状態を示し、図中符号
21はp型のシリコンからなる半導体基板、22は半導
体基板21上のシリコン酸化膜、23a,23bは異なる導
電型のウエルを形成すべき領域のシリコン酸化膜22上
に選択的に形成されたシリコン窒化膜で、後に、異なる
導電型のウエル間に素子分離領域を形成するための選択
酸化に用いられる。24はイオン注入を行う際に表面を
保護するためのシリコン酸化膜である。
ウエルを形成すべき領域を除き、不図示のレジストマス
クを形成する。続いて、レジストマスクに基づいてイオ
ン注入によりシリコン酸化膜24/シリコン窒化膜23
a,23b/シリコン酸化膜22を介してn型不純物であ
るリンを半導体基板21に選択的に導入した後、温度約
1200℃で加熱処理を行って、リンを半導体基板21内に
拡散し、n型の第1のウエル25及び第3のウエル26
を形成する(図1(b))。
27を形成すべき領域を除き、シリコン酸化膜24上に
レジストマスク35を形成した後、該レジストマスク3
5に基づいてp型不純物であるボロンを加速エネルギ数
MeV,第1のドーズ量で、イオン注入により導入し、
高濃度のイオン注入層27aを形成する(図1(c))。
速エネルギ数百keV,第1のドーズ量よりも少ない第
2のドーズ量でイオン注入によりシリコン酸化膜24/
シリコン窒化膜23a/シリコン酸化膜22を介してボロ
ンを導入し、高濃度のイオン注入層27aの上側に低濃度
のイオン注入層を形成する。
のウエル25内に拡散し、高濃度のp型領域層(第1の
一導電型領域層)27bに接する低濃度のp型領域層(第
2の一導電型領域層)27cを形成する。これにより、第
1のウエル25内に下部の高濃度のp型領域層27b及び
上部の低濃度のp型領域層27cを有するp型の第2のウ
エル27が形成される(図2(a))。このとき、半導
体基板21のp型層/第1のウエル25のn型層/第2
のウエル27のp型層の深さ方向の不純物濃度分布は図
3に示すようになる。
後、シリコン窒化膜23a,23bをマスクとして半導体基
板21を選択的に酸化して、素子分離領域にフィールド
絶縁膜28を形成する。続いて、通常の工程を経て第2
のウエル27内及び第3のウエル26内にそれぞれnチ
ャネルMOS,pチャネルMOSを形成すると、相補型
の絶縁ゲート型電界効果トランジスタの作成が完了する
(図2(b))。なお、図中符号29a,29bは素子形成
領域の第2のウエル27上及び第3のウエル26上のシ
リコン酸化膜からなるゲート絶縁膜、30a,30bはゲー
ト絶縁膜29a,29b上のポリシリコン膜からなるゲート
電極、31a/31b,31c/31dはそれぞれゲート電極30
a,30bの両側の第2のウエル27及び第3のウエル2
6に形成されたソース/ドレイン領域層(S/D領域
層)、32a,32bはゲート電極30a,30bを被覆するシ
リコン酸化膜からなる絶縁膜、33は半導体基板21上
を被覆するシリコン酸化膜からなる絶縁膜、33a/33
b,33c/33dはS/D領域層31a/31b,31c/31d
上のコンタクトホール、34a/34b,34c/34dはコン
タクトホール33a/33b,33c/33dを介してS/D領
域層31a/31b,31c/31dと接続されたアルミニウム
からなるS/D電極である。
れば、第2のウエル27の底部に相当する領域に高エネ
ルギでのイオン注入によりp型不純物を導入することに
より、深い領域にイオン注入層27aを形成することがで
きる。従って、短時間の加熱処理で所定の深さを有する
p型領域層27bを形成することができ、更に、第2のウ
エル27の下部のp型領域層27bと別にp型領域層27b
の上部に接してp型領域層27cを形成しているので、所
定の深さを有する第2のウエル27を形成する場合に、
従来の様な熱拡散による場合と比較してスループットの
向上を図ることができる。
オン注入とは別にp型領域層27cを形成するためのイオ
ン注入を行うことができるので、MOSトランジスタの
S/D領域層31a/31b等を形成するのに必要なp型領
域層27cの不純物濃度を容易に制御することができる。
セルとして用いた場合、半導体基板21の深い所に高濃
度のp型領域層27bを有するので、α粒子により発生す
る少数キャリアの伝播等を抑制し、少数キャリアのメモ
リセル内での蓄積によるソフトエラーを防止することが
できる。
7及び第3のウエル26内に絶縁ゲート型電界効果トラ
ンジスタを形成しているが、バイポーラトランジスタ等
を形成してもよい。
26,27の導電型は実施例のものに限られるものでは
なく、導電型を逆転させることも可能である。更に、p
型領域層27bをp型領域層27cよりも高濃度にしている
が、同程度の濃度でもよいし、低濃度にしてもよい。
その製造方法によれば、第2のウエルの下部に一導電型
不純物を高エネルギでイオン注入しているので、深い領
域にイオン注入層が形成される。従って、短時間の加熱
処理で所定の深さを有する第1の一導電型領域層を形成
することができ、更に、第2のウエルの下部の第1の一
導電型領域層と別に第1の一導電型領域層の上部に接し
て第2の一導電型領域層を形成しているので、所定の深
さを有する第2のウエルを形成する場合に、従来の様な
熱拡散による場合と比較してスループットの向上を図る
ことができる。
型領域層と別に第2の一導電型領域層を形成しているの
で、トランジスタ等を形成するのに必要な第2の一導電
型領域層の不純物濃度を容易に制御することができる。
て用いた場合、半導体基板の深い所に高濃度の第1の一
導電型領域層が形成されているので、α粒子により発生
する少数キャリアの伝播等を抑制し、少数キャリアのメ
モリセル内での蓄積によるソフトエラーを防止すること
ができる。
ついて説明する断面図(その1)である。
ついて説明する断面図(その2)である。
物濃度分布についての説明図である。
明する断面図(その1)である。
明する断面図(その2)である。
布についての説明図である。
て説明する断面図である。
Claims (3)
- 【請求項1】 一導電型の半導体基板に反対導電型不純
物を選択的に導入し、反対導電型の第1のウエルを形成
する工程と、 前記第1のウエル内に形成すべき第2のウエルの底部に
対応する領域に、第1の加速エネルギ及び第1のドーズ
量で一導電型不純物をイオン注入し、第1の一導電型領
域層を形成する工程と、 前記第2のウエルを形成すべき領域であって、前記第1
の一導電型領域層の上側に、前記第1の加速エネルギよ
りも小さい第2の加速エネルギ及び前記第1のドーズ量
よりも少ない第2のドーズ量で一導電型不純物をイオン
注入して、第2の一導電型領域層を形成し、下部の前記
第1の一導電型領域層及び上部の前記第2の一導電型領
域層を有する一導電型の前記第2のウエルを形成する工
程と、 前記第2のウエルの第2の一導電型領域層に反対導電型
不純物を選択的に導入し、メモリセルを構成するMOS
トランジスタの反対導電型領域層を形成する工程とを有
する半導体装置の製造方法。 - 【請求項2】 前記第1のウエルを形成すると同時に、
該第1のウエルと離隔して前記半導体基板に反対導電型
の第3のウエルを形成し、その後、前記第2のウエルの
第2の一導電型領域層に前記MOSトランジスタの反対
導電型領域層を選択的に形成する工程の前又は後に、前
記第3のウエル内に素子の一導電型領域層を形成する工
程を有する請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記第1の加速エネルギ及び第1のドー
ズ量で一導電型不純物をイオン注入する工程と、前記第
2の加速エネルギ及び前記第1のドーズ量よりも少ない
第2のドーズ量で一導電型不純物をイオン注入する工程
とは、同一マスクを用いて行うことを特徴とする請求項
1又は請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32819692A JP3253712B2 (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32819692A JP3253712B2 (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06177337A JPH06177337A (ja) | 1994-06-24 |
JP3253712B2 true JP3253712B2 (ja) | 2002-02-04 |
Family
ID=18207529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32819692A Expired - Lifetime JP3253712B2 (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3253712B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014015928A1 (en) | 2012-07-26 | 2014-01-30 | Volvo Truck Corporation | A gas flow regulating device for cleaning a particulate filter |
-
1992
- 1992-12-08 JP JP32819692A patent/JP3253712B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014015928A1 (en) | 2012-07-26 | 2014-01-30 | Volvo Truck Corporation | A gas flow regulating device for cleaning a particulate filter |
Also Published As
Publication number | Publication date |
---|---|
JPH06177337A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62174966A (ja) | 半導体装置の製造方法 | |
JPH0433142B2 (ja) | ||
JPH05129429A (ja) | 半導体装置およびその製造方法 | |
JP2509690B2 (ja) | 半導体装置 | |
JP4477197B2 (ja) | 半導体装置の製造方法 | |
JP2745228B2 (ja) | 半導体装置およびその製造方法 | |
JP3253712B2 (ja) | 半導体装置の製造方法 | |
US5093707A (en) | Semiconductor device with bipolar and cmos transistors | |
JPS6360549B2 (ja) | ||
JPH09223797A (ja) | 半導体装置の製造方法 | |
JPH05304158A (ja) | 半導体装置およびその製造方法 | |
JPH06350042A (ja) | トランジスタの製造方法 | |
KR930010094B1 (ko) | 반도체장치와 그 제조방법 | |
JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
KR100308653B1 (ko) | 반도체소자의 billi 구조의 웰 형성방법 | |
JP2581453B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH0969494A (ja) | 半導体装置の製造方法 | |
JP2808620B2 (ja) | 半導体装置の製造方法 | |
JPH05291573A (ja) | 半導体装置およびその製造方法 | |
JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
JP2889246B2 (ja) | 半導体装置 | |
US6303463B1 (en) | Method for fabricating a flat-cell semiconductor memory device | |
JP2828264B2 (ja) | 半導体装置の製造方法 | |
JPS6251248A (ja) | 半導体装置の製造方法 | |
JPH07147327A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |