JP2528592B2 - バイポ―ラ・トランジスタの製造方法 - Google Patents
バイポ―ラ・トランジスタの製造方法Info
- Publication number
- JP2528592B2 JP2528592B2 JP4200231A JP20023192A JP2528592B2 JP 2528592 B2 JP2528592 B2 JP 2528592B2 JP 4200231 A JP4200231 A JP 4200231A JP 20023192 A JP20023192 A JP 20023192A JP 2528592 B2 JP2528592 B2 JP 2528592B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- oxide
- conductivity type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 30
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 108
- 239000002131 composite material Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 239000012212 insulator Substances 0.000 description 9
- 239000003870 refractory metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、絶縁物層の上に形成さ
れたバイポーラ・トランジスタの製造方法に関する。こ
のバイポーラ・トランジスタは、絶縁物によって完全に
囲まれ、高濃度にドープされた多結晶シリコン・サブコ
レクタを含み、そして、通常動作モード及び逆動作モー
ドで動作し得る。さらにこの耐火性金属ケイ化物を含
み、そしてこれは、これに隣接した多結晶シリコン・サ
ブコレクタの面積抵抗率を最小にする。サブコレクタ多
結晶シリコン層及び第２の多結晶シリコンは、耐火性金
属ケイ化物層を挟み、この第２多結晶シリコン層は、別
のシリコン基板を接着するための酸化物領域を形成する
ために用いられる。多結晶シリコン−ケイ化物−多結晶
シリコン合成層内の少数キャリアの寿命が低減され、多
結晶シリコン・サブコレクタ及び隣接する単結晶コレク
タ領域間の遷移が中断するために、結果的な構造はアル
ファ粒子現象に対する影響が低くなる。また逆動作モー
ドにおいて多結晶シリコン・サブコレクタがエミッタと
して動作することにより、逆動作モードの電流利得が増
大する。
れたバイポーラ・トランジスタの製造方法に関する。こ
のバイポーラ・トランジスタは、絶縁物によって完全に
囲まれ、高濃度にドープされた多結晶シリコン・サブコ
レクタを含み、そして、通常動作モード及び逆動作モー
ドで動作し得る。さらにこの耐火性金属ケイ化物を含
み、そしてこれは、これに隣接した多結晶シリコン・サ
ブコレクタの面積抵抗率を最小にする。サブコレクタ多
結晶シリコン層及び第２の多結晶シリコンは、耐火性金
属ケイ化物層を挟み、この第２多結晶シリコン層は、別
のシリコン基板を接着するための酸化物領域を形成する
ために用いられる。多結晶シリコン−ケイ化物−多結晶
シリコン合成層内の少数キャリアの寿命が低減され、多
結晶シリコン・サブコレクタ及び隣接する単結晶コレク
タ領域間の遷移が中断するために、結果的な構造はアル
ファ粒子現象に対する影響が低くなる。また逆動作モー
ドにおいて多結晶シリコン・サブコレクタがエミッタと
して動作することにより、逆動作モードの電流利得が増
大する。
【０００２】
【従来の技術】多結晶シリコンのエミッタはすべてでは
ないが進歩したほとんどのバイポーラ・トランジスタに
用いられている。同時に単結晶のコレクタ及びサブコレ
クタがこれらのトランジスタにおいて用いられている。
図６に示すこの種のトランジスタは単結晶サブコレクタ
５を含み、図１のトランジスタと比較して相対的に厚い
のでアルファ粒子放射線の効果の影響を大きく受ける。
さらに単結晶サブコレクタは高濃度にドープされた多結
晶シリコン領域及び隣接する耐火性金属ケイ化物層の双
方を含むサブコレクタより相対的に一段と高い面積抵抗
率を有する。
ないが進歩したほとんどのバイポーラ・トランジスタに
用いられている。同時に単結晶のコレクタ及びサブコレ
クタがこれらのトランジスタにおいて用いられている。
図６に示すこの種のトランジスタは単結晶サブコレクタ
５を含み、図１のトランジスタと比較して相対的に厚い
のでアルファ粒子放射線の効果の影響を大きく受ける。
さらに単結晶サブコレクタは高濃度にドープされた多結
晶シリコン領域及び隣接する耐火性金属ケイ化物層の双
方を含むサブコレクタより相対的に一段と高い面積抵抗
率を有する。
【０００３】米国特許第 4,393,573号に示されている他
の従来の技術においては、絶縁されたウエル内にバイポ
ーラ・トランジスタが配置されている。このトランジス
タは高濃度にドープされた単結晶領域を介して電気的コ
ンタクトがなされるコレクタを含み、この高濃度にドー
プされた単結晶領域はウエルの境界をなす絶縁物の内部
及びコレクタ領域のと同じ形状の単結晶層並びにコレク
タと同一の導電型を有する。図のデバイスは電気的に絶
縁されているが、アルファ粒子の影響、低い面積抵抗率
又はトランジスタの逆モード動作が予期されることを示
していない。従ってこれらの要因を考慮する構造は現在
はない。
の従来の技術においては、絶縁されたウエル内にバイポ
ーラ・トランジスタが配置されている。このトランジス
タは高濃度にドープされた単結晶領域を介して電気的コ
ンタクトがなされるコレクタを含み、この高濃度にドー
プされた単結晶領域はウエルの境界をなす絶縁物の内部
及びコレクタ領域のと同じ形状の単結晶層並びにコレク
タと同一の導電型を有する。図のデバイスは電気的に絶
縁されているが、アルファ粒子の影響、低い面積抵抗率
又はトランジスタの逆モード動作が予期されることを示
していない。従ってこれらの要因を考慮する構造は現在
はない。
【０００４】1982年４月発行、第24巻、第11Ａ号「ＩＢ
Ｍテクニカル・デイスクロージャ・ブリティン」は絶縁
物によって完全に囲まれているが、レーザによる多結晶
層の再結晶によって形成された単結晶サブコレクタを含
むバイポーラ・トランジスタを示している。最終的な構
造は本発明のサブコレクタと同様の複合サブコレクタを
含まず、優れた逆モード動作にも適応できない。
Ｍテクニカル・デイスクロージャ・ブリティン」は絶縁
物によって完全に囲まれているが、レーザによる多結晶
層の再結晶によって形成された単結晶サブコレクタを含
むバイポーラ・トランジスタを示している。最終的な構
造は本発明のサブコレクタと同様の複合サブコレクタを
含まず、優れた逆モード動作にも適応できない。
【０００５】米国特許第 3,579,058号は絶縁物によって
完全に囲まれたデバイス・エリア内にバイポーラ・トラ
ンジスタを形成するフリップ・チップ技術を示してい
る。この米国特許第 3,579,058号における図１（ｇ）の
ｐ−ｎ接合１２の真下の領域は単結晶材料である。また
図１（ｃ）の４ａにおける半導体層５の一部は単結晶で
あり、図１（ｇ）のままである。従って米国特許第 3,5
79,058号はコレクタの外側の領域４ａの一部が多結晶で
あるという点に意味がある。しかしながらその結果得ら
れたデバイスは複合層を統合せず、この場合、サブコレ
クタは多結晶−単結晶インターフェースにおいてコレク
タとインターフェースする。米国特許第 3,579,058号に
おいてはこのサブコレクタ及びコレクタのインターフェ
ースは単結晶と単結晶のインターフェースである。さら
に面積抵抗率を低減する耐火性金属層はこの米国特許第
3,579,058号には含まれもせず示唆もされていない。
完全に囲まれたデバイス・エリア内にバイポーラ・トラ
ンジスタを形成するフリップ・チップ技術を示してい
る。この米国特許第 3,579,058号における図１（ｇ）の
ｐ−ｎ接合１２の真下の領域は単結晶材料である。また
図１（ｃ）の４ａにおける半導体層５の一部は単結晶で
あり、図１（ｇ）のままである。従って米国特許第 3,5
79,058号はコレクタの外側の領域４ａの一部が多結晶で
あるという点に意味がある。しかしながらその結果得ら
れたデバイスは複合層を統合せず、この場合、サブコレ
クタは多結晶−単結晶インターフェースにおいてコレク
タとインターフェースする。米国特許第 3,579,058号に
おいてはこのサブコレクタ及びコレクタのインターフェ
ースは単結晶と単結晶のインターフェースである。さら
に面積抵抗率を低減する耐火性金属層はこの米国特許第
3,579,058号には含まれもせず示唆もされていない。
【０００６】米国特許第 4,581,814号はフリップ・チッ
プ製造技術を示し、この場合能動素子領域はタブのよう
な形状の一対の絶縁層によって多結晶シリコンから間隔
を置かれている。
プ製造技術を示し、この場合能動素子領域はタブのよう
な形状の一対の絶縁層によって多結晶シリコンから間隔
を置かれている。
【０００７】
【発明が解決しようとする課題】従って本発明の目的
は、通常の単結晶サブコレクタの代わりに多結晶シリコ
ン、耐火性金属及び多結晶シリコンのサンドイッチ構造
を含むバイポーラ・トランジスタの製造方法を提供する
ことである。
は、通常の単結晶サブコレクタの代わりに多結晶シリコ
ン、耐火性金属及び多結晶シリコンのサンドイッチ構造
を含むバイポーラ・トランジスタの製造方法を提供する
ことである。
【０００８】本発明の他の目的は、従来のデバイスより
もアルファ粒子放射線に対する影響が低い多結晶シリコ
ン・サブコレクタを有するバイポーラ・トランジスタの
製造方法を提供することである。
もアルファ粒子放射線に対する影響が低い多結晶シリコ
ン・サブコレクタを有するバイポーラ・トランジスタの
製造方法を提供することである。
【０００９】本発明のさらに他の目的は、ケイ化物層が
隣接して存在するので面積抵抗率の低い多結晶サブコレ
クタを有するバイポーラ・トランジスタの製造方法を提
供することである。
隣接して存在するので面積抵抗率の低い多結晶サブコレ
クタを有するバイポーラ・トランジスタの製造方法を提
供することである。
【００１０】
【課題を解決するための手段】本発明に従うバイポーラ
・トランジスタの製造方法は、 （イ）第１導電型の第１シリコン基板（３０）の上に第
１導電型のエピタキシャル・シリコン層（３１）を成長
し、該第１導電型のエピタキシャル・シリコン層（３
１）の上に第１導電型の第１多結晶シリコン層（２２
ａ）を堆積し、該第１多結晶シリコン層（２２ａ）の上
にケイ化タングステン層（２２ｂ）を堆積し、該ケイ化
タングステン層（２２ｂ）の上に第１導電型の第２多結
晶シリコン層（２２ｃ）を堆積し、そして該第２多結晶
シリコン層（２２ｃ）を酸化して酸化物層（２１）を形
成する工程と、 （ロ）酸化物層を有する第２シリコン基板（１６）の該
酸化物層を上記第１シリコン基板の酸化物層（２１）に
接着して上記第２シリコン基板及び上記第１シリコン基
板を接着する工程と、 （ハ）上記第１シリコン基板（３０）を除去して上記第
１導電型のエピタキシャル・シリコン層（３１）を露出
する工程と、 （ニ）該第１導電型のエピタキシャル・シリコン層（３
１）のうち、バイポーラ・トランジスタを形成する素子
形成領域を取り囲む部分に該部分の表面から上記酸化物
層（２１）に達する第１酸化物領域（１４）を形成する
と共に、上記素子形成領域の上記エピタキシャル・シリ
コン層（３１）を２つの領域に分ける部分に該部分の表
面から上記第１多結晶シリコン層（２２ａ）に達する第
２酸化物領域（１２）を形成する工程と、 （ホ）上記素子形成領域の上記２つの領域の一方の領域
の上記エピタキシャル・シリコン層（３１）に、該エピ
タキシャル・シリコン層の表面から上記第１多結晶シリ
コン層（２２ａ）に接続する第１導電型のコレクタ・リ
ーチ・スルー領域（１１）を形成すると共に、上記２つ
の領域の他方の領域の上記エピタキシャル・シリコン層
（３１）に、第２導電型のベース領域（３）及び第１導
電型のエミッタ領域（４）を形成する工程とを含む。
・トランジスタの製造方法は、 （イ）第１導電型の第１シリコン基板（３０）の上に第
１導電型のエピタキシャル・シリコン層（３１）を成長
し、該第１導電型のエピタキシャル・シリコン層（３
１）の上に第１導電型の第１多結晶シリコン層（２２
ａ）を堆積し、該第１多結晶シリコン層（２２ａ）の上
にケイ化タングステン層（２２ｂ）を堆積し、該ケイ化
タングステン層（２２ｂ）の上に第１導電型の第２多結
晶シリコン層（２２ｃ）を堆積し、そして該第２多結晶
シリコン層（２２ｃ）を酸化して酸化物層（２１）を形
成する工程と、 （ロ）酸化物層を有する第２シリコン基板（１６）の該
酸化物層を上記第１シリコン基板の酸化物層（２１）に
接着して上記第２シリコン基板及び上記第１シリコン基
板を接着する工程と、 （ハ）上記第１シリコン基板（３０）を除去して上記第
１導電型のエピタキシャル・シリコン層（３１）を露出
する工程と、 （ニ）該第１導電型のエピタキシャル・シリコン層（３
１）のうち、バイポーラ・トランジスタを形成する素子
形成領域を取り囲む部分に該部分の表面から上記酸化物
層（２１）に達する第１酸化物領域（１４）を形成する
と共に、上記素子形成領域の上記エピタキシャル・シリ
コン層（３１）を２つの領域に分ける部分に該部分の表
面から上記第１多結晶シリコン層（２２ａ）に達する第
２酸化物領域（１２）を形成する工程と、 （ホ）上記素子形成領域の上記２つの領域の一方の領域
の上記エピタキシャル・シリコン層（３１）に、該エピ
タキシャル・シリコン層の表面から上記第１多結晶シリ
コン層（２２ａ）に接続する第１導電型のコレクタ・リ
ーチ・スルー領域（１１）を形成すると共に、上記２つ
の領域の他方の領域の上記エピタキシャル・シリコン層
（３１）に、第２導電型のベース領域（３）及び第１導
電型のエミッタ領域（４）を形成する工程とを含む。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】図６は高濃度にドープされた（ｎ+型）サ
ブコレクタを組み入れた従来のバイポーラ・トランジス
タの断面図を示す。図６においてバイポーラ・トランジ
スタ１はコレクタ２、ベース３、エミッタ４及び高濃度
にドープされた（ｎ+型）サブコレクタ５を含む。外部
ベース領域６は例えばホウ素により高濃度にドープされ
た多結晶シリコン被覆層７からホウ素ドーパントが拡散
されることによって形成され、これにより多結晶シリコ
ン被覆層７はｐ+型の導電型になる。多結晶シリコン層
７の頂部表面及び垂直エッジは、ＳｉＯ2絶縁層８によ
って覆われ、またこの絶縁層８により例えば多結晶シリ
コン・エミッタ・コンタクト９はベース・コンタクト７
から間隔を置かれる。コレクタ・コンタクト１０はサブ
コレクタ５上に配置されたコレクタ・リーチスルー領域
１１とコンタクトする。リーチスルー領域１１は、酸化
物絶縁領域１２によってトランジスタ１の残りの領域か
ら間隔を置かれている。深いトレンチ絶縁領域１３及び
薄いリセス型酸化物（ＲＯＸ）領域１４は通常の方法に
より形成される。バイポーラ・トランジスタ１の電気的
絶縁は、低濃度にドープされた（ｐー型）基板１６及び
高濃度にドープされた（ｎ+型）サブコレクタ５間に延
びるｐ−ｎ接合１５によって完成される。
ブコレクタを組み入れた従来のバイポーラ・トランジス
タの断面図を示す。図６においてバイポーラ・トランジ
スタ１はコレクタ２、ベース３、エミッタ４及び高濃度
にドープされた（ｎ+型）サブコレクタ５を含む。外部
ベース領域６は例えばホウ素により高濃度にドープされ
た多結晶シリコン被覆層７からホウ素ドーパントが拡散
されることによって形成され、これにより多結晶シリコ
ン被覆層７はｐ+型の導電型になる。多結晶シリコン層
７の頂部表面及び垂直エッジは、ＳｉＯ2絶縁層８によ
って覆われ、またこの絶縁層８により例えば多結晶シリ
コン・エミッタ・コンタクト９はベース・コンタクト７
から間隔を置かれる。コレクタ・コンタクト１０はサブ
コレクタ５上に配置されたコレクタ・リーチスルー領域
１１とコンタクトする。リーチスルー領域１１は、酸化
物絶縁領域１２によってトランジスタ１の残りの領域か
ら間隔を置かれている。深いトレンチ絶縁領域１３及び
薄いリセス型酸化物（ＲＯＸ）領域１４は通常の方法に
より形成される。バイポーラ・トランジスタ１の電気的
絶縁は、低濃度にドープされた（ｐー型）基板１６及び
高濃度にドープされた（ｎ+型）サブコレクタ５間に延
びるｐ−ｎ接合１５によって完成される。
【００１３】図６の従来のバイポーラトランジスタの１
つの欠点は厚い層から形成されるサブコレクタ５（サブ
コレクタ５及びコレクタ２間のｎ+／ｎー遷移領域を含
む）並びに基板１６及びサブコレクタ５間のｐ−ｎ接合
１５はトランジスタ１のうちアルファ粒子現象に対して
最も影響が高い領域である。図１のバイポーラデバイス
はとりわけアルファ粒子現象に対する影響が最小限であ
る構造を有する。
つの欠点は厚い層から形成されるサブコレクタ５（サブ
コレクタ５及びコレクタ２間のｎ+／ｎー遷移領域を含
む）並びに基板１６及びサブコレクタ５間のｐ−ｎ接合
１５はトランジスタ１のうちアルファ粒子現象に対して
最も影響が高い領域である。図１のバイポーラデバイス
はとりわけアルファ粒子現象に対する影響が最小限であ
る構造を有する。
【００１４】図１は本発明により形成されるバイポーラ
・トランジスタの構造の断面図である。このトランジス
タは絶縁物によって完全に囲まれており、通常の単結晶
半導体サブコレクタの代わりに、多結晶シリコン−ケイ
化物−多結晶シリコンのサンドイッチ構造を含む。図１
及び図６において同一の符号は同様の素子を示す。かく
して、図１のバイポーラ・トランジスタ２０は例えば二
酸化ケイ素の絶縁層２１が基板１６上に配置され、導電
性金属の複合層２２は絶縁層２１上に配置されてトラン
ジスタ２０のコレクタ・リーチスルー領域１１及びコレ
クタ２を相互接続するという点を除いて図６のトランジ
スタ１と同一である。複合層２２は高濃度にドープされ
た（ｎ+型）多結晶シリコンの層と層との間にケイ化タ
ングステンのような耐火性ケイ化金属をサンドイッチし
た層からなる。モリブデンのような他の耐火性金属は本
発明の精神から脱することなく用いられる。
・トランジスタの構造の断面図である。このトランジス
タは絶縁物によって完全に囲まれており、通常の単結晶
半導体サブコレクタの代わりに、多結晶シリコン−ケイ
化物−多結晶シリコンのサンドイッチ構造を含む。図１
及び図６において同一の符号は同様の素子を示す。かく
して、図１のバイポーラ・トランジスタ２０は例えば二
酸化ケイ素の絶縁層２１が基板１６上に配置され、導電
性金属の複合層２２は絶縁層２１上に配置されてトラン
ジスタ２０のコレクタ・リーチスルー領域１１及びコレ
クタ２を相互接続するという点を除いて図６のトランジ
スタ１と同一である。複合層２２は高濃度にドープされ
た（ｎ+型）多結晶シリコンの層と層との間にケイ化タ
ングステンのような耐火性ケイ化金属をサンドイッチし
た層からなる。モリブデンのような他の耐火性金属は本
発明の精神から脱することなく用いられる。
【００１５】トランジスタ２０に複合層２２を組み入れ
ることによって得られるデバイスは図６に示す従来のデ
バイスよりアルファ粒子の衝突に対する影響がかなり低
い。半導体基板１６はコレクタ２及び基板１６間に配置
された絶縁層２１によってコレクタ２から完全に絶縁さ
れるのでこのように影響が最小限になる。さらに少数キ
ャリアの寿命は図６のｎ+型半導体の通常のサブコレク
タ５におけるよりも複合層２２における方が短いのでア
ルファ粒子の衝突に対してコレクタ２それ自体の影響が
低くなる。最後に、図１の複合層２２の高濃度にドープ
された（ｎ+型）多結晶部分及びコレクタ２の通常濃度
にドープされた（ｎ型）単結晶領域間の遷移領域はかな
り薄く、従って従来のデバイスの通常のｎ+型サブコレ
クタに対してよりもアルファ粒子の衝突に対する影響が
低い。
ることによって得られるデバイスは図６に示す従来のデ
バイスよりアルファ粒子の衝突に対する影響がかなり低
い。半導体基板１６はコレクタ２及び基板１６間に配置
された絶縁層２１によってコレクタ２から完全に絶縁さ
れるのでこのように影響が最小限になる。さらに少数キ
ャリアの寿命は図６のｎ+型半導体の通常のサブコレク
タ５におけるよりも複合層２２における方が短いのでア
ルファ粒子の衝突に対してコレクタ２それ自体の影響が
低くなる。最後に、図１の複合層２２の高濃度にドープ
された（ｎ+型）多結晶部分及びコレクタ２の通常濃度
にドープされた（ｎ型）単結晶領域間の遷移領域はかな
り薄く、従って従来のデバイスの通常のｎ+型サブコレ
クタに対してよりもアルファ粒子の衝突に対する影響が
低い。
【００１６】図２〜図５は図１の構造を製造する際のス
テップを詳細に示す。図２は図１の構造の製造プロセス
の第１の段階における断面図である。図２はｎ導電型エ
ピタキシャル堆積層及び酸化物ボンディング層間に配置
された多結晶シリコン−シリコン−多結晶シリコン層を
示す。
テップを詳細に示す。図２は図１の構造の製造プロセス
の第１の段階における断面図である。図２はｎ導電型エ
ピタキシャル堆積層及び酸化物ボンディング層間に配置
された多結晶シリコン−シリコン−多結晶シリコン層を
示す。
【００１７】図２においてシリコン半導体の高濃度にド
ープされた（ｎ+型）基板３０はその表面上に堆積され
た通常濃度にドープされた（ｎ型）薄いエピタキシャル
層３１を有する。基板３０はエピタキシャル層３１をも
つ最もシャープなｎ+／ｎ遷移領域を得るようにできる
限りヒ素のようなｎ導電型のドーパントにより多量にド
ープされなければならない。エピタキシャル層３１は半
導体堆積分野において当業者に周知のエピタキシャル堆
積技術によって成長される。次いで、複合層２２はｎ+
型多結晶シリコン層２２ａ、ケイ化タングステン層２２
ｂ及びｎ+型多結晶シリコン層２２ｃを連続して堆積す
ることによって薄いエピタキシャル層３１上に形成され
る。その後、絶縁層２１が複合層２２上に形成されて接
着層そして絶縁層として働く。絶縁層２１は、多結晶シ
リコン層２２ｃの酸化によって形成された二酸化ケイ素
である。第１の多結晶層２２ａは多結晶サブコレクタを
形成し、第２の多結晶層シリコン２２ｃはウェハ・ボン
ディングを容易にするために用いられる。ケイ化タング
ステン層２２ｂは、コレクタの面積抵抗率を低減するた
めに用いられる。注意すべきはトランジスタ２０のサブ
コレクタを形成する多結晶層２２ａは通常のｎ+型サブ
コレクタ上に成長されるのではなくｎ型エピタキシャル
層３１上にかなり高温で堆積されることである。その結
果、上述のｎ+／ｎ遷移は従来のｎ+型サブコレクタに対
してよりも多結晶シリコン・サブコレクタに対して一段
とシャープである。複合層２２は半導体分野において当
業者に周知の従来の方法によって堆積される。
ープされた（ｎ+型）基板３０はその表面上に堆積され
た通常濃度にドープされた（ｎ型）薄いエピタキシャル
層３１を有する。基板３０はエピタキシャル層３１をも
つ最もシャープなｎ+／ｎ遷移領域を得るようにできる
限りヒ素のようなｎ導電型のドーパントにより多量にド
ープされなければならない。エピタキシャル層３１は半
導体堆積分野において当業者に周知のエピタキシャル堆
積技術によって成長される。次いで、複合層２２はｎ+
型多結晶シリコン層２２ａ、ケイ化タングステン層２２
ｂ及びｎ+型多結晶シリコン層２２ｃを連続して堆積す
ることによって薄いエピタキシャル層３１上に形成され
る。その後、絶縁層２１が複合層２２上に形成されて接
着層そして絶縁層として働く。絶縁層２１は、多結晶シ
リコン層２２ｃの酸化によって形成された二酸化ケイ素
である。第１の多結晶層２２ａは多結晶サブコレクタを
形成し、第２の多結晶層シリコン２２ｃはウェハ・ボン
ディングを容易にするために用いられる。ケイ化タング
ステン層２２ｂは、コレクタの面積抵抗率を低減するた
めに用いられる。注意すべきはトランジスタ２０のサブ
コレクタを形成する多結晶層２２ａは通常のｎ+型サブ
コレクタ上に成長されるのではなくｎ型エピタキシャル
層３１上にかなり高温で堆積されることである。その結
果、上述のｎ+／ｎ遷移は従来のｎ+型サブコレクタに対
してよりも多結晶シリコン・サブコレクタに対して一段
とシャープである。複合層２２は半導体分野において当
業者に周知の従来の方法によって堆積される。
【００１８】図３は、図２の構造に新たな基板ウエハを
接着する工程を示す。図３において、予め酸化された表
面を有する基板１６のこの表面が、酸化物層２１に接着
される。接着ステップはＩＥＤＭ85、「ボンディング及
びエッチバックによるシリコン−オン−インシュレータ
（ＳＯＩ）」、 684頁〜687 頁に記述されている従来の
技術を用いて実行される。簡単に述べると接着は、２つ
の半導体ウェハの酸化された表面を一緒に圧縮し、これ
らを ７００℃以上の温度の酸化雰囲気に経験させるこ
とによって達成される。この従来の技術によると接着
は、ウェハのいずれか又は両方に本来の酸化物の厚さか
ら 520〔nm〕までの範囲の厚さに熱により成長された酸
化物によって説明される。この実施例においては、基板
１６は酸化物層２１に接着され、そして基板１６にトラ
ンジスタ２０が形成される。このときｎ+型基板３０は
化学機械的研磨及び選択的エッチングステップの組合せ
を受けて除去される。化学機械的研磨及びエッチング・
ステップは、半導体分野においては周知の技術である。
例えば酸化剤として付加されたＨ2Ｏ2とＨＦ：ＨＮ
Ｏ3：ＣＨ3ＣＯＯＨ＝１：３：８との混合物は、高濃度
にドープされたシリコンを選択的にエッチングする。通
常用いられる化学機械的研磨剤は、水酸化ナトリウムの
水溶液内の一般的に直径が10〔nm〕の微細なＳｉＯ2粒
子のコロイド状の懸濁液からなるスラリーである。これ
らのステップの後、ウェハはｎ型エピタキシャル層３１
の現露出表面が次の処理のために利用できるように天地
を反転される。
接着する工程を示す。図３において、予め酸化された表
面を有する基板１６のこの表面が、酸化物層２１に接着
される。接着ステップはＩＥＤＭ85、「ボンディング及
びエッチバックによるシリコン−オン−インシュレータ
（ＳＯＩ）」、 684頁〜687 頁に記述されている従来の
技術を用いて実行される。簡単に述べると接着は、２つ
の半導体ウェハの酸化された表面を一緒に圧縮し、これ
らを ７００℃以上の温度の酸化雰囲気に経験させるこ
とによって達成される。この従来の技術によると接着
は、ウェハのいずれか又は両方に本来の酸化物の厚さか
ら 520〔nm〕までの範囲の厚さに熱により成長された酸
化物によって説明される。この実施例においては、基板
１６は酸化物層２１に接着され、そして基板１６にトラ
ンジスタ２０が形成される。このときｎ+型基板３０は
化学機械的研磨及び選択的エッチングステップの組合せ
を受けて除去される。化学機械的研磨及びエッチング・
ステップは、半導体分野においては周知の技術である。
例えば酸化剤として付加されたＨ2Ｏ2とＨＦ：ＨＮ
Ｏ3：ＣＨ3ＣＯＯＨ＝１：３：８との混合物は、高濃度
にドープされたシリコンを選択的にエッチングする。通
常用いられる化学機械的研磨剤は、水酸化ナトリウムの
水溶液内の一般的に直径が10〔nm〕の微細なＳｉＯ2粒
子のコロイド状の懸濁液からなるスラリーである。これ
らのステップの後、ウェハはｎ型エピタキシャル層３１
の現露出表面が次の処理のために利用できるように天地
を反転される。
【００１９】図４は、天地反転された後の図３の構造の
断面図であり、エピタキシャル層３１を露出してバイポ
ーラ・トランジスタ２０を製造する。図５は製造プロセ
スの中間段階における図４の構造の断面図であり、絶縁
領域が図１のバイポーラ・トランジスタを囲むように形
成される。
断面図であり、エピタキシャル層３１を露出してバイポ
ーラ・トランジスタ２０を製造する。図５は製造プロセ
スの中間段階における図４の構造の断面図であり、絶縁
領域が図１のバイポーラ・トランジスタを囲むように形
成される。
【００２０】図５は、リセス型の厚い酸化物領域１４及
びリセス型の薄い酸化物領域１２をそれぞれ形成するマ
スキングステップ及び酸化ステップを受けた後のｎ型エ
ピタキシャル層３１を示す。酸化物領域１４は、この酸
化物領域１４の底部が酸化物層２１を横切ることができ
るように熱成長ステップを十分な時間行うことによって
形成される。酸化物領域１２は酸化物領域１４より薄
く、かつエピタキシャル層３１内に形成されてコレクタ
・リーチスルー領域１１及びトランジスタ２０の残りの
領域が形成されるべき他のエピタキシャル領域の双方を
限定する。
びリセス型の薄い酸化物領域１２をそれぞれ形成するマ
スキングステップ及び酸化ステップを受けた後のｎ型エ
ピタキシャル層３１を示す。酸化物領域１４は、この酸
化物領域１４の底部が酸化物層２１を横切ることができ
るように熱成長ステップを十分な時間行うことによって
形成される。酸化物領域１２は酸化物領域１４より薄
く、かつエピタキシャル層３１内に形成されてコレクタ
・リーチスルー領域１１及びトランジスタ２０の残りの
領域が形成されるべき他のエピタキシャル領域の双方を
限定する。
【００２１】酸化物領域１２の深さは、これが多結晶層
２２ａと丁度接触するように制御される。このとき注意
すべきは酸化物領域１２及び複合層２２に沿ってエミッ
タ４、ベース３及びコレクタ２が形成されるエピタキシ
ャル領域は完全に絶縁物によって囲まれる。
２２ａと丁度接触するように制御される。このとき注意
すべきは酸化物領域１２及び複合層２２に沿ってエミッ
タ４、ベース３及びコレクタ２が形成されるエピタキシ
ャル領域は完全に絶縁物によって囲まれる。
【００２２】この代わりに、ＩＥＤＭ８９、第６１頁に
示されるように、酸化物領域１２及び１４は、最初にシ
リコンをエッチングにより除去し、続いて、酸化物を堆
積し、そしてエッチ・バックして表面を平坦化すること
により形成されることができる。
示されるように、酸化物領域１２及び１４は、最初にシ
リコンをエッチングにより除去し、続いて、酸化物を堆
積し、そしてエッチ・バックして表面を平坦化すること
により形成されることができる。
【００２３】リセス型の厚い酸化物領域及び薄い酸化物
領域が形成されると、トランジスタ２０の残りの領域の
製造は、従来のマスキング・ステップ、エッチング・ス
テップ及び拡散ステップを用いて実行される。簡単に述
べるとｐ+導電型の多結晶シリコン層７が堆積され、マ
スクされ、エッチングされ、酸化されて多結晶層に開口
を形成する。これにより、酸化物８により覆われた多結
晶層７を形成する。その後、この構造は外方拡散のため
の加熱ステップを受けてｐ+型外部ベース領域６が形成
される。ベース３は周知のイオン注入技術又は拡散技術
を用いて形成され、これにより外部ベース領域６相互間
にｐ導電型のベース領域３が形成される。次のステップ
において、ｎ+導電型の多結晶シリコン層が開口を含む
全体の表面上に堆積され、次いでマスクされ、エッチン
グされ、そしてｎ+導電型の多結晶シリコン層からの不
純物の外方拡散により、エミッタ４が形成される。又、
ｎ+導電型のコレクタ・リーチスルー領域１１が形成さ
れる。この後、トランジスタ２０の種々の領域に対する
接点形成用の金属処理が通常の方法で行われ、その結果
図１の構造が得られる。
領域が形成されると、トランジスタ２０の残りの領域の
製造は、従来のマスキング・ステップ、エッチング・ス
テップ及び拡散ステップを用いて実行される。簡単に述
べるとｐ+導電型の多結晶シリコン層７が堆積され、マ
スクされ、エッチングされ、酸化されて多結晶層に開口
を形成する。これにより、酸化物８により覆われた多結
晶層７を形成する。その後、この構造は外方拡散のため
の加熱ステップを受けてｐ+型外部ベース領域６が形成
される。ベース３は周知のイオン注入技術又は拡散技術
を用いて形成され、これにより外部ベース領域６相互間
にｐ導電型のベース領域３が形成される。次のステップ
において、ｎ+導電型の多結晶シリコン層が開口を含む
全体の表面上に堆積され、次いでマスクされ、エッチン
グされ、そしてｎ+導電型の多結晶シリコン層からの不
純物の外方拡散により、エミッタ４が形成される。又、
ｎ+導電型のコレクタ・リーチスルー領域１１が形成さ
れる。この後、トランジスタ２０の種々の領域に対する
接点形成用の金属処理が通常の方法で行われ、その結果
図１の構造が得られる。
【００２４】複合層２２及び酸化物層２１の一般的な厚
さは、酸化物層２１が 100〜500 〔nm〕、ｎ+型多結晶
シリコン層２２ａは 100〔nm〕、ケイ化タングステン層
２２ｂは 100〔nm〕、ｎ+型多結晶シリコン層２２ｃは
100〔nm〕である。トランジスタ２０において、サブコ
レクタ複合層２２の一般的な面積抵抗率は５〔Ω／□〕
である。
さは、酸化物層２１が 100〜500 〔nm〕、ｎ+型多結晶
シリコン層２２ａは 100〔nm〕、ケイ化タングステン層
２２ｂは 100〔nm〕、ｎ+型多結晶シリコン層２２ｃは
100〔nm〕である。トランジスタ２０において、サブコ
レクタ複合層２２の一般的な面積抵抗率は５〔Ω／□〕
である。
【００２５】図１のトランジスタ２０は従来のトランジ
スタと同一の性能を有するが、逆動作モードにおいては
ｎ+多結晶シリコン層２２ｃがエミッタとして動作する
ので一段と優れた逆モードの電流利得を有する。図１の
構造は、通常のエミッタを形成する多結晶層９及び逆エ
ミッタを形成する多結晶層２２ａを有する。上述したよ
うに、多結晶シリコン・コレクタ−オン−インシュレー
タ型トランジスタの最大の利点はアルファ粒子の効果に
対する影響が低減されることである。
スタと同一の性能を有するが、逆動作モードにおいては
ｎ+多結晶シリコン層２２ｃがエミッタとして動作する
ので一段と優れた逆モードの電流利得を有する。図１の
構造は、通常のエミッタを形成する多結晶層９及び逆エ
ミッタを形成する多結晶層２２ａを有する。上述したよ
うに、多結晶シリコン・コレクタ−オン−インシュレー
タ型トランジスタの最大の利点はアルファ粒子の効果に
対する影響が低減されることである。
【００２６】また、トランジスタ２０はｎｐｎ型バイポ
ーラトランジスタとして示したが、複合層２２内にｐ+
導電型の層を有するｐｎｐデバイスでもよい。
ーラトランジスタとして示したが、複合層２２内にｐ+
導電型の層を有するｐｎｐデバイスでもよい。
【００２７】
【発明の効果】上述のように本発明によれば、面積抵抗
率の低い多結晶シリコン−耐火性金属ケイ化物−多結晶
シリコンのサンドイッチ構造の複合層を設けることによ
り、アルファ粒子放射線に対する影響が低減され、通常
動作モード又は逆動作モードで動作し得るバイポーラト
ランジスタを簡易かつ確実に提供することができる。
率の低い多結晶シリコン−耐火性金属ケイ化物−多結晶
シリコンのサンドイッチ構造の複合層を設けることによ
り、アルファ粒子放射線に対する影響が低減され、通常
動作モード又は逆動作モードで動作し得るバイポーラト
ランジスタを簡易かつ確実に提供することができる。
【図１】図１は本発明により形成されるバイポーラ・ト
ランジスタの構造の断面図であり、このトランジスタは
絶縁物によって完全に囲まれ、通常の単結晶半導体コレ
クタを用いる代わりに多結晶シリコン−ケイ化物−多結
晶シリコンのサンドイッチ構造を含む。
ランジスタの構造の断面図であり、このトランジスタは
絶縁物によって完全に囲まれ、通常の単結晶半導体コレ
クタを用いる代わりに多結晶シリコン−ケイ化物−多結
晶シリコンのサンドイッチ構造を含む。
【図２】図２はｎ型にドープされたエピタキシャル層及
び酸化物の接着層間に堆積された多結晶シリコン−ケイ
化物−多結晶シリコンの複合層を示す製造プロセスの第
１の段階における図１のデバイスの断面図である。
び酸化物の接着層間に堆積された多結晶シリコン−ケイ
化物−多結晶シリコンの複合層を示す製造プロセスの第
１の段階における図１のデバイスの断面図である。
【図３】図３は図２の基板へ新たな基板を接着する製造
プロセスを示す断面図である。
プロセスを示す断面図である。
【図４】図４は図３の構造が天地反転された後ｎ+型に
ドープされた基板層がエッチング除去され、バイポーラ
・デバイスが形成されるｎ型にドープされたエピタキシ
ャル層が残された図３の断面図である。
ドープされた基板層がエッチング除去され、バイポーラ
・デバイスが形成されるｎ型にドープされたエピタキシ
ャル層が残された図３の断面図である。
【図５】図５は図１のバイポーラ・トランジスタを囲む
絶縁領域の形成を示す製造プロセスの中間段階における
図４の断面図である。
絶縁領域の形成を示す製造プロセスの中間段階における
図４の断面図である。
【図６】図６は従来のパイポーラ・トランジスタの断面
図である。
図である。
１、２０……バイポーラ・トランジスタ、２……コレク
タ、３……ベース、４……エミッタ、５……サブコレク
タ、６……外部ベース領域、７……多結晶シリコン被覆
層、８……ＳｉＯ2絶縁層、９……多結晶シリコン・エ
ミッタ・コンタクト、１０……コレクタ・コンタクト、
１１……コレクタ・リーチスルー領域、１２……酸化物
絶縁領域、１３……トレンチ絶縁領域、１４……リセス
型酸化物（ＲＯＸ）領域、１５……ｐｎ接合、１６……
ｐー型基板、２１……二酸化ケイ素の絶縁層、２２……
複合層、２２ａ……ｎ+型多結晶シリコン層、２２ｂ…
…ケイ化タングステン層、２２ｃ……ｎ+型多結晶シリ
コン層、３０……ｎ+型基板、３１……ｎ型エピタキシ
ャル層。
タ、３……ベース、４……エミッタ、５……サブコレク
タ、６……外部ベース領域、７……多結晶シリコン被覆
層、８……ＳｉＯ2絶縁層、９……多結晶シリコン・エ
ミッタ・コンタクト、１０……コレクタ・コンタクト、
１１……コレクタ・リーチスルー領域、１２……酸化物
絶縁領域、１３……トレンチ絶縁領域、１４……リセス
型酸化物（ＲＯＸ）領域、１５……ｐｎ接合、１６……
ｐー型基板、２１……二酸化ケイ素の絶縁層、２２……
複合層、２２ａ……ｎ+型多結晶シリコン層、２２ｂ…
…ケイ化タングステン層、２２ｃ……ｎ+型多結晶シリ
コン層、３０……ｎ+型基板、３１……ｎ型エピタキシ
ャル層。
Claims (1)
- 【請求項１】（イ）第１導電型の第１シリコン基板の上
に第１導電型のエピタキシャル・シリコン層を成長し、
該第１導電型のエピタキシャル・シリコン層の上に第１
導電型の第１多結晶シリコン層を堆積し、該第１多結晶
シリコン層の上にケイ化タングステン層を堆積し、該ケ
イ化タングステン層の上に第１導電型の第２多結晶シリ
コン層を堆積し、そして該第２多結晶シリコン層を酸化
して酸化物層を形成する工程と、 （ロ）酸化物層を有する第２シリコン基板の該酸化物層
を上記第１シリコン基板の酸化物層に接着して上記第２
シリコン基板及び上記第１シリコン基板を接着する工程
と、 （ハ）上記第１シリコン基板を除去して上記第１導電型
のエピタキシャル・シリコン層を露出する工程と、 （ニ）該第１導電型のエピタキシャル・シリコン層のう
ち、バイポーラ・トランジスタを形成する素子形成領域
を取り囲む部分に該部分の表面から上記酸化物層に達す
る第１酸化物領域を形成すると共に、上記素子形成領域
の上記エピタキシャル・シリコン層を２つの領域に分け
る部分に該部分の表面から上記第１多結晶シリコン層に
達する第２酸化物領域を形成する工程と、 （ホ）上記素子形成領域の上記２つの領域の一方の領域
の上記エピタキシャル・シリコン層に、該エピタキシャ
ル・シリコン層の表面から上記第１多結晶シリコン層に
接続する第１導電型のコレクタ・リーチ・スルー領域を
形成すると共に、上記２つの領域の他方の領域の上記エ
ピタキシャル・シリコン層に、第２導電型のベース領域
及び第１導電型のエミッタ領域を形成する工程とを含む
バイポーラ・トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/753278 | 1991-08-30 | ||
| US07/753,278 US5256896A (en) | 1991-08-30 | 1991-08-30 | Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176536A JPH07176536A (ja) | 1995-07-14 |
| JP2528592B2 true JP2528592B2 (ja) | 1996-08-28 |
Family
ID=25029967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200231A Expired - Lifetime JP2528592B2 (ja) | 1991-08-30 | 1992-07-02 | バイポ―ラ・トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5256896A (ja) |
| EP (1) | EP0530497A1 (ja) |
| JP (1) | JP2528592B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812470B1 (en) | 1995-12-28 | 2003-03-19 | Koninklijke Philips Electronics N.V. | A method of manufacturing a self-aligned vertical bipolar transistor on an soi |
| US5798677A (en) * | 1996-11-25 | 1998-08-25 | Motorola, Inc. | Tunable Quasi-stripline filter and method therefor |
| JP3075204B2 (ja) * | 1997-02-28 | 2000-08-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2344689A (en) * | 1998-12-07 | 2000-06-14 | Ericsson Telefon Ab L M | Analogue switch |
| SE519975C2 (sv) * | 1999-06-23 | 2003-05-06 | Ericsson Telefon Ab L M | Halvledarstruktur för högspänningshalvledarkomponenter |
| FR2799048B1 (fr) * | 1999-09-23 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire vertical auto-aligne |
| US6333235B1 (en) * | 2000-04-12 | 2001-12-25 | Industrial Technologyresearch Institute | Method for forming SiGe bipolar transistor |
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
| US7002190B1 (en) * | 2004-09-21 | 2006-02-21 | International Business Machines Corporation | Method of collector formation in BiCMOS technology |
| US7679164B2 (en) * | 2007-01-05 | 2010-03-16 | International Business Machines Corporation | Bipolar transistor with silicided sub-collector |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3579058A (en) * | 1968-02-02 | 1971-05-18 | Molekularelektronik | Semiconductor module and method of its production |
| US4532003A (en) * | 1982-08-09 | 1985-07-30 | Harris Corporation | Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance |
| DE3580206D1 (de) * | 1984-07-31 | 1990-11-29 | Toshiba Kawasaki Kk | Bipolarer transistor und verfahren zu seiner herstellung. |
| EP0212207A1 (de) * | 1985-07-19 | 1987-03-04 | Siemens Aktiengesellschaft | Bipolartransistorstruktur für integrierte Schaltungen mit hohen Schaltgeschwindigkeiten und Verfahren zu ihrer Herstellung |
| DE3528321A1 (de) * | 1985-08-07 | 1987-02-12 | Metallgesellschaft Ag | Verfahren zur herstellung von catecholboran |
| GB2181889A (en) * | 1985-10-19 | 1987-04-29 | Plessey Co Plc | Improvements relating to bipolar transistors |
| JPH0638424B2 (ja) * | 1986-07-31 | 1994-05-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4837177A (en) * | 1987-12-28 | 1989-06-06 | Motorola Inc. | Method of making bipolar semiconductor device having a conductive recombination layer |
| JPH02244655A (ja) * | 1989-03-15 | 1990-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02278736A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 半導体装置 |
| JPH03288469A (ja) * | 1990-04-04 | 1991-12-18 | Toshiba Corp | 半導体装置 |
-
1991
- 1991-08-30 US US07/753,278 patent/US5256896A/en not_active Expired - Fee Related
-
1992
- 1992-07-02 JP JP4200231A patent/JP2528592B2/ja not_active Expired - Lifetime
- 1992-07-30 EP EP92112976A patent/EP0530497A1/en not_active Withdrawn
-
1993
- 1993-02-02 US US08/012,217 patent/US5319239A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5319239A (en) | 1994-06-07 |
| EP0530497A1 (en) | 1993-03-10 |
| JPH07176536A (ja) | 1995-07-14 |
| US5256896A (en) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US4504332A (en) | Method of making a bipolar transistor | |
| JPH0638424B2 (ja) | 半導体装置の製造方法 | |
| EP0734073B1 (en) | Bipolar transistor and method for forming the same | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| EP0674806A1 (en) | Silicon on diamond circuit structure and method of making same | |
| JP3212598B2 (ja) | バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 | |
| JPH0462847A (ja) | 半導体装置及びその製造方法 | |
| JPH0450747B2 (ja) | ||
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JPS6244853B2 (ja) | ||
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2969669B2 (ja) | 半導体装置の製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JPH04251935A (ja) | 半導体装置及びその製造方法 | |
| JPH0618201B2 (ja) | 半導体装置の製造方法 | |
| JP2003188177A (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 |