JPH0638424B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0638424B2 JPH0638424B2 JP61178890A JP17889086A JPH0638424B2 JP H0638424 B2 JPH0638424 B2 JP H0638424B2 JP 61178890 A JP61178890 A JP 61178890A JP 17889086 A JP17889086 A JP 17889086A JP H0638424 B2 JPH0638424 B2 JP H0638424B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor
- semiconductor device
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 62
- 238000002955 isolation Methods 0.000 description 22
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910016006 MoSi Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に、高速、
高集積化されたバイポーラ型トランジスタを有する半導
体装置の製造方法に関する。
高集積化されたバイポーラ型トランジスタを有する半導
体装置の製造方法に関する。
バイポーラトランジスタから成る半導体装置に関する従
来技術として、例えば、特開昭59-80968号公報に開示さ
れた技術がある。この従来技術による半導体装置は、基
板内に埋込まれた高濃度ｎ型導電層によりコレクタ領域
が形成されており、また、トランジスタ等の素子間の分
離を選択酸化法により形成された厚い酸化珪素（以下Ｓ
ｉＯ２という）膜とｐｎ接合の組み合せにより行つてい
た。
来技術として、例えば、特開昭59-80968号公報に開示さ
れた技術がある。この従来技術による半導体装置は、基
板内に埋込まれた高濃度ｎ型導電層によりコレクタ領域
が形成されており、また、トランジスタ等の素子間の分
離を選択酸化法により形成された厚い酸化珪素（以下Ｓ
ｉＯ２という）膜とｐｎ接合の組み合せにより行つてい
た。
第４図は前記従来技術による半導体装置におけるバイポ
ーラトランジスタの断面構造を示すものであり、図にお
いて、30はＰ−のシリコン基板、31はｎ＋埋込みコレク
タ層、32は素子間分離ｐ＋層、33は素子間分離領域、34
はエミツタ層、35はベース層、36はＳｉＯ２膜である。
ーラトランジスタの断面構造を示すものであり、図にお
いて、30はＰ−のシリコン基板、31はｎ＋埋込みコレク
タ層、32は素子間分離ｐ＋層、33は素子間分離領域、34
はエミツタ層、35はベース層、36はＳｉＯ２膜である。
この従来技術によるバイポーラトランジスタは、第４図
に示すように、ｐ−基板30上に、ｎ＋埋込みコレクタ層
31、ベース層35、エミツタ層34が順次上層に積み重ねら
れて鋼製され、さらに隣接する素子との間に、素子間分
離用ｐ＋層32とＳｉＯ２膜36による素子間分離領域33を
設けて構成されている。
に示すように、ｐ−基板30上に、ｎ＋埋込みコレクタ層
31、ベース層35、エミツタ層34が順次上層に積み重ねら
れて鋼製され、さらに隣接する素子との間に、素子間分
離用ｐ＋層32とＳｉＯ２膜36による素子間分離領域33を
設けて構成されている。
一般に、バイポーラトランジスタにおけるコレクタ直列
抵抗ｒCSは、素子の高速化を図る上で重要な因子であ
る。すなわち、このコレクタ直列抵抗ｒCSが高い場合、
トランジスタは、利得帯域幅積ｆＴが低下し、また大電
流領域で飽和状態になり易くなるため、高速動作が困難
となる。従つて、コレクタ直列抵抗ｒCSは充分に低い値
に制御することが必要である。第４図に示す従来技術に
よるバイポーラトランジスタにおけるコレクタ直列抵抗
ｒCSは、図中に示すように、コレクタ層引上げ領域とｎ
＋埋込みコレクタ層31との間の抵抗ｒCS1、ｎ＋埋込み
コレクタ層31の抵抗ｒCS2、該コレクタ層31とｎ−の低
濃度コレクタ層との間の抵抗ｒCS3の直列抵抗から成
る。この中で前記抵抗ｒCSの大きさを決定する主な成分
は、抵抗ｒCS2、すなわちｎ＋埋込みコレクタ層31の抵
抗である。通常ｎ＋埋込み層は、Ｓｂ，Ａｓ等のドナー
型不純物をドーピングして形成されるが、その層抵抗
は、１００Ω／□程度の大きさを有している。半導体装
置として形成されるトランジスタ等の素子の微細化に伴
い、前記ｎ＋埋込みコレクタ層31の深さ方向の幅は、今
後さらに狭く形成する必要がある。従つて、第４図に示
した半導体装置は、このままの構造で高密度化を行う
と、コレクタ直列抵抗ｒCSがさらに大きくなつてしま
い、素子の動作を高速化することができないという問題
点があつた。
抵抗ｒCSは、素子の高速化を図る上で重要な因子であ
る。すなわち、このコレクタ直列抵抗ｒCSが高い場合、
トランジスタは、利得帯域幅積ｆＴが低下し、また大電
流領域で飽和状態になり易くなるため、高速動作が困難
となる。従つて、コレクタ直列抵抗ｒCSは充分に低い値
に制御することが必要である。第４図に示す従来技術に
よるバイポーラトランジスタにおけるコレクタ直列抵抗
ｒCSは、図中に示すように、コレクタ層引上げ領域とｎ
＋埋込みコレクタ層31との間の抵抗ｒCS1、ｎ＋埋込み
コレクタ層31の抵抗ｒCS2、該コレクタ層31とｎ−の低
濃度コレクタ層との間の抵抗ｒCS3の直列抵抗から成
る。この中で前記抵抗ｒCSの大きさを決定する主な成分
は、抵抗ｒCS2、すなわちｎ＋埋込みコレクタ層31の抵
抗である。通常ｎ＋埋込み層は、Ｓｂ，Ａｓ等のドナー
型不純物をドーピングして形成されるが、その層抵抗
は、１００Ω／□程度の大きさを有している。半導体装
置として形成されるトランジスタ等の素子の微細化に伴
い、前記ｎ＋埋込みコレクタ層31の深さ方向の幅は、今
後さらに狭く形成する必要がある。従つて、第４図に示
した半導体装置は、このままの構造で高密度化を行う
と、コレクタ直列抵抗ｒCSがさらに大きくなつてしま
い、素子の動作を高速化することができないという問題
点があつた。
また、前記従来技術による半導体装置は、第４図に示す
ように、隣接する素子間の分離が、ＳｉＯ２膜36とｐｎ
接合との組合せにより行われており、この分離幅ｄを狭
く設定すると、コレクタ層に負のバイアスが印加された
場合、素子間分離領域33に設けられた素子間分離用ｐ＋
層32が空乏化（パンチスルー）して、隣接する埋込みコ
レクタ層のｎ＋−ｎ−層間が導通状態となる。このた
め、素子間分離領域33の分離幅ｄは、素子間分離用ｐ＋
層32がパンチスルーを起さない距離以上に設定する必要
があり、従来技術による半導体装置では、素子分離幅の
微細化が困難であり、素子の高集積化が図れないという
問題点があつた。
ように、隣接する素子間の分離が、ＳｉＯ２膜36とｐｎ
接合との組合せにより行われており、この分離幅ｄを狭
く設定すると、コレクタ層に負のバイアスが印加された
場合、素子間分離領域33に設けられた素子間分離用ｐ＋
層32が空乏化（パンチスルー）して、隣接する埋込みコ
レクタ層のｎ＋−ｎ−層間が導通状態となる。このた
め、素子間分離領域33の分離幅ｄは、素子間分離用ｐ＋
層32がパンチスルーを起さない距離以上に設定する必要
があり、従来技術による半導体装置では、素子分離幅の
微細化が困難であり、素子の高集積化が図れないという
問題点があつた。
さらに、前記従来技術においては、前記素子間分離用の
ｐ＋層32とｎ＋埋込みコレクタ層31との間のｐｎ接合
に、比較的大きな静電容量を生じ、コレクタと基板間の
静電容量がこのｐｎ接合により増加することになり、半
導体装置の動作速度を遅くするという問題点があつた。
ｐ＋層32とｎ＋埋込みコレクタ層31との間のｐｎ接合
に、比較的大きな静電容量を生じ、コレクタと基板間の
静電容量がこのｐｎ接合により増加することになり、半
導体装置の動作速度を遅くするという問題点があつた。
本発明の目的は、従来技術における前述のような問題点
を解決し、コレクタ直列抵抗ｒCS及びコレクタ−基板間
の静電容量を充分小さくでき、素子間の分離幅ｄを充分
狭く設定することができ、高速、高集積化を図ったバイ
ポーラ型半導体装置を得ることのできる半導体装置の製
造方法を提供することにある。
を解決し、コレクタ直列抵抗ｒCS及びコレクタ−基板間
の静電容量を充分小さくでき、素子間の分離幅ｄを充分
狭く設定することができ、高速、高集積化を図ったバイ
ポーラ型半導体装置を得ることのできる半導体装置の製
造方法を提供することにある。
本発明によれば、前記目的は、一方の面に半導体酸化膜
及びその上に形成された金属膜を有する半導体基体と、
一方の面に多結晶シリコン膜及びその上に形成された前
記金属膜と同種の金属膜を有する半導体基体とを、前記
金属膜同士を密着させて張り合わせ、前記金属膜と多結
晶シリコン膜とを反応させて金属シリサイドを形成し、
前記半導体酸化膜を有する側の半導体基体を基板とし
て、他方の側の半導体基体に半導体素子を形成し、該半
導体素子の１つの領域を前記金属シリサイド膜と接続す
るようにすることにより達成される。
及びその上に形成された金属膜を有する半導体基体と、
一方の面に多結晶シリコン膜及びその上に形成された前
記金属膜と同種の金属膜を有する半導体基体とを、前記
金属膜同士を密着させて張り合わせ、前記金属膜と多結
晶シリコン膜とを反応させて金属シリサイドを形成し、
前記半導体酸化膜を有する側の半導体基体を基板とし
て、他方の側の半導体基体に半導体素子を形成し、該半
導体素子の１つの領域を前記金属シリサイド膜と接続す
るようにすることにより達成される。
ｎ＋埋込みコレクタ層の直下に本発明により形成される
金属シリサイド層は、該コレクタ層とオーミツクに接続
されており、コレクタ直列抵抗ｒCSの値は、この金属シ
リサイドの層抵抗に依存して決定され、従来技術の場合
に比較して大幅に低減することができる。例えば、厚み
が3500Åのタングステンシリサイド（ＷＳi2）を設けた
場合、その層抵抗は約２Ω／□となり、従来技術の場合
の約１／50に低減する。これにより、コレクタ直列抵抗
ｒCSの値も同程度に低減され、素子の高速動作が可能と
なる。また、素子間は、絶縁層のみで分離されているの
で、従来技術におけるｐｎ接合による分離のようなパン
チスルーの問題がなく、絶縁層の絶縁破壊強度で決定さ
れる分離幅まで素子間を狭く設定できる。従つて、本発
明による製造方法によれば、半導体装置の素子の高集積
化を容易に行うことができる。
金属シリサイド層は、該コレクタ層とオーミツクに接続
されており、コレクタ直列抵抗ｒCSの値は、この金属シ
リサイドの層抵抗に依存して決定され、従来技術の場合
に比較して大幅に低減することができる。例えば、厚み
が3500Åのタングステンシリサイド（ＷＳi2）を設けた
場合、その層抵抗は約２Ω／□となり、従来技術の場合
の約１／50に低減する。これにより、コレクタ直列抵抗
ｒCSの値も同程度に低減され、素子の高速動作が可能と
なる。また、素子間は、絶縁層のみで分離されているの
で、従来技術におけるｐｎ接合による分離のようなパン
チスルーの問題がなく、絶縁層の絶縁破壊強度で決定さ
れる分離幅まで素子間を狭く設定できる。従つて、本発
明による製造方法によれば、半導体装置の素子の高集積
化を容易に行うことができる。
以下、本発明による半導体装置の製造方法の一実施例を
図面について詳細に説明する。
図面について詳細に説明する。
第１図は本発明の一実施例により製造された半導体装置
の縦断面図、第２図は本発明の一実施例の製造工程毎の
縦断面図、第３図は製造工程に用いるエツチヤントのシ
リコン中のｎ型不純物濃度とシリコンのエツチング速度
との関係を説明する図である。第１図および第２図にお
いて、１はｎ−のシリコン基板、２はｎ＋のシリコン基
板、３はＳｉＯ２膜、４は単結晶シリコン層、５はｎ＋
コレクタ層、６は多結晶シリコン膜、７および８はＭｏ
膜、９はＭｏＳｉ２層、10および12はＳｉＯ２膜、11は
素子間分離領域、13はコレクタ層引上げ領域、14はベー
ス領域、15はエミツタ電極、16はエミツタ領域、17は外
部ベース領域、18はＰＳＧ膜、19は電極配線層である。
の縦断面図、第２図は本発明の一実施例の製造工程毎の
縦断面図、第３図は製造工程に用いるエツチヤントのシ
リコン中のｎ型不純物濃度とシリコンのエツチング速度
との関係を説明する図である。第１図および第２図にお
いて、１はｎ−のシリコン基板、２はｎ＋のシリコン基
板、３はＳｉＯ２膜、４は単結晶シリコン層、５はｎ＋
コレクタ層、６は多結晶シリコン膜、７および８はＭｏ
膜、９はＭｏＳｉ２層、10および12はＳｉＯ２膜、11は
素子間分離領域、13はコレクタ層引上げ領域、14はベー
ス領域、15はエミツタ電極、16はエミツタ領域、17は外
部ベース領域、18はＰＳＧ膜、19は電極配線層である。
本発明により製造される半導体装置であるバイポーラト
ランジスタは、第１図に示すように、ｎ−のシリコン基
板１上に、ＳｉＯ２膜３、金属シリサイド（ＭｏＳ
ｉ２）層９、該金属シリサイド層９にオーミツクに接続
された高濃度ｎ＋コレクタ層５、ベース層14、エミツタ
層16が順次上層に積み重ねられて構成され、さらに、隣
接する素子との間に素子間分離領域としてＳｉＯ２膜12
とＰＳＧ膜による絶縁膜を設けて構成される。
ランジスタは、第１図に示すように、ｎ−のシリコン基
板１上に、ＳｉＯ２膜３、金属シリサイド（ＭｏＳ
ｉ２）層９、該金属シリサイド層９にオーミツクに接続
された高濃度ｎ＋コレクタ層５、ベース層14、エミツタ
層16が順次上層に積み重ねられて構成され、さらに、隣
接する素子との間に素子間分離領域としてＳｉＯ２膜12
とＰＳＧ膜による絶縁膜を設けて構成される。
次に、本発明の一実施例の半導体装置の製造工程につい
て、各工程毎の縦断面図を示す第２図により説明する。
て、各工程毎の縦断面図を示す第２図により説明する。
不純物濃度が1015cm-3のｎ−のシリコン基板１上に約５
０００ÅのＳｉＯ２膜３を設け、さらに該ＳｉＯ２膜３
上に１５００ÅのＭｏ膜７を設けた基板Ａを製造する。
一方、不純物濃度が２×1020cm-3のｎ＋のシリコン基板
２上にエピタキシヤル成長法により、不純物濃度が1017
cm-3程度の単結晶シリコン層４を設け、次いでＡｓをイ
オン注入することによりｎ＋コレクタ層５を設け、さら
に、約５５００Åの厚みの多結晶シリコン膜６、該シリ
コン膜６の上に５００ÅのＭｏ膜８を設けた基板Ｂを製
造する〔第２図(a)〕。
０００ÅのＳｉＯ２膜３を設け、さらに該ＳｉＯ２膜３
上に１５００ÅのＭｏ膜７を設けた基板Ａを製造する。
一方、不純物濃度が２×1020cm-3のｎ＋のシリコン基板
２上にエピタキシヤル成長法により、不純物濃度が1017
cm-3程度の単結晶シリコン層４を設け、次いでＡｓをイ
オン注入することによりｎ＋コレクタ層５を設け、さら
に、約５５００Åの厚みの多結晶シリコン膜６、該シリ
コン膜６の上に５００ÅのＭｏ膜８を設けた基板Ｂを製
造する〔第２図(a)〕。
前記基板ＡおよびＢのＭｏ膜７，８が設けられている面
を密着加工した状態で、９００℃程度の熱処理を施し、
前記Ｍｏ膜７，８と前記多結晶シリコン膜６とを反応さ
せ、約４５００ÅのＭｏＳｉ２膜９を形成する〔第２図
(b)〕。
を密着加工した状態で、９００℃程度の熱処理を施し、
前記Ｍｏ膜７，８と前記多結晶シリコン膜６とを反応さ
せ、約４５００ÅのＭｏＳｉ２膜９を形成する〔第２図
(b)〕。
次に、接着された基板Ａ、Ｂの側面にＳｉ３Ｎ４膜を設
けた後、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：３：16
の構成比を有するエツチヤントを用い、ｎ＋のシリコン
基板２のみを除去する〔第２図(c)〕。なお、前記エツ
チヤントによるエツチング特性は、第３図に示すよう
な、ｎ型不純物濃度に対するエツチング速度を示し、こ
のコツチヤントは、高濃度のｎ型シリコンのみを選択的
にエツチングできるので、自己整合的にｎ−エピタキシ
ヤル層４を残すことができる。
けた後、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：３：16
の構成比を有するエツチヤントを用い、ｎ＋のシリコン
基板２のみを除去する〔第２図(c)〕。なお、前記エツ
チヤントによるエツチング特性は、第３図に示すよう
な、ｎ型不純物濃度に対するエツチング速度を示し、こ
のコツチヤントは、高濃度のｎ型シリコンのみを選択的
にエツチングできるので、自己整合的にｎ−エピタキシ
ヤル層４を残すことができる。
次に、選択酸化によりＳｉＯ２膜10を設けた後、ｎ−の
単結晶シリコン層４、ｎ＋コレクタ層５およびＭｏＳｉ
２膜９を通常のドライエツチング法で溝状に除去して素
子間分離領域11を形成する。その後、基板全面を酸化す
ることにより、ＳｉＯ２膜12を設ける〔第２図(d)〕。
単結晶シリコン層４、ｎ＋コレクタ層５およびＭｏＳｉ
２膜９を通常のドライエツチング法で溝状に除去して素
子間分離領域11を形成する。その後、基板全面を酸化す
ることにより、ＳｉＯ２膜12を設ける〔第２図(d)〕。
次に、選択的にＡｓをイオン注入し、熱処理することに
より、コレクタ層引上げ領域13を形成し、次いで、選択
的にＢをイオン注入し熱処理することによりベース領域
14を形成する。さらに、エミツタを設ける領域のＳｉＯ
２膜を選択的に除去した後、全面に多結晶シリコン膜を
被着させ、該多結晶シリコン膜中にＡｓイオンを注入
し、熱処理することによりエミツタ領域16を形成した
後、該多結晶シリコンを選択的に加工してエミツタ電極
15を設ける。その後、Ｂを選択的にイオン注入し、熱処
理することにより外部ベース領域17を形成する〔第２図
(e)〕。
より、コレクタ層引上げ領域13を形成し、次いで、選択
的にＢをイオン注入し熱処理することによりベース領域
14を形成する。さらに、エミツタを設ける領域のＳｉＯ
２膜を選択的に除去した後、全面に多結晶シリコン膜を
被着させ、該多結晶シリコン膜中にＡｓイオンを注入
し、熱処理することによりエミツタ領域16を形成した
後、該多結晶シリコンを選択的に加工してエミツタ電極
15を設ける。その後、Ｂを選択的にイオン注入し、熱処
理することにより外部ベース領域17を形成する〔第２図
(e)〕。
次に、全面にＰＳＧ膜18を設けた後、選択的にこのＰＳ
Ｇ膜18とＳｉＯ２膜12を除去することにより、コレク
タ、エミツタおよびベースの各領域上にコンタクトホー
ルを設け、その後、全面にＡ系の導電膜を設けた後、
選択蝕刻して電極配線層19を設ける〔第２図(f)〕。
Ｇ膜18とＳｉＯ２膜12を除去することにより、コレク
タ、エミツタおよびベースの各領域上にコンタクトホー
ルを設け、その後、全面にＡ系の導電膜を設けた後、
選択蝕刻して電極配線層19を設ける〔第２図(f)〕。
前述した本発明の実施例による製造方法により得られた
バイポーラ型半導体装置は、高濃度ｎ＋コレクタ層５お
よびコレクタ引き上げ領域13と、その下層に設けられた
ＭｏＳｉ２膜９がオーミツクに接続されているため、コ
レクタ直列抵抗ｒCSをほぼＭｏＳｉ２膜９の層抵抗２Ω
／□で決定される小さな値にすることができる。従つ
て、この半導体装置は、大電流領域での飽和を抑制で
き、かつ利得帯域幅積ｆＴを大きくすることができるの
で、素子動作の高速化を図ることができる。また、素子
間分離領域11は、ＳｉＯ２膜12とＰＳＧ膜18による絶縁
膜で構成することができるので、この分離領域11の分離
幅をこれらの絶縁膜12，18の絶縁破壊強度で決定される
厚み幅まで狭く設定することができる。また、製造され
た半導体半導体は、素子間分離領域にｐｎ接合をもたな
いので、コレクタ−基板間の静電容量を少なくすること
ができる。従つて、前記実施例によれば、素子の高速
化、高集積化、高密度化を図った半導体装置を製造する
ことができる。
バイポーラ型半導体装置は、高濃度ｎ＋コレクタ層５お
よびコレクタ引き上げ領域13と、その下層に設けられた
ＭｏＳｉ２膜９がオーミツクに接続されているため、コ
レクタ直列抵抗ｒCSをほぼＭｏＳｉ２膜９の層抵抗２Ω
／□で決定される小さな値にすることができる。従つ
て、この半導体装置は、大電流領域での飽和を抑制で
き、かつ利得帯域幅積ｆＴを大きくすることができるの
で、素子動作の高速化を図ることができる。また、素子
間分離領域11は、ＳｉＯ２膜12とＰＳＧ膜18による絶縁
膜で構成することができるので、この分離領域11の分離
幅をこれらの絶縁膜12，18の絶縁破壊強度で決定される
厚み幅まで狭く設定することができる。また、製造され
た半導体半導体は、素子間分離領域にｐｎ接合をもたな
いので、コレクタ−基板間の静電容量を少なくすること
ができる。従つて、前記実施例によれば、素子の高速
化、高集積化、高密度化を図った半導体装置を製造する
ことができる。
なお、前述した本発明の実施例において、高濃度ｎ＋コ
レクタ層５およびコレクタ引き上げ領域13の直下に設け
た金属シリサイド膜は、ＭｏＳｉ２膜９としたが、ＷＳ
ｉ２またはＴｉＳｉ２膜等であっても良く、高融点かつ
低抵抗の金属シリサイドであれば他の材料であつてもよ
い。また、本発明は、コレクタ層直下に低抵抗材を設け
てコレクタ直列抵抗ｒCSの値を低減化すること、および
素子間を絶縁層で分離することにより素子の高集積化を
図るものであるから、他の領域における構造上の相違が
ある場合にも適用することができ、本発明と同様な効果
を奏し得るものである。
レクタ層５およびコレクタ引き上げ領域13の直下に設け
た金属シリサイド膜は、ＭｏＳｉ２膜９としたが、ＷＳ
ｉ２またはＴｉＳｉ２膜等であっても良く、高融点かつ
低抵抗の金属シリサイドであれば他の材料であつてもよ
い。また、本発明は、コレクタ層直下に低抵抗材を設け
てコレクタ直列抵抗ｒCSの値を低減化すること、および
素子間を絶縁層で分離することにより素子の高集積化を
図るものであるから、他の領域における構造上の相違が
ある場合にも適用することができ、本発明と同様な効果
を奏し得るものである。
以上説明したように、本発明によれば、コレクタ直列抵
抗ｒCSを従来技術による場合に比較して数十分の一以下
に低減することができ、コレクタ−基板間の静電容量も
少なくすることができるので、製造される素子の高速化
を達成することができるとともに、素子間を絶縁層によ
り分離できるので、素子の高集積化、高密度化を容易に
達成することができる。
抗ｒCSを従来技術による場合に比較して数十分の一以下
に低減することができ、コレクタ−基板間の静電容量も
少なくすることができるので、製造される素子の高速化
を達成することができるとともに、素子間を絶縁層によ
り分離できるので、素子の高集積化、高密度化を容易に
達成することができる。
第１図は本発明の一実施例により製造された半導体装置
の縦断面図、第２図（ａ）〜（ｆ）は本発明の一実施例
の製造工程毎の縦断面図、第３図は製造工程に用いるエ
ツチヤントのエツチング特性を説明する図、第４図は従
来技術による半導体装置の縦断面図である。 １……ｎ−のシリコン基板、２……ｎ＋のシリコン基
板、３，10，12……ＳｉＯ２膜、４……単結晶シリコン
層、５……ｎ＋コレクタ層、６……多結晶シリコン膜、
７，８……Ｍｏ膜、９……ＭｏＳｉ２膜、11……素子間
分離領域、13……コレクタ層引上げ領域、14……ベース
領域、15……エミツタ電極、16……エミツタ領域、17…
…外部ベース領域、18……ＰＳＧ膜、19……電極配線
層、30……ｐ−のシリコン基板、31……ｎ＋埋込みコレ
クタ層、32……素子間分離用Ｐ＋層、33……素子間分離
領域、34……エミツタ層、35……ベース層、36……Ｓｉ
Ｏ２膜。
の縦断面図、第２図（ａ）〜（ｆ）は本発明の一実施例
の製造工程毎の縦断面図、第３図は製造工程に用いるエ
ツチヤントのエツチング特性を説明する図、第４図は従
来技術による半導体装置の縦断面図である。 １……ｎ−のシリコン基板、２……ｎ＋のシリコン基
板、３，10，12……ＳｉＯ２膜、４……単結晶シリコン
層、５……ｎ＋コレクタ層、６……多結晶シリコン膜、
７，８……Ｍｏ膜、９……ＭｏＳｉ２膜、11……素子間
分離領域、13……コレクタ層引上げ領域、14……ベース
領域、15……エミツタ電極、16……エミツタ領域、17…
…外部ベース領域、18……ＰＳＧ膜、19……電極配線
層、30……ｐ−のシリコン基板、31……ｎ＋埋込みコレ
クタ層、32……素子間分離用Ｐ＋層、33……素子間分離
領域、34……エミツタ層、35……ベース層、36……Ｓｉ
Ｏ２膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−114571（ＪＰ，Ａ) 特開 昭60−21558（ＪＰ，Ａ) 特開 昭53−87163（ＪＰ，Ａ)
Claims (3)
- 【請求項１】一方の面に半導体酸化膜及びその上に形成
された金属膜を有する半導体基体と、一方の面に多結晶
シリコン膜及びその上に形成された前記金属膜と同種の
金属膜を有する半導体基体とを、前記金属膜同士を密着
させて張り合わせ、前記金属膜と多結晶シリコン膜とを
反応させて金属シリサイドを形成し、前記半導体酸化膜
を有する側の半導体基体を基板として、他方の側の半導
体基体に半導体素子を形成し、該半導体素子の１つの領
域を前記金属シリサイド膜と接続することを特徴とする
半導体装置の製造方法。 - 【請求項２】前記半導体素子はバイポーラトランジスタ
であり、そのコレクタ領域が前記金属シリサイド膜と接
続されていることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。 - 【請求項３】前記半導体素子は複数個形成され、絶縁層
により隣接する素子と分離されていることを特徴とする
特許請求の範囲第１項または第２項記載の半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178890A JPH0638424B2 (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
| US07/078,999 US4794445A (en) | 1986-07-31 | 1987-07-29 | Semiconductor device |
| DE8787111116T DE3776735D1 (de) | 1986-07-31 | 1987-07-31 | Halbleitervorrichtung mit einer vergrabenen schicht. |
| EP87111116A EP0256397B1 (en) | 1986-07-31 | 1987-07-31 | Semiconductor device having a burried layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178890A JPH0638424B2 (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6336566A JPS6336566A (ja) | 1988-02-17 |
| JPH0638424B2 true JPH0638424B2 (ja) | 1994-05-18 |
Family
ID=16056487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178890A Expired - Lifetime JPH0638424B2 (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4794445A (ja) |
| EP (1) | EP0256397B1 (ja) |
| JP (1) | JPH0638424B2 (ja) |
| DE (1) | DE3776735D1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839309A (en) * | 1988-03-30 | 1989-06-13 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion |
| US5164813A (en) * | 1988-06-24 | 1992-11-17 | Unitrode Corporation | New diode structure |
| US5459346A (en) * | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
| US5168078A (en) * | 1988-11-29 | 1992-12-01 | Mcnc | Method of making high density semiconductor structure |
| US5025304A (en) * | 1988-11-29 | 1991-06-18 | Mcnc | High density semiconductor structure and method of making the same |
| JP2676539B2 (ja) * | 1988-12-19 | 1997-11-17 | キヤノン株式会社 | 二成分系現像剤 |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| JP2614299B2 (ja) * | 1989-01-09 | 1997-05-28 | 沖電気工業株式会社 | バイポーラ型半導体集積回路装置の製造方法 |
| US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| US5849627A (en) * | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| US5057895A (en) * | 1990-08-06 | 1991-10-15 | Harris Corporation | Trench conductor and crossunder architecture |
| US5098861A (en) * | 1991-01-08 | 1992-03-24 | Unitrode Corporation | Method of processing a semiconductor substrate including silicide bonding |
| DE69214548T2 (de) * | 1991-08-01 | 1997-03-13 | Canon Kk | Aufzeichnungskopfherstellungsverfahren |
| US5256896A (en) * | 1991-08-30 | 1993-10-26 | International Business Machines Corporation | Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor |
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| WO1994023444A2 (en) * | 1993-04-02 | 1994-10-13 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| US5395789A (en) * | 1993-08-06 | 1995-03-07 | At&T Corp. | Integrated circuit with self-aligned isolation |
| US5643821A (en) * | 1994-11-09 | 1997-07-01 | Harris Corporation | Method for making ohmic contact to lightly doped islands from a silicide buried layer and applications |
| GB9612941D0 (en) * | 1996-06-20 | 1996-08-21 | British Tech Group | Method of manufacturing a semi-conductor device |
| US6255731B1 (en) | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| US6258616B1 (en) * | 1998-05-22 | 2001-07-10 | Lucent Technologies Inc. | Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer |
| DE102004050740A1 (de) * | 2004-10-19 | 2006-04-20 | Atmel Germany Gmbh | Halbleitergegenstand und Verfahren zur Herstellung |
| US8323996B2 (en) * | 2009-03-02 | 2012-12-04 | Infineon Technologies Ag | Semiconductor device |
| CN103137547A (zh) * | 2011-11-28 | 2013-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上Si/NiSi2衬底材料及其制备方法 |
| CN103137546B (zh) * | 2011-11-28 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL144775B (nl) * | 1964-09-23 | 1975-01-15 | Philips Nv | Halfgeleiderinrichting met meer dan een halfgeleiderschakelelement in een lichaam. |
| JPS5240071A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Semiconductor device |
| JPS5264881A (en) * | 1975-11-25 | 1977-05-28 | Hitachi Ltd | Semiconductor device and its production |
| JPS5387163A (en) * | 1977-01-12 | 1978-08-01 | Hitachi Ltd | Production of semiconductor device |
| JPS5527645A (en) * | 1978-08-17 | 1980-02-27 | Nec Corp | Semiconductor device |
| JPS6021558A (ja) * | 1983-07-15 | 1985-02-02 | Mitsubishi Electric Corp | バイポ−ラ型半導体集積回路装置 |
| US4599792A (en) * | 1984-06-15 | 1986-07-15 | International Business Machines Corporation | Buried field shield for an integrated circuit |
| JPS61114571A (ja) * | 1984-11-09 | 1986-06-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4649411A (en) * | 1984-12-17 | 1987-03-10 | Motorola, Inc. | Gallium arsenide bipolar ECL circuit structure |
-
1986
- 1986-07-31 JP JP61178890A patent/JPH0638424B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-29 US US07/078,999 patent/US4794445A/en not_active Expired - Fee Related
- 1987-07-31 DE DE8787111116T patent/DE3776735D1/de not_active Expired - Lifetime
- 1987-07-31 EP EP87111116A patent/EP0256397B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0256397B1 (en) | 1992-02-19 |
| EP0256397A1 (en) | 1988-02-24 |
| DE3776735D1 (de) | 1992-03-26 |
| US4794445A (en) | 1988-12-27 |
| JPS6336566A (ja) | 1988-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638424B2 (ja) | 半導体装置の製造方法 | |
| US4504332A (en) | Method of making a bipolar transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4693782A (en) | Fabrication method of semiconductor device | |
| US4845046A (en) | Process for producing semiconductor devices by self-alignment technology | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| JPH0355984B2 (ja) | ||
| JPS6219061B2 (ja) | ||
| US6222250B1 (en) | Bipolar transistor device and method for manufacturing the same | |
| EP0193934B1 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JPH0691098B2 (ja) | 半導体装置 | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPH0478178B2 (ja) | ||
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JP2616665B2 (ja) | 半導体装置の製造方法 | |
| JPH0358172B2 (ja) | ||
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPS6158981B2 (ja) | ||
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 |