JP2765864B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2765864B2 JP2765864B2 JP63217932A JP21793288A JP2765864B2 JP 2765864 B2 JP2765864 B2 JP 2765864B2 JP 63217932 A JP63217932 A JP 63217932A JP 21793288 A JP21793288 A JP 21793288A JP 2765864 B2 JP2765864 B2 JP 2765864B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- conductivity type
- nitride film
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細化を
図りかつ高周波特性を向上させたバイポーラトランジス
タの製造方法に関する。
図りかつ高周波特性を向上させたバイポーラトランジス
タの製造方法に関する。
一般にバイポーラトランジスタ、例えばNPNバイポー
ラトランジスタ（以下、NPNトランジスタと称する）を
含む半導体装置では、NPNトランジスタの高速化を図る
ためにエミッタを浅くし、また利得・帯域幅積（以下fT
と言う）を高くするために寄生容量を小さくする必要が
ある。
ラトランジスタ（以下、NPNトランジスタと称する）を
含む半導体装置では、NPNトランジスタの高速化を図る
ためにエミッタを浅くし、また利得・帯域幅積（以下fT
と言う）を高くするために寄生容量を小さくする必要が
ある。
第５図（ａ）乃至（ｃ）に、従来のNPNトランジスタ
の製造方法を示す。
の製造方法を示す。
先ず、第５図（ａ）のように、第２導電型（Ｐ型）の
半導体基板１に第１導電型（Ｎ型）埋込領域２を形成
し、かつ第２導電型埋込領域３を所定部分に形成した上
で、第１導電型基体であるエピタキシャル層４を形成す
る。更に、素子分離のための第２導電型絶縁領域５を形
成し、かつNPNトランジスタのコレクタ直列抵抗rSCを小
さくするために、第１導電型不純物を導入して第１導電
型コレクタ領域６を形成する。しかる上で、選択的に素
子分離用酸化膜７を形成する。
半導体基板１に第１導電型（Ｎ型）埋込領域２を形成
し、かつ第２導電型埋込領域３を所定部分に形成した上
で、第１導電型基体であるエピタキシャル層４を形成す
る。更に、素子分離のための第２導電型絶縁領域５を形
成し、かつNPNトランジスタのコレクタ直列抵抗rSCを小
さくするために、第１導電型不純物を導入して第１導電
型コレクタ領域６を形成する。しかる上で、選択的に素
子分離用酸化膜７を形成する。
次に、第５図（ｂ）のように、薄い第１絶縁膜８を形
成し、この第１絶縁膜８を介して所定の部分に第２導電
型不純物をイオン注入によって導入し第２導電型ベース
領域９を形成する。
成し、この第１絶縁膜８を介して所定の部分に第２導電
型不純物をイオン注入によって導入し第２導電型ベース
領域９を形成する。
次いで、第５図（ｃ）のように、ベース領域９上の第
１絶縁膜８をエッチングし、エミッタ開口領域12eとコ
レクタ開口領域12cを形成した後、全面に多結晶シリコ
ン層13を形成し、エミッタ，コレクタ部分の多結晶シリ
コン層13のみを残すようにエンッチングする。次に、こ
の多結晶シリコン層13を介して基体にヒ素等のＮ形不純
物を導入し、NPNトランジスタの第１導電型エミッタ領
域10と、コレクタの第１導電型高濃度領域14を同時に形
成する。その後、アルミニウム等で配線することにより
NPNトランジスタを含む集積回路を形成していた。
１絶縁膜８をエッチングし、エミッタ開口領域12eとコ
レクタ開口領域12cを形成した後、全面に多結晶シリコ
ン層13を形成し、エミッタ，コレクタ部分の多結晶シリ
コン層13のみを残すようにエンッチングする。次に、こ
の多結晶シリコン層13を介して基体にヒ素等のＮ形不純
物を導入し、NPNトランジスタの第１導電型エミッタ領
域10と、コレクタの第１導電型高濃度領域14を同時に形
成する。その後、アルミニウム等で配線することにより
NPNトランジスタを含む集積回路を形成していた。
上述した従来の方法ではNPNトランジスタのエミッタ
を形成するために第１絶縁膜８をエッチングする場合、
例えば第１絶縁膜８が約600Åの酸化膜でエッチングを
沸酸などの液体によって行う場合には、開口領域12eの
寸法が1.5μｍ程度に微細化されると、開口する窓の寸
法のばらつきが大きくなり、微細なエミッタ領域を安定
して形成することが難しくなり、集積回路の微細化の障
害となる。
を形成するために第１絶縁膜８をエッチングする場合、
例えば第１絶縁膜８が約600Åの酸化膜でエッチングを
沸酸などの液体によって行う場合には、開口領域12eの
寸法が1.5μｍ程度に微細化されると、開口する窓の寸
法のばらつきが大きくなり、微細なエミッタ領域を安定
して形成することが難しくなり、集積回路の微細化の障
害となる。
更に、第１絶縁膜８の膜厚によってNPNトランジスタ
エミッタの寄生容量の大きさが決まるが、この第１絶縁
膜８はＰ形の第２導電型ベース領域９をイオン注入によ
って形成するためのチャネリング防止用のマスク酸化膜
として使用しているため厚くすることが難しく、したが
ってfTを高くする等の高周波特性を向上することができ
ないという問題がある。
エミッタの寄生容量の大きさが決まるが、この第１絶縁
膜８はＰ形の第２導電型ベース領域９をイオン注入によ
って形成するためのチャネリング防止用のマスク酸化膜
として使用しているため厚くすることが難しく、したが
ってfTを高くする等の高周波特性を向上することができ
ないという問題がある。
本発明は上述した問題を解消して、微細化を図るとと
もに、高周波特性を改善したトランジスタの製造を可能
とした製造方法を提供することを目的とする。
もに、高周波特性を改善したトランジスタの製造を可能
とした製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、コレクタ領域とし
ての半導体基体の表面にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜を通して前記コレクタ領域に不
純物を導入してベース領域を形成する工程と、前記シリ
コン酸化膜の上にシリコン窒化膜を形成する工程と、少
なくともエミッタ形成領域の前記シリコン窒化膜をドラ
イエッチングして開口する工程と、前記シリコン窒化膜
をマスクに前記シリコン酸化膜を開口する工程と、全面
に多結晶シリコン層を形成した後、前記開口を被覆する
領域を残して前記多結晶シリコン層及び前記シリコン窒
化膜を連続的にエッチングする工程と、この残された多
結晶シリコン層を介して不純物を導入してエミッタ領域
を形成する工程を含んでいる。
ての半導体基体の表面にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜を通して前記コレクタ領域に不
純物を導入してベース領域を形成する工程と、前記シリ
コン酸化膜の上にシリコン窒化膜を形成する工程と、少
なくともエミッタ形成領域の前記シリコン窒化膜をドラ
イエッチングして開口する工程と、前記シリコン窒化膜
をマスクに前記シリコン酸化膜を開口する工程と、全面
に多結晶シリコン層を形成した後、前記開口を被覆する
領域を残して前記多結晶シリコン層及び前記シリコン窒
化膜を連続的にエッチングする工程と、この残された多
結晶シリコン層を介して不純物を導入してエミッタ領域
を形成する工程を含んでいる。
上述した製造方法で形成されるバイポーラトランジス
タでは、シリコン窒化膜をドライエッチングにより開口
した後に、シリコン酸化膜を開口するので、シリコン酸
化膜を高精度に開口し、微細なエミッタ領域の形成を可
能とする。また、エミッタ領域としての多結晶シリコン
層とベース領域との間にシリコン酸化膜とシリコン窒化
膜が２層で介在されることになり、浮遊容量を低減す
る。さらに、ベース領域上にはシリコン窒化膜が存在し
ないため、上層にシリコン酸化膜を主体とする層間絶縁
膜を形成した後でも、この層間絶縁膜と前記シリコン酸
化膜とを同時にエッチングして開口を形成することが可
能となり、少ない工程によってベース領域上の任意の位
置にベースコンタクトを形成することが可能となる。
タでは、シリコン窒化膜をドライエッチングにより開口
した後に、シリコン酸化膜を開口するので、シリコン酸
化膜を高精度に開口し、微細なエミッタ領域の形成を可
能とする。また、エミッタ領域としての多結晶シリコン
層とベース領域との間にシリコン酸化膜とシリコン窒化
膜が２層で介在されることになり、浮遊容量を低減す
る。さらに、ベース領域上にはシリコン窒化膜が存在し
ないため、上層にシリコン酸化膜を主体とする層間絶縁
膜を形成した後でも、この層間絶縁膜と前記シリコン酸
化膜とを同時にエッチングして開口を形成することが可
能となり、少ない工程によってベース領域上の任意の位
置にベースコンタクトを形成することが可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の製造方法により製造された半導体装
置、特にNPNトランジスタの縦断面図であり、第２図は
その等価回路である。
置、特にNPNトランジスタの縦断面図であり、第２図は
その等価回路である。
このNPNトランジスタの製造方法を、第３図（ａ）乃
至（ｄ）に示す。
至（ｄ）に示す。
先ず、第３図（ａ）に示すように、1014〜1016cm-3の
濃度の第２導電型（Ｐ型）の半導体基板１に、ヒ素，或
いはアンチモンを導入して層抵抗10〜50Ω／□の第１導
電型（Ｎ型）埋込領域２を形成する。また、ボロンの導
入により層抵抗100〜500Ω／□の第２導電型埋込領域３
を形成する。その上で、0.5〜２Ω・cmの比抵抗の第１
導電型基体となるエピタキシャル層４を成長させる。更
に、第２導電型埋込領域３と完全に重なるようにボロン
を導入して絶縁領域５を形成する。また、NPNトランジ
スタのコレクタ直列抵抗rSCを小さくするために、第１
導電型不純物を導入して第１導電型コレクタ領域６を形
成し、次に選択的に素子分離用酸化膜７を形成する。
濃度の第２導電型（Ｐ型）の半導体基板１に、ヒ素，或
いはアンチモンを導入して層抵抗10〜50Ω／□の第１導
電型（Ｎ型）埋込領域２を形成する。また、ボロンの導
入により層抵抗100〜500Ω／□の第２導電型埋込領域３
を形成する。その上で、0.5〜２Ω・cmの比抵抗の第１
導電型基体となるエピタキシャル層４を成長させる。更
に、第２導電型埋込領域３と完全に重なるようにボロン
を導入して絶縁領域５を形成する。また、NPNトランジ
スタのコレクタ直列抵抗rSCを小さくするために、第１
導電型不純物を導入して第１導電型コレクタ領域６を形
成し、次に選択的に素子分離用酸化膜７を形成する。
次に、第３図（ｂ）に示すように、第１絶縁膜として
の熱酸化膜８を約600Åの厚さに形成した後、この熱酸
化膜８を介して所定の部分にボロンをイオン注入によっ
て導入し、第２導電型ベース領域９を形成する。
の熱酸化膜８を約600Åの厚さに形成した後、この熱酸
化膜８を介して所定の部分にボロンをイオン注入によっ
て導入し、第２導電型ベース領域９を形成する。
次いで、第３図（ｃ）に示すように、第２絶縁膜とし
ての窒化膜11をLP−CVD法により約1000Åの厚さに成長
する。次に、図外のフォトレジストをマスクにして初め
プラズマ雰囲気中で窒化膜11をドライエッチングする。
この時ドライエッチング後のエミッタ，コレクタの各開
口領域12e,12cの寸法のばらつきはほとんどなく、かつ
熱酸化膜８の膜厚はドライエッチングによってエッチン
グされ約300〜400Åに減っている。その後、熱酸化膜８
を沸酸でエッチングする。
ての窒化膜11をLP−CVD法により約1000Åの厚さに成長
する。次に、図外のフォトレジストをマスクにして初め
プラズマ雰囲気中で窒化膜11をドライエッチングする。
この時ドライエッチング後のエミッタ，コレクタの各開
口領域12e,12cの寸法のばらつきはほとんどなく、かつ
熱酸化膜８の膜厚はドライエッチングによってエッチン
グされ約300〜400Åに減っている。その後、熱酸化膜８
を沸酸でエッチングする。
次に、フォトレジストを除去し、全面に1500〜2500Å
の多結晶シリコン層13を成長させた後、第３図（ｄ）に
示すように、エミッタ開口領域12e及びコレクタ開口領
域12cを完全に覆う状態に多結晶シリコン層13をエッチ
ングする。このとき、窒化膜11も同時にエッチングす
る。続いて、蝕刻を施したアルミニウムパターンである
マスクアルミニウム15をマスクとして、ヒ素等の第１導
電型不純物を多結晶シリコン層13に導入する。その後、
この多結晶シリコン層13から不純物を拡散することによ
り、第１図に示すように第１導電型エミッタ領域10,及
び第１導電型高濃度領域14を形成する。
の多結晶シリコン層13を成長させた後、第３図（ｄ）に
示すように、エミッタ開口領域12e及びコレクタ開口領
域12cを完全に覆う状態に多結晶シリコン層13をエッチ
ングする。このとき、窒化膜11も同時にエッチングす
る。続いて、蝕刻を施したアルミニウムパターンである
マスクアルミニウム15をマスクとして、ヒ素等の第１導
電型不純物を多結晶シリコン層13に導入する。その後、
この多結晶シリコン層13から不純物を拡散することによ
り、第１図に示すように第１導電型エミッタ領域10,及
び第１導電型高濃度領域14を形成する。
なお、図示は省略するが、熱酸化膜８に開口を設けて
ベースコンタクトを形成することは勿論である。
ベースコンタクトを形成することは勿論である。
以上の方法により製造されるNPNトランジスタでは、
エミッタ開口領域12eの開設に際しては、窒化膜11をエ
ッチングし、かつこの窒化膜11をマスクにして熱酸化膜
８をエッチングしているため、開口寸法を容易にコント
ロールすることができ、微細な開口の形成を可能とす
る。また、多結晶シリコン層13とベース領域９の間に、
窒化膜11と熱酸化膜８が介在されるため、第２図に示す
ように、両者間での浮遊容量を小さくすることができ、
fTを高くして高周波特性を改善することが可能となる。
エミッタ開口領域12eの開設に際しては、窒化膜11をエ
ッチングし、かつこの窒化膜11をマスクにして熱酸化膜
８をエッチングしているため、開口寸法を容易にコント
ロールすることができ、微細な開口の形成を可能とす
る。また、多結晶シリコン層13とベース領域９の間に、
窒化膜11と熱酸化膜８が介在されるため、第２図に示す
ように、両者間での浮遊容量を小さくすることができ、
fTを高くして高周波特性を改善することが可能となる。
因みに、fTは次の式で表され、その向上が達成できる
ことが判る。
ことが判る。
なお、τｅ＝（kT/qIE）CJE:エミッタ充電時間 CJE＝Ce1＋Ce2 Ce1:エミッタ・ベース間接合容量 Ce2:エミッタ・ベース間浮遊容量 τＢ＝WB 2/nDn:ベース充電時間（ｎ＝４〜８） τｃ＝rSCCTC:コレクタ充電時間 τx:コレクタ空乏層領域をキャリアが走行する
時間 Dn:ベース領域電子の拡散定数 第４図は本発明の参考方法を説明するための縦断面図
である。
時間 Dn:ベース領域電子の拡散定数 第４図は本発明の参考方法を説明するための縦断面図
である。
即ち、前記実施例ではNPNトランジスタのエミッタ開
口領域12eを完全に覆う大きさの部分を残して多結晶シ
リコン層13をエッチングし、同時に第２絶縁膜である窒
化膜11もエッチングする方法をとっているが、この実施
例では多結晶シリコン層13のみをエッチングした後に窒
化膜11のエッチングは行っていない。但し、第４図に示
すように、その後にフォトレジストを利用して、NPNト
ランジスタのベースコンタクトをとるためのベース開口
領域16をドライエッチングにより形成している。
口領域12eを完全に覆う大きさの部分を残して多結晶シ
リコン層13をエッチングし、同時に第２絶縁膜である窒
化膜11もエッチングする方法をとっているが、この実施
例では多結晶シリコン層13のみをエッチングした後に窒
化膜11のエッチングは行っていない。但し、第４図に示
すように、その後にフォトレジストを利用して、NPNト
ランジスタのベースコンタクトをとるためのベース開口
領域16をドライエッチングにより形成している。
この実施例ではNPNトランジスタ上の窒化膜11を残し
ておくことにより、外部からの不純物の侵入を防ぐこと
ができるという利点があるが、その後にシリコン酸化膜
を主体とする層間絶縁膜を形成してベースコンタクトを
形成する際には、ベースコンタクト位置が前記ベース開
口領域16に限られることになり、その他の領域にベース
コンタクトを形成する際には、シリコン窒化膜のエッチ
ング工程が加えられることになり、工程数が若干増加さ
れることになる。
ておくことにより、外部からの不純物の侵入を防ぐこと
ができるという利点があるが、その後にシリコン酸化膜
を主体とする層間絶縁膜を形成してベースコンタクトを
形成する際には、ベースコンタクト位置が前記ベース開
口領域16に限られることになり、その他の領域にベース
コンタクトを形成する際には、シリコン窒化膜のエッチ
ング工程が加えられることになり、工程数が若干増加さ
れることになる。
なお、本発明はPNPバイポーラトランジスタにも同様
に適用できる。
に適用できる。
以上説明したように本発明は、シリコン窒化膜をドラ
イエッチングにより開口した後に、シリコン酸化膜を開
口するので、シリコン酸化膜を高精度に開口し、微細な
エミッタ領域の形成を可能とする。また、エミッタ領域
としての多結晶シリコン層とベース領域との間にシリコ
ン酸化膜とシリコン窒化膜が２層で介在されることにな
り、浮遊容量を低減する。さらに、ベース領域上にはシ
リコン窒化膜が存在しないため、上層にシリコン酸化膜
を主体とする層間絶縁膜を形成した後でも、この層間絶
縁膜と前記シリコン酸化膜とを同時にエッチングして開
口を形成することが可能となり、少ない工程によってベ
ース領域上の任意の位置にベースコンタクトを形成する
ことが可能となる。
イエッチングにより開口した後に、シリコン酸化膜を開
口するので、シリコン酸化膜を高精度に開口し、微細な
エミッタ領域の形成を可能とする。また、エミッタ領域
としての多結晶シリコン層とベース領域との間にシリコ
ン酸化膜とシリコン窒化膜が２層で介在されることにな
り、浮遊容量を低減する。さらに、ベース領域上にはシ
リコン窒化膜が存在しないため、上層にシリコン酸化膜
を主体とする層間絶縁膜を形成した後でも、この層間絶
縁膜と前記シリコン酸化膜とを同時にエッチングして開
口を形成することが可能となり、少ない工程によってベ
ース領域上の任意の位置にベースコンタクトを形成する
ことが可能となる。
第１図は本発明方法で製造したNPNトランジスタ縦断面
図、第２図はそのNPNトランジスタの等価回路図、第３
図（ａ）乃至（ｄ）は本発明の一実施例方法を工程順に
示す縦断面図、第４図は本発明の参考方法を示す縦断面
図、第５図（ａ）乃至第５図（ｃ）は従来方法を工程順
に示す縦断面図である。 １……第２導電型半導体基板、２……第１導電型埋込領
域、３……第２導電型埋込領域、４……エピタキシャル
層（第１導電型基体）、５……第２導電型絶縁領域、６
……第１導電型コレクタ領域、７……素子分離用酸化
膜、８……熱酸化膜（第１絶縁膜）、９……第２導電型
ベース領域、10……第１導電型エミッタ領域、11……窒
化膜（第２絶縁膜）、12e……エミッタ開口領域、12c…
…コレクタ開口領域、13……多結晶シリコン層、14……
第１導電型高濃度領域、15……アルミニウムマスク、16
……ベース開口領域。
図、第２図はそのNPNトランジスタの等価回路図、第３
図（ａ）乃至（ｄ）は本発明の一実施例方法を工程順に
示す縦断面図、第４図は本発明の参考方法を示す縦断面
図、第５図（ａ）乃至第５図（ｃ）は従来方法を工程順
に示す縦断面図である。 １……第２導電型半導体基板、２……第１導電型埋込領
域、３……第２導電型埋込領域、４……エピタキシャル
層（第１導電型基体）、５……第２導電型絶縁領域、６
……第１導電型コレクタ領域、７……素子分離用酸化
膜、８……熱酸化膜（第１絶縁膜）、９……第２導電型
ベース領域、10……第１導電型エミッタ領域、11……窒
化膜（第２絶縁膜）、12e……エミッタ開口領域、12c…
…コレクタ開口領域、13……多結晶シリコン層、14……
第１導電型高濃度領域、15……アルミニウムマスク、16
……ベース開口領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/68 - 29/739 H01L 21/328 H01L 21/33 - 21/331
Claims (1)
- 【請求項１】コレクタ領域としての半導体基体の表面に
シリコン酸化膜を形成する工程と、前記シリコン酸化膜
を通して前記コレクタ領域に不純物を導入してベース領
域を形成する工程と、前記シリコン酸化膜の上にシリコ
ン窒化膜を形成する工程と、少なくともエミッタ形成領
域の前記シリコン窒化膜をドライエッチングして開口す
る工程と、前記シリコン窒化膜をマスクに前記シリコン
酸化膜を開口する工程と、全面に多結晶シリコン層を形
成した後、前記開口を被覆する領域を残して前記多結晶
シリコン層及び前記シリコン窒化膜を連続的にエッチン
グする工程と、この残された多結晶シリコン層を介して
不純物を導入してエミッタ領域を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217932A JP2765864B2 (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217932A JP2765864B2 (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197133A JPH02197133A (ja) | 1990-08-03 |
| JP2765864B2 true JP2765864B2 (ja) | 1998-06-18 |
Family
ID=16711973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217932A Expired - Lifetime JP2765864B2 (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765864B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0029887B1 (de) * | 1979-12-03 | 1983-07-13 | International Business Machines Corporation | Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor |
-
1988
- 1988-08-31 JP JP63217932A patent/JP2765864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02197133A (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0355984B2 (ja) | ||
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| US5319235A (en) | Monolithic IC formed of a CCD, CMOS and a bipolar element | |
| JPH0123949B2 (ja) | ||
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
| JPH0241170B2 (ja) | ||
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| EP0489262A1 (en) | Lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| EP0367293B1 (en) | Methods of fabricating semiconductor devices having a bipolar transistor | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |