JP2616665B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2616665B2 JP2616665B2 JP20365593A JP20365593A JP2616665B2 JP 2616665 B2 JP2616665 B2 JP 2616665B2 JP 20365593 A JP20365593 A JP 20365593A JP 20365593 A JP20365593 A JP 20365593A JP 2616665 B2 JP2616665 B2 JP 2616665B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- oxide film
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にシリコン基板上に誘電膜を形成するコンデン
サを備えた半導体装置の製造方法に関する。
関し、特にシリコン基板上に誘電膜を形成するコンデン
サを備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の技術である窒化膜を誘電膜とする
コンデンサとＮＰＮバイポーラトランジスタ（以下ＮＰ
ＮＴｒ、と記す）とを同一シリコン基板上に形成する方
法について、図７（ａ）（ｂ）及び図８（ｃ）（ｄ）を
参照して説明する。図７（ａ）に示すように、Ｐ- 型シ
リコン基板１上にＮ+ 型埋込層２を形成し、Ｎ- 型エピ
タキシャル層３を成長した後、Ｐ+ 型拡散領域４を形成
し、酸化膜５、窒化膜６を形成する。次いで、窒化膜６
を選択的にエッチングした後、熱酸化により厚さ約０．
５〜２μｍのフィールド酸化膜７を形成する。この時、
フィールド酸化膜７直下のＰ+ 型拡散領域は深く押し下
げられてＰ- 型シリコン基板１に連結し、絶縁分離領域
とする。次に図７（ｂ）に示すように、窒化膜６および
酸化膜５を選択的にエッチングして開孔部９ａ，９ｂを
形成した後、窒化膜６およびフィールド酸化膜７をマス
クにしてリンの拡散を行ない、ＮＰＮＴｒ、のコレクタ
となるＮ+ 型拡散領域１１ａおよびコンデンサの下部電
極となるＮ+ 型拡散領域１１ｂを同時に形成する。
コンデンサとＮＰＮバイポーラトランジスタ（以下ＮＰ
ＮＴｒ、と記す）とを同一シリコン基板上に形成する方
法について、図７（ａ）（ｂ）及び図８（ｃ）（ｄ）を
参照して説明する。図７（ａ）に示すように、Ｐ- 型シ
リコン基板１上にＮ+ 型埋込層２を形成し、Ｎ- 型エピ
タキシャル層３を成長した後、Ｐ+ 型拡散領域４を形成
し、酸化膜５、窒化膜６を形成する。次いで、窒化膜６
を選択的にエッチングした後、熱酸化により厚さ約０．
５〜２μｍのフィールド酸化膜７を形成する。この時、
フィールド酸化膜７直下のＰ+ 型拡散領域は深く押し下
げられてＰ- 型シリコン基板１に連結し、絶縁分離領域
とする。次に図７（ｂ）に示すように、窒化膜６および
酸化膜５を選択的にエッチングして開孔部９ａ，９ｂを
形成した後、窒化膜６およびフィールド酸化膜７をマス
クにしてリンの拡散を行ない、ＮＰＮＴｒ、のコレクタ
となるＮ+ 型拡散領域１１ａおよびコンデンサの下部電
極となるＮ+ 型拡散領域１１ｂを同時に形成する。
【０００３】次いで図８（ｃ）に示すように、窒化膜６
および酸化膜５を全面エッチングした後、酸化膜１２を
新たに形成し、ボロンを選択的に導入してＮＰＮＴｒ、
のベースとなるＰ型拡散領域１３を形成する。次に窒化
膜１４を形成し、窒化膜１４および酸化膜１２を選択的
にエッチングしてコンデンサ開孔部１５を形成した後、
コンデンサの誘電膜となる窒化膜１６を形成する。その
後、図８（ｄ）に示すように、ヒ素を導入した多結晶シ
リコン層１８からの拡散により、ＮＰＮＴｒ、のエミッ
タ、コレクタコンタクトおよびコンデンサの下部電極コ
ンタクトとなるＮ+ 型拡散領域１９ａ，１９ｂおよび１
９ｃを形成する。多結晶シリコン層１８はコンデンサ開
孔部１５を覆うように残し、上部電極とする。最後にア
ルミ電極を形成し、ＮＰＮＴｒ、のエミッタ電極２０
ａ、ベース電極２０ｂおよびコレクタ電極２０ｃ、なら
びにコンデンサの上部電極２０ｄおよび下部電極２０ｅ
とする。また、従来技術による多結晶シリコンを電極と
するコンデンサとして、図９に示す構造が特開昭６３−
３１８７６５号に提案されている。これは、フィールド
酸化膜２０２を選択的にエッチングして凹部を設け、下
部電極となる多結晶シリコン２０３を形成し、これを酸
化して誘電膜となる酸化膜２０４を形成し、その上に上
部電極となる多結晶シリコン２０５を凹部にも形成して
表面積の有効活用を図ったものである。
および酸化膜５を全面エッチングした後、酸化膜１２を
新たに形成し、ボロンを選択的に導入してＮＰＮＴｒ、
のベースとなるＰ型拡散領域１３を形成する。次に窒化
膜１４を形成し、窒化膜１４および酸化膜１２を選択的
にエッチングしてコンデンサ開孔部１５を形成した後、
コンデンサの誘電膜となる窒化膜１６を形成する。その
後、図８（ｄ）に示すように、ヒ素を導入した多結晶シ
リコン層１８からの拡散により、ＮＰＮＴｒ、のエミッ
タ、コレクタコンタクトおよびコンデンサの下部電極コ
ンタクトとなるＮ+ 型拡散領域１９ａ，１９ｂおよび１
９ｃを形成する。多結晶シリコン層１８はコンデンサ開
孔部１５を覆うように残し、上部電極とする。最後にア
ルミ電極を形成し、ＮＰＮＴｒ、のエミッタ電極２０
ａ、ベース電極２０ｂおよびコレクタ電極２０ｃ、なら
びにコンデンサの上部電極２０ｄおよび下部電極２０ｅ
とする。また、従来技術による多結晶シリコンを電極と
するコンデンサとして、図９に示す構造が特開昭６３−
３１８７６５号に提案されている。これは、フィールド
酸化膜２０２を選択的にエッチングして凹部を設け、下
部電極となる多結晶シリコン２０３を形成し、これを酸
化して誘電膜となる酸化膜２０４を形成し、その上に上
部電極となる多結晶シリコン２０５を凹部にも形成して
表面積の有効活用を図ったものである。
【０００４】
【発明が解決しようとする課題】コンデンサの大容量化
を図る手段としては、高比誘電率化、薄膜化および大面
積化がある。従来例図７（ａ）（ｂ）及び図８（ｃ）
（ｄ）では、トランジスタ等を形成する上で整合性の良
い誘電膜のうち、最も比誘電率の高いＬＰＣＶＤ法によ
る窒化膜Ｓｉ3 Ｎ4 を用いている。また、膜の耐圧や製
造装置の能力から薄膜化にも限界がある。よって大容量
化のためにはコンデンサの横方向パターンを大きくする
しかなく、チップ面積が大きくなり、よってコストを高
くするという欠点があった。また、従来例の図９は、フ
ィールド酸化膜の段差を使って単位面積あたりの容量を
向上させてはいるが、上部・下部電極ともに多結晶シリ
コン層を形成する必要があり、図７（ａ）（ｄ）及び図
８（ｃ）（ｄ）のように多結晶シリコン層を一層しか形
成しない場合には適用できないという欠点があった。
を図る手段としては、高比誘電率化、薄膜化および大面
積化がある。従来例図７（ａ）（ｂ）及び図８（ｃ）
（ｄ）では、トランジスタ等を形成する上で整合性の良
い誘電膜のうち、最も比誘電率の高いＬＰＣＶＤ法によ
る窒化膜Ｓｉ3 Ｎ4 を用いている。また、膜の耐圧や製
造装置の能力から薄膜化にも限界がある。よって大容量
化のためにはコンデンサの横方向パターンを大きくする
しかなく、チップ面積が大きくなり、よってコストを高
くするという欠点があった。また、従来例の図９は、フ
ィールド酸化膜の段差を使って単位面積あたりの容量を
向上させてはいるが、上部・下部電極ともに多結晶シリ
コン層を形成する必要があり、図７（ａ）（ｄ）及び図
８（ｃ）（ｄ）のように多結晶シリコン層を一層しか形
成しない場合には適用できないという欠点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面を選択的に熱酸化して厚さ
０．５μｍ〜２μｍの酸化膜をフィールド領域上に形成
すると同時にコンデンサ領域上にも前記フィールド領域
上に形成する酸化膜よりも幅の狭い酸化膜を選択的に複
数形成する工程と、前記コンデンサ領域上の前記酸化膜
を選択的にエッチングして前記半導体基板表面に凹凸を
形成する工程と、前記凹凸部および前記凹凸部から延在
する前記半導体基板表面の一部に不純物を導入して前記
半導体基板よりも高濃度の拡散領域を形成する工程と、
前記凹凸部にコンデンサの誘電膜を形成する工程と、前
記誘電膜の上および前記高濃度拡散領域の一部の上にそ
れぞれコンデンサの電極を形成する工程とを含む半導体
装置の製造方法である。また本発明は、前記高濃度拡散
領域を縦型バイポーラトランジスタのコレクタと同時に
形成することを特徴とするものである。さらに本発明
は、前記誘電膜をＬＰＣＶＤ法によるＳｉ３Ｎ４膜で形
成することを特徴とするものである。本発明において、
厚さ０．５μｍ〜２μｍの前記酸化膜をコンデンサ領域
上にもで前記フィールド領域上に形成する酸化膜よりも
幅の狭い酸化膜を選択的に複数形成するのは、前記凹凸
をできるだけ増やしてコンデンサの表面積を大きくする
ためである。
造方法は、半導体基板表面を選択的に熱酸化して厚さ
０．５μｍ〜２μｍの酸化膜をフィールド領域上に形成
すると同時にコンデンサ領域上にも前記フィールド領域
上に形成する酸化膜よりも幅の狭い酸化膜を選択的に複
数形成する工程と、前記コンデンサ領域上の前記酸化膜
を選択的にエッチングして前記半導体基板表面に凹凸を
形成する工程と、前記凹凸部および前記凹凸部から延在
する前記半導体基板表面の一部に不純物を導入して前記
半導体基板よりも高濃度の拡散領域を形成する工程と、
前記凹凸部にコンデンサの誘電膜を形成する工程と、前
記誘電膜の上および前記高濃度拡散領域の一部の上にそ
れぞれコンデンサの電極を形成する工程とを含む半導体
装置の製造方法である。また本発明は、前記高濃度拡散
領域を縦型バイポーラトランジスタのコレクタと同時に
形成することを特徴とするものである。さらに本発明
は、前記誘電膜をＬＰＣＶＤ法によるＳｉ３Ｎ４膜で形
成することを特徴とするものである。本発明において、
厚さ０．５μｍ〜２μｍの前記酸化膜をコンデンサ領域
上にもで前記フィールド領域上に形成する酸化膜よりも
幅の狭い酸化膜を選択的に複数形成するのは、前記凹凸
をできるだけ増やしてコンデンサの表面積を大きくする
ためである。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１（ａ）（ｃ）、図２（ｄ）〜（ｆ）お
よび図３（ｇ）（ｈ）は本発明の実施例１を工程順に説
明する断面図である。まず、図１（ａ）に示すように、
比抵抗１０〜５０Ω・cmのＰ- 型シリコン基板１に層抵
抗２０〜４０Ω／□のＮ+ 型埋込層２を形成し、比抵抗
約１Ω・cm、厚さ２〜４μｍのＮ- 型エピタキシャル層
３を形成した後、絶縁分離のため層抵抗１０〜３０Ω／
□のＰ+ 型拡散層４を形成する。次に、図１（ｂ）に示
すように、全面に厚さ５００〜１０００オングストロー
ムの熱酸化膜５を形成し、その上にＬＰＣＶＤ法による
窒化膜６を厚さ１０００〜２０００オングストローム形
成する。その後、窒化膜６および酸化膜５を選択的にエ
ッチングした後、窒化膜６をマスクに熱酸化を行なって
厚さ０．５〜２μｍの厚いフィールド酸化膜７ａ，７ｂ
を形成する。ここで、７ａはＰ+ 型拡散層４をを深く押
し込み、Ｐ- 型シリコン基板１へ到達させるようにする
ものであり、７ｂはなるべく多く小刻みに形成し、コン
デンサ面積を深さ方向にも取れるようにするものであ
る。
説明する。 ［実施例１］図１（ａ）（ｃ）、図２（ｄ）〜（ｆ）お
よび図３（ｇ）（ｈ）は本発明の実施例１を工程順に説
明する断面図である。まず、図１（ａ）に示すように、
比抵抗１０〜５０Ω・cmのＰ- 型シリコン基板１に層抵
抗２０〜４０Ω／□のＮ+ 型埋込層２を形成し、比抵抗
約１Ω・cm、厚さ２〜４μｍのＮ- 型エピタキシャル層
３を形成した後、絶縁分離のため層抵抗１０〜３０Ω／
□のＰ+ 型拡散層４を形成する。次に、図１（ｂ）に示
すように、全面に厚さ５００〜１０００オングストロー
ムの熱酸化膜５を形成し、その上にＬＰＣＶＤ法による
窒化膜６を厚さ１０００〜２０００オングストローム形
成する。その後、窒化膜６および酸化膜５を選択的にエ
ッチングした後、窒化膜６をマスクに熱酸化を行なって
厚さ０．５〜２μｍの厚いフィールド酸化膜７ａ，７ｂ
を形成する。ここで、７ａはＰ+ 型拡散層４をを深く押
し込み、Ｐ- 型シリコン基板１へ到達させるようにする
ものであり、７ｂはなるべく多く小刻みに形成し、コン
デンサ面積を深さ方向にも取れるようにするものであ
る。
【０００７】次いで、図１（ｃ）に示すように、レジス
ト８を選択的に開孔し、ドライエッチにより窒化膜６を
エッチングして、ＮＰＮＴｒ、のコレクタ拡散のための
開孔部９ａおよびコンデンサの電極コンタクトのための
開孔部９ｂを形成する。次に、図２（ｄ）に示すように
開孔部９ａ，９ｂの酸化膜５，７ｂをフッ酸により選択
的にエッチングし、コンデンサ領域には凹部１０のよう
なシリコン段差を付ける。その後、窒化膜６およびフィ
ールド酸化膜７ａをマスクにリンの拡散を行ない、層抵
抗１０〜３０Ω／□のＮ+ 型拡散領域１１ａ，１１ｂを
形成する。ここで、１１ａはＮＰＮＴｒ、のコレクタ領
域、１１ｂはコンデンサの電極コンタクトになる。次い
で、図２（ｅ）に示すように、窒化膜６および酸化膜５
を全面エッチングした後、新たに熱酸化を行なって厚さ
５００〜１０００オングストロームの酸化膜１２を形成
した後、ボロンを加速エネルギー１５〜４０ＫｅＶ、ド
ーズ量１０13〜１０14cm-2でイオン注入し、ＮＰＮＴ
ｒ、のベース領域となるＰ型拡散領域１３を形成する。
その後、全面にＬＰＣＶＤ法による窒化膜１４を厚さ１
０００〜２０００オングストローム形成する。
ト８を選択的に開孔し、ドライエッチにより窒化膜６を
エッチングして、ＮＰＮＴｒ、のコレクタ拡散のための
開孔部９ａおよびコンデンサの電極コンタクトのための
開孔部９ｂを形成する。次に、図２（ｄ）に示すように
開孔部９ａ，９ｂの酸化膜５，７ｂをフッ酸により選択
的にエッチングし、コンデンサ領域には凹部１０のよう
なシリコン段差を付ける。その後、窒化膜６およびフィ
ールド酸化膜７ａをマスクにリンの拡散を行ない、層抵
抗１０〜３０Ω／□のＮ+ 型拡散領域１１ａ，１１ｂを
形成する。ここで、１１ａはＮＰＮＴｒ、のコレクタ領
域、１１ｂはコンデンサの電極コンタクトになる。次い
で、図２（ｅ）に示すように、窒化膜６および酸化膜５
を全面エッチングした後、新たに熱酸化を行なって厚さ
５００〜１０００オングストロームの酸化膜１２を形成
した後、ボロンを加速エネルギー１５〜４０ＫｅＶ、ド
ーズ量１０13〜１０14cm-2でイオン注入し、ＮＰＮＴ
ｒ、のベース領域となるＰ型拡散領域１３を形成する。
その後、全面にＬＰＣＶＤ法による窒化膜１４を厚さ１
０００〜２０００オングストローム形成する。
【０００８】次に、図２（ｆ）に示すように、窒化膜１
４および酸化膜１２を選択的にエッチングしてコンデン
サの開孔部１５を形成した後、コンデンサの誘電膜とな
るＬＰＣＶＤ法による窒化膜１６（Ｓｉ3 Ｎ4 ）を所望
の厚さ（通常２００〜５００オングストローム）になる
よう形成する。次いで、図３（ｇ）に示すように、窒化
膜１４，１６を選択的にエッチングして、開孔部１７ａ
〜１７ｄを形成する。ここで１７ａ，１７ｂおよび１７
ｃはそれぞれＮＰＮＴｒ、のエミッタ、ベースおよびコ
レクタのコンタクトを形成し、１７ｄはコンデンサの下
部電極コンタクトを形成する。さらに開孔部１７ａ，１
７ｃおよび１７ｄでは酸化膜１２もエッチングする。そ
の後、全面に厚さ１０００〜２０００オングストローム
の多結晶シリコン層１８を形成した後、ヒ素を加速エネ
ルギー６０〜８０ＫｅＶ、ドーズ量１０15〜１０16cm-2
でイオン注入し、９００〜９５０℃の熱押込でＮ+ 型拡
散領域１９ａ，１９ｂおよび１９ｃを形成する。ここ
で、１９ａおよび１９ｂはそれぞれＮＰＮＴｒ、のエミ
ッタおよびコレクタコンタクトを形成し、１９ｃはコン
デンサの下部電極コンタクトを形成する。
４および酸化膜１２を選択的にエッチングしてコンデン
サの開孔部１５を形成した後、コンデンサの誘電膜とな
るＬＰＣＶＤ法による窒化膜１６（Ｓｉ3 Ｎ4 ）を所望
の厚さ（通常２００〜５００オングストローム）になる
よう形成する。次いで、図３（ｇ）に示すように、窒化
膜１４，１６を選択的にエッチングして、開孔部１７ａ
〜１７ｄを形成する。ここで１７ａ，１７ｂおよび１７
ｃはそれぞれＮＰＮＴｒ、のエミッタ、ベースおよびコ
レクタのコンタクトを形成し、１７ｄはコンデンサの下
部電極コンタクトを形成する。さらに開孔部１７ａ，１
７ｃおよび１７ｄでは酸化膜１２もエッチングする。そ
の後、全面に厚さ１０００〜２０００オングストローム
の多結晶シリコン層１８を形成した後、ヒ素を加速エネ
ルギー６０〜８０ＫｅＶ、ドーズ量１０15〜１０16cm-2
でイオン注入し、９００〜９５０℃の熱押込でＮ+ 型拡
散領域１９ａ，１９ｂおよび１９ｃを形成する。ここ
で、１９ａおよび１９ｂはそれぞれＮＰＮＴｒ、のエミ
ッタおよびコレクタコンタクトを形成し、１９ｃはコン
デンサの下部電極コンタクトを形成する。
【０００９】最後に、図３（ｈ）に示すように、開孔部
１７ａ，１７ｃ，１７ｄおよび１５上にのみ多結晶シリ
コン層１８を残すように選択的にドライエッチを行なっ
た後、開孔部１７ｂの酸化膜１２をエッチングして、最
後にアルミ電極２０ａ〜２０ｅを形成する。ここで、２
０ａ，２０ｂおよび２０ｃはＮＰＮＴｒ、のそれぞれエ
ミッタ、ベースおよびコレクタ電極となり、２０ｄおよ
び２０ｅはそれぞれコンデンサの上部電極および下部電
極となる。
１７ａ，１７ｃ，１７ｄおよび１５上にのみ多結晶シリ
コン層１８を残すように選択的にドライエッチを行なっ
た後、開孔部１７ｂの酸化膜１２をエッチングして、最
後にアルミ電極２０ａ〜２０ｅを形成する。ここで、２
０ａ，２０ｂおよび２０ｃはＮＰＮＴｒ、のそれぞれエ
ミッタ、ベースおよびコレクタ電極となり、２０ｄおよ
び２０ｅはそれぞれコンデンサの上部電極および下部電
極となる。
【００１０】［実施例２］図４（ａ）（ｂ）及び図５
（ｃ）（ｄ）は本発明の実施例２を工程順に説明する断
面図である。図４（ａ）に至るまでは図１（ａ）〜
（ｂ）と同じである。まず図４（ａ）に示すように、図
１（ｂ）のフィールド酸化膜７ａ，７ｂをフッ酸によっ
て全面エッチングした後、熱酸化によって厚さ５００〜
１０００オングストロームの酸化膜１０１を形成した
後、ＬＰＣＶＤ法により厚さ約５００オングストローム
の窒化膜１０２を全面に形成する。次に図４（ｂ）に示
すように、反応性イオンエッチング（ＲＩＥ）等の異方
性ドライエッチによって窒化膜６をマスクに凹部１０３
ａ，１０３ｂ底面の窒化膜１０２を選択的にエッチング
し、さらにその下の酸化膜１０１をフッ酸によって選択
的にエッチングする。
（ｃ）（ｄ）は本発明の実施例２を工程順に説明する断
面図である。図４（ａ）に至るまでは図１（ａ）〜
（ｂ）と同じである。まず図４（ａ）に示すように、図
１（ｂ）のフィールド酸化膜７ａ，７ｂをフッ酸によっ
て全面エッチングした後、熱酸化によって厚さ５００〜
１０００オングストロームの酸化膜１０１を形成した
後、ＬＰＣＶＤ法により厚さ約５００オングストローム
の窒化膜１０２を全面に形成する。次に図４（ｂ）に示
すように、反応性イオンエッチング（ＲＩＥ）等の異方
性ドライエッチによって窒化膜６をマスクに凹部１０３
ａ，１０３ｂ底面の窒化膜１０２を選択的にエッチング
し、さらにその下の酸化膜１０１をフッ酸によって選択
的にエッチングする。
【００１１】次いで図５（ｃ）に示すように、窒化膜
６，１０２をマスクに熱酸化を行なって、図１（ｂ）で
形成したフィールド酸化膜７ａ，７ｂと同じ厚さの酸化
膜１０４ａ，１０４ｂを形成する。ここで、１０４ａは
７ａ同様、Ｐ+ 型拡散層４を深く押し込み、Ｐ- 型シリ
コン基板１へ到達させるようにするものであり、１０４
ｂは７ｂ同様、なるべく多く小刻みに形成し、コンデン
サ面積を深さ方向にも取れるようにするものである。そ
の後の形成方法は図１（ｃ）、図２（ｄ）〜（ｆ）及び
図３（ｇ）（ｈ）に示す方法と全く同じであり、図３
（ｈ）に相当する図５（ｄ）をもって完成となり、半導
体装置が製造されるものである。
６，１０２をマスクに熱酸化を行なって、図１（ｂ）で
形成したフィールド酸化膜７ａ，７ｂと同じ厚さの酸化
膜１０４ａ，１０４ｂを形成する。ここで、１０４ａは
７ａ同様、Ｐ+ 型拡散層４を深く押し込み、Ｐ- 型シリ
コン基板１へ到達させるようにするものであり、１０４
ｂは７ｂ同様、なるべく多く小刻みに形成し、コンデン
サ面積を深さ方向にも取れるようにするものである。そ
の後の形成方法は図１（ｃ）、図２（ｄ）〜（ｆ）及び
図３（ｇ）（ｈ）に示す方法と全く同じであり、図３
（ｈ）に相当する図５（ｄ）をもって完成となり、半導
体装置が製造されるものである。
【００１２】
【発明の効果】以上説明したように本発明によれば、フ
ィールド酸化によって付くシリコン段差を利用して、横
方向の大きさを変えずにまた、何ら工程を追加すること
なく、コンデンサの容量を大きくできる利点がある。た
とえば、図６（ａ）に示すように、マスクとなる窒化膜
を配した場合のコンデンサ表面積の増加率を計算してみ
る。線分ＡＢの断面を実施例１の場合は図６（ｂ）に、
実施例２の場合は図６（ｃ）に示す。ここで、フィール
ド酸化膜の厚さを１．５μｍ、フィールド酸化膜の窒化
膜への潜り込み（バーズビーク）を膜厚の０．７倍とす
ると、シリコン段差部の斜辺の長さは実施例１，２にお
いてそれぞれ１．２９μｍ、１．８３μｍとなる。
ィールド酸化によって付くシリコン段差を利用して、横
方向の大きさを変えずにまた、何ら工程を追加すること
なく、コンデンサの容量を大きくできる利点がある。た
とえば、図６（ａ）に示すように、マスクとなる窒化膜
を配した場合のコンデンサ表面積の増加率を計算してみ
る。線分ＡＢの断面を実施例１の場合は図６（ｂ）に、
実施例２の場合は図６（ｃ）に示す。ここで、フィール
ド酸化膜の厚さを１．５μｍ、フィールド酸化膜の窒化
膜への潜り込み（バーズビーク）を膜厚の０．７倍とす
ると、シリコン段差部の斜辺の長さは実施例１，２にお
いてそれぞれ１．２９μｍ、１．８３μｍとなる。
【００１３】よって、シリコン面一片の長さの伸び率
は、実施例１では（０．４５＋１．２９＋０．５）÷
（０．４５＋１．０５＋０．５）＝１．１２、実施例２
では（０．４５＋１．８３＋０．５）÷（０．４５＋
１．０５＋０．５）＝１．３９となる。よって、表面積
の増加率は、実施例１で約１５％、実施例２では約４０
％となる。したがって、所望の容量値をもつコンデンサ
を形成するとき、従来に比べてこの表面積増加率分だけ
コンデンサのパターン面積を縮小でき、チップの縮小、
よってコスト低減が図れるという効果が奏されるもので
ある。
は、実施例１では（０．４５＋１．２９＋０．５）÷
（０．４５＋１．０５＋０．５）＝１．１２、実施例２
では（０．４５＋１．８３＋０．５）÷（０．４５＋
１．０５＋０．５）＝１．３９となる。よって、表面積
の増加率は、実施例１で約１５％、実施例２では約４０
％となる。したがって、所望の容量値をもつコンデンサ
を形成するとき、従来に比べてこの表面積増加率分だけ
コンデンサのパターン面積を縮小でき、チップの縮小、
よってコスト低減が図れるという効果が奏されるもので
ある。
【図面の簡単な説明】
【図１】本発明の実施例１の工程（ａ）〜（ｃ）の断面
図。
図。
【図２】本発明の実施例１の工程で図１に続く（ｄ）〜
（ｆ）の断面図。
（ｆ）の断面図。
【図３】本発明の実施例１の工程で図２に続く（ｇ），
（ｈ）の断面図。
（ｈ）の断面図。
【図４】本発明の実施例２の工程（ａ）（ｂ）の断面
図。
図。
【図５】本発明の実施例２の工程で図４に続く（ｃ），
（ｄ）の断面図。
（ｄ）の断面図。
【図６】本発明の効果を定量的に説明するためのレイア
ウト図（ａ）および断面図（ｂ），（ｃ）。
ウト図（ａ）および断面図（ｂ），（ｃ）。
【図７】従来例の工程（ａ）（ｂ）の断面図。
【図８】従来例の工程で図７に続く（ｃ）（ｄ）の断面
図。
図。
【図９】従来例の断面図。
１ Ｐ- 型シリコン基板 ２ Ｎ+ 型埋込層 ３ Ｎ- 型エピタキシャル層 ４ Ｐ+ 型拡散領域 ５，７ａ，７ｂ，１２，１０１，１０４ａ，１０４ｂ，
２０２，２０４酸化膜 ６，１４，１６，１０２ 窒化膜 ８ レジスト ９ａ，９ｂ，１５，１７ａ〜１７ｄ 開孔部 １０，１０３ａ，１０３ｂ 凹部 １１ａ，１１ｂ，１９ａ〜１９ｃ Ｎ+ 型拡散領域 １３ Ｐ型拡散領域 １８，２０３，２０５ 多結晶シリコン層 ２０ａ〜２０ｅ アルミ電極 ２０１ ウェハー
２０２，２０４酸化膜 ６，１４，１６，１０２ 窒化膜 ８ レジスト ９ａ，９ｂ，１５，１７ａ〜１７ｄ 開孔部 １０，１０３ａ，１０３ｂ 凹部 １１ａ，１１ｂ，１９ａ〜１９ｃ Ｎ+ 型拡散領域 １３ Ｐ型拡散領域 １８，２０３，２０５ 多結晶シリコン層 ２０ａ〜２０ｅ アルミ電極 ２０１ ウェハー
Claims (3)
- 【請求項１】 半導体基板表面を選択的に熱酸化して厚
さ０．５μｍ〜２μｍの酸化膜をフィールド領域上に形
成すると同時にコンデンサ領域上にも前記フィールド領
域上に形成する酸化膜よりも幅の狭い酸化膜を選択的に
複数形成する工程と、前記コンデンサ領域上の前記酸化
膜を選択的にエッチングして前記半導体基板表面に凹凸
を形成する工程と、前記凹凸部および前記凹凸部から延
在する前記半導体基板表面の一部に不純物を導入して前
記半導体基板よりも高濃度の拡散領域を形成する工程
と、前記凹凸部にコンデンサの誘電膜を形成する工程
と、前記誘電膜の上および前記高濃度拡散領域の一部の
上にそれぞれコンデンサの電極を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記高濃度拡散領域を縦型バイポーラト
ランジスタのコレクタと同時に形成することを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記誘電膜をＬＰＣＶＤ法によるＳｉ３
Ｎ４膜で形成することを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365593A JP2616665B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365593A JP2616665B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745791A JPH0745791A (ja) | 1995-02-14 |
| JP2616665B2 true JP2616665B2 (ja) | 1997-06-04 |
Family
ID=16477657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20365593A Expired - Lifetime JP2616665B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616665B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712491B1 (ko) * | 2001-06-25 | 2007-05-02 | 삼성전자주식회사 | 다저항소자와 고정전용량의 커패시터를 구비하는 반도체소자의 제조방법 |
| JP2011204927A (ja) * | 2010-03-25 | 2011-10-13 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
-
1993
- 1993-07-26 JP JP20365593A patent/JP2616665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745791A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1021828B1 (en) | A process for manufacturing ic-components to be used at radio frequencies | |
| JPH0851216A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| US5100811A (en) | Integrated circuit containing bi-polar and complementary mos transistors on a common substrate and method for the manufacture thereof | |
| JPH0638424B2 (ja) | 半導体装置の製造方法 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JPH0147020B2 (ja) | ||
| JPS6318346B2 (ja) | ||
| JP2616665B2 (ja) | 半導体装置の製造方法 | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPH0371772B2 (ja) | ||
| JPH0243336B2 (ja) | ||
| JP2989207B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH0529330A (ja) | 半導体装置の製造方法 | |
| JPH0340436A (ja) | バイポーラ型半導体装置 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| JPH05109884A (ja) | 半導体装置の製造方法 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH05335497A (ja) | 半導体装置の製造方法 |