JPS6021558A - バイポ−ラ型半導体集積回路装置 - Google Patents
バイポ−ラ型半導体集積回路装置Info
- Publication number
- JPS6021558A JPS6021558A JP13001383A JP13001383A JPS6021558A JP S6021558 A JPS6021558 A JP S6021558A JP 13001383 A JP13001383 A JP 13001383A JP 13001383 A JP13001383 A JP 13001383A JP S6021558 A JPS6021558 A JP S6021558A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 229910018999 CoSi2 Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はバイポーラ型半導体集積回路装置に関するも
のである。
のである。
バイポーラ型半導体集積回路を構成している従来のバイ
ポーラトランジスタは、第１図に示されているように、
ｐ形シリコン基板（１）と、ｎ十形埋め込みコレクタ層
（２）と、ｎ形エピタキシャル層（３）と、ｐ形ベース
層（４）と、ｎ十形エミツタ層（５）とからなり、隣接
するトランジスタ間の電気的分離を酸化膜（６）により
なしている。そしてこの構成でのｎ、ｎ”。
ポーラトランジスタは、第１図に示されているように、
ｐ形シリコン基板（１）と、ｎ十形埋め込みコレクタ層
（２）と、ｎ形エピタキシャル層（３）と、ｐ形ベース
層（４）と、ｎ十形エミツタ層（５）とからなり、隣接
するトランジスタ間の電気的分離を酸化膜（６）により
なしている。そしてこの構成でのｎ、ｎ”。
ｐ形の形成はそれぞれに基板あるいはエピタキシャル層
へのＰ、 Ｂ、 Ａｓのような不純物の導入によシ、行
なわれている。
へのＰ、 Ｂ、 Ａｓのような不純物の導入によシ、行
なわれている。
すなわち９例えば第２図（Ａ）に示すように、まずｐ形
シリコン基板（１）上に酸化膜（６′）を選択的に形成
させた上で、例えばＡ−のような不純物をイオン注入あ
るいは熱拡散法により同基板中に導入して埋め込みコレ
クタとなるべきｎ十型領域（２′）を形成する。ついで
前記酸化膜（６′）を除去して第２図（Ｂ）に示すよう
に、その上にｎ形エピタキシャル層（３）を、例えばｓ
ｉｎ、にＡｓ Ｈ３を添加し乍ら化学気相成長させる。
シリコン基板（１）上に酸化膜（６′）を選択的に形成
させた上で、例えばＡ−のような不純物をイオン注入あ
るいは熱拡散法により同基板中に導入して埋め込みコレ
クタとなるべきｎ十型領域（２′）を形成する。ついで
前記酸化膜（６′）を除去して第２図（Ｂ）に示すよう
に、その上にｎ形エピタキシャル層（３）を、例えばｓ
ｉｎ、にＡｓ Ｈ３を添加し乍ら化学気相成長させる。
従ってこのときＳｌの成長と共に不純物Ａｓが導入され
てｎ形層が得られる。また次に第２図（Ｃ）にみられる
ように、隣接素子間の分離領域に該当するエピタキシャ
ル層（３）の部分を酸化して酸化膜（６）とし、その後
、図示しては々いが、さらにこのエピタキシャル層（３
）Ｋ選択的に不純物Ｂを導大してｐ形ペース層（４）、
このベース層（４）に選択的に不純物Ａｓを導入してｎ
十形エミツタ層（５）をそれぞれに形成するのである。
てｎ形層が得られる。また次に第２図（Ｃ）にみられる
ように、隣接素子間の分離領域に該当するエピタキシャ
ル層（３）の部分を酸化して酸化膜（６）とし、その後
、図示しては々いが、さらにこのエピタキシャル層（３
）Ｋ選択的に不純物Ｂを導大してｐ形ペース層（４）、
このベース層（４）に選択的に不純物Ａｓを導入してｎ
十形エミツタ層（５）をそれぞれに形成するのである。
ここでこのように構成されるバイポーラトランジスタの
電気的特性としては、埋め込みコレクタ層（２）の抵抗
が低いほどよくなるのであるが、前記のようなシリコン
への不純物導入という手段を採用する以上限界のあるも
のであった。
電気的特性としては、埋め込みコレクタ層（２）の抵抗
が低いほどよくなるのであるが、前記のようなシリコン
への不純物導入という手段を採用する以上限界のあるも
のであった。
この発明は従来のこのような欠点に鑑み、埋め込みコレ
クタ層の形成材料としてシリコンへの不純物導入に代え
て、シリサイド金属膜を用いるようにしたものである。
クタ層の形成材料としてシリコンへの不純物導入に代え
て、シリサイド金属膜を用いるようにしたものである。
すなわち、シリサイド金属膜はシリコンに比較しておお
よそ４〜Δ０程度の比抵抗を有しているために、得られ
る埋め込みコレクタ層の抵抗値を大巾に低減でき、また
併せてこの場合に従来のトランジスタ構造およびその製
造プロセスを大巾には変更しなくてよいという利点を有
している。
よそ４〜Δ０程度の比抵抗を有しているために、得られ
る埋め込みコレクタ層の抵抗値を大巾に低減でき、また
併せてこの場合に従来のトランジスタ構造およびその製
造プロセスを大巾には変更しなくてよいという利点を有
している。
以下、この発明の実施例につき、第３図および第４図を
参照して詳細に説明する。
参照して詳細に説明する。
第３図（Ａ）ないしくＥ）はこの発明装置の一実施例に
よる製造工程を順次に示している。すなわち、この一実
施例においては、まずｐ形シリコン基板（１）上に選択
的に酸化膜（６′）を形成した上で、例えば６膜（７）
を全面に形成させる（同図（Ａ））。ついで６００膜程
度での熱処理をなすことなより、伍がＳｔとのみ反応し
てＣｏ５１２膜（８）を形成できる（同図（Ｂ））。
よる製造工程を順次に示している。すなわち、この一実
施例においては、まずｐ形シリコン基板（１）上に選択
的に酸化膜（６′）を形成した上で、例えば６膜（７）
を全面に形成させる（同図（Ａ））。ついで６００膜程
度での熱処理をなすことなより、伍がＳｔとのみ反応し
てＣｏ５１２膜（８）を形成できる（同図（Ｂ））。
このとき前記酸化膜（６′）上の６膜（７）は未反応の
まま残されるので、酸系のエツチング液を用いたエツチ
ングによシ、選択的かつ自己整合的にＣｏＳｉ２膜（８
）だけを残して伍を除去しく同図（Ｃ））、また続いて
前記残された酸化膜（６′）を除去する（同図（Ｄ））
。
まま残されるので、酸系のエツチング液を用いたエツチ
ングによシ、選択的かつ自己整合的にＣｏＳｉ２膜（８
）だけを残して伍を除去しく同図（Ｃ））、また続いて
前記残された酸化膜（６′）を除去する（同図（Ｄ））
。
そしてこのようにして得たＣｏ５５膜（８）は８１と同
じ結晶構造を有しているので、同腹（８）上にｎ形エピ
タキシャル層（３）を成長でき（同図（Ｅ） ） 、こ
れから後は前記第２図（Ｂｌ以降と同様にして、酸化膜
（６）。
じ結晶構造を有しているので、同腹（８）上にｎ形エピ
タキシャル層（３）を成長でき（同図（Ｅ） ） 、こ
れから後は前記第２図（Ｂｌ以降と同様にして、酸化膜
（６）。
ベース層（４）、およびエミツタ層（５）を形成して、
前記第１図のようなトランジスタ、特にシリサイド金属
膜による低抵抗の埋め込み層をもつトランジスタが得ら
れる。
前記第１図のようなトランジスタ、特にシリサイド金属
膜による低抵抗の埋め込み層をもつトランジスタが得ら
れる。
次に第４図（Ａ）ないしくＤ）は同様に他の実施例によ
る製造工程を順次に示しておシ、この例ではまず素子間
分離のだめの酸化膜（６）を形成した上で、トランジス
タ形成部分を選択的に開口除去しく同図（Ａ））、つい
でその上に６膜（７）を形成しく同図（Ｂ））、かつ熱
処理とその後の６膜（７）のエツチングとをなしてＣｏ
Ｓｉ２膜（８）を形成しく同図（Ｃ））、ついでとのＣ
ｏＳｉ２膜（８）の部分にのみ選択的にｎ形エピタキシ
ャル層（３）を形成する（同図（Ｄ））。ここでエピタ
キシャル成長を適当な減圧下で行なわせることにより、
これを酸化膜（６）上には成長させずに、単結晶部分で
あるＣｏ５５膜（８）上にのみ成長させ得ることは周知
である。そして以後の工程は前例と全く同様であって同
様に低抵抗の埋め込み層をもうトランジスタを得られる
のである。
る製造工程を順次に示しておシ、この例ではまず素子間
分離のだめの酸化膜（６）を形成した上で、トランジス
タ形成部分を選択的に開口除去しく同図（Ａ））、つい
でその上に６膜（７）を形成しく同図（Ｂ））、かつ熱
処理とその後の６膜（７）のエツチングとをなしてＣｏ
Ｓｉ２膜（８）を形成しく同図（Ｃ））、ついでとのＣ
ｏＳｉ２膜（８）の部分にのみ選択的にｎ形エピタキシ
ャル層（３）を形成する（同図（Ｄ））。ここでエピタ
キシャル成長を適当な減圧下で行なわせることにより、
これを酸化膜（６）上には成長させずに、単結晶部分で
あるＣｏ５５膜（８）上にのみ成長させ得ることは周知
である。そして以後の工程は前例と全く同様であって同
様に低抵抗の埋め込み層をもうトランジスタを得られる
のである。
なお前記各実施例では、シリサイド金属膜としてＣｏ８
１２膜を用いた場合について述べたが、Ｃｏ５５以外に
ＰｔＳｉ 、 ＷＳｉ２ 、 Ｍｏ８ｉ２などを用いて
もよいことは勿論である。
１２膜を用いた場合について述べたが、Ｃｏ５５以外に
ＰｔＳｉ 、 ＷＳｉ２ 、 Ｍｏ８ｉ２などを用いて
もよいことは勿論である。
以上詳述したようにこの発明によれば、埋め込みコレク
タ層にシリサイド金属膜を用いているために、同層の抵
抗を低減し得てトランジスタの電気的特性を向上でき、
かつまたこれを従来と差のない構造、および製造プロセ
スによって得られるなどの特長がある。
タ層にシリサイド金属膜を用いているために、同層の抵
抗を低減し得てトランジスタの電気的特性を向上でき、
かつまたこれを従来と差のない構造、および製造プロセ
スによって得られるなどの特長がある。
第１図はバイポーラトランジスタの概要構成を示す断面
図、第２図（Ａ）ないしくＣ）は従来のバイポーラトラ
ンジスタの製造工程を順次に示す説明図。 第３図（Ａ）ないしくＥ）、および第４図（ａ）ないし
くｎ）はこの発明の各別の実施例によるバイポーラトラ
ンジスタの製造工程を順次に示す各々説明図である。 （１）・・・・シリコン基板、（２） 、 （８）・・
・・埋め込みコレクタ層、（３）・・・・エピタキシャ
ル層、（４）・・・・ベース層、（５）・・・・エミツ
タ層、（６１・・・・絶縁膜。 代理人 大岩増雄
図、第２図（Ａ）ないしくＣ）は従来のバイポーラトラ
ンジスタの製造工程を順次に示す説明図。 第３図（Ａ）ないしくＥ）、および第４図（ａ）ないし
くｎ）はこの発明の各別の実施例によるバイポーラトラ
ンジスタの製造工程を順次に示す各々説明図である。 （１）・・・・シリコン基板、（２） 、 （８）・・
・・埋め込みコレクタ層、（３）・・・・エピタキシャ
ル層、（４）・・・・ベース層、（５）・・・・エミツ
タ層、（６１・・・・絶縁膜。 代理人 大岩増雄
Claims (1)
- シリコンを基板材料として、埋め込みコレクタ層、その
上のエピタキシャル層、このエピタキシャル層内のベー
ス層、および工ぐツタ層からなるバイポーラトランジス
タを構成要素の一部とする集積回路装置において、前記
埋め込みコレクタ層にシリサイド金属膜を用いたことを
特徴とするバイポーラ型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13001383A JPS6021558A (ja) | 1983-07-15 | 1983-07-15 | バイポ−ラ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13001383A JPS6021558A (ja) | 1983-07-15 | 1983-07-15 | バイポ−ラ型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021558A true JPS6021558A (ja) | 1985-02-02 |
Family
ID=15023991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13001383A Pending JPS6021558A (ja) | 1983-07-15 | 1983-07-15 | バイポ−ラ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021558A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336566A (ja) * | 1986-07-31 | 1988-02-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6362377A (ja) * | 1986-09-03 | 1988-03-18 | Nec Corp | 半導体集積回路装置 |
| EP0390606A2 (en) * | 1989-03-31 | 1990-10-03 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| US5315151A (en) * | 1991-06-14 | 1994-05-24 | International Business Machines Corporation | Transistor structure utilizing a deposited epitaxial base region |
| US5463254A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Formation of 3-dimensional silicon silicide structures |
| WO1998011604A1 (de) * | 1996-09-13 | 1998-03-19 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer dram-zellenanordnung |
| US5817552A (en) * | 1995-05-24 | 1998-10-06 | Siemens Aktiengesellschaft | Process of making a dram cell arrangement |
| EP1794806A2 (en) * | 2004-09-21 | 2007-06-13 | International Business Machines Corporation | METHOD OF COLLECTOR FORMATION IN BiCMOS TECHNOLOGY |
-
1983
- 1983-07-15 JP JP13001383A patent/JPS6021558A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336566A (ja) * | 1986-07-31 | 1988-02-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6362377A (ja) * | 1986-09-03 | 1988-03-18 | Nec Corp | 半導体集積回路装置 |
| EP0390606A2 (en) * | 1989-03-31 | 1990-10-03 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| US5315151A (en) * | 1991-06-14 | 1994-05-24 | International Business Machines Corporation | Transistor structure utilizing a deposited epitaxial base region |
| US5463254A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Formation of 3-dimensional silicon silicide structures |
| US5817552A (en) * | 1995-05-24 | 1998-10-06 | Siemens Aktiengesellschaft | Process of making a dram cell arrangement |
| WO1998011604A1 (de) * | 1996-09-13 | 1998-03-19 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer dram-zellenanordnung |
| EP1794806A2 (en) * | 2004-09-21 | 2007-06-13 | International Business Machines Corporation | METHOD OF COLLECTOR FORMATION IN BiCMOS TECHNOLOGY |
| EP1794806A4 (en) * | 2004-09-21 | 2011-06-29 | Ibm | MANIFOLD FORMATION METHOD IN BICMOS TECHNOLOGY |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6021558A (ja) | バイポ−ラ型半導体集積回路装置 | |
| JPH02271674A (ja) | 半導体装置 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH0322694B2 (ja) | ||
| JPS63313855A (ja) | 半導体装置 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS59163864A (ja) | 半導体装置 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02211623A (ja) | 半導体装置の製造方法 | |
| JPS63265448A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0437167A (ja) | 半導体装置 | |
| JPH03104123A (ja) | 半導体装置及びその製造方法 | |
| JPH01112769A (ja) | 半導体装置 | |
| JPH03276635A (ja) | バイポーラトランジスタの製法 | |
| JPH07115173A (ja) | 半導体集積回路の製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPH0266973A (ja) | パーミアブルベーストランジスタの製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JPH03225834A (ja) | 半導体装置の製造方法 | |
| JPH02181931A (ja) | 半導体装置の製造方法 |