JPH0620072B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0620072B2 JPH0620072B2 JP62205471A JP20547187A JPH0620072B2 JP H0620072 B2 JPH0620072 B2 JP H0620072B2 JP 62205471 A JP62205471 A JP 62205471A JP 20547187 A JP20547187 A JP 20547187A JP H0620072 B2 JPH0620072 B2 JP H0620072B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- single crystal
- crystal silicon
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に利得帯域幅
積（ｆＴ）および最大発振周波数（fmax）特性を大幅に
改善し得るバイポーラ・トランジスタの製造方法に関す
る。
積（ｆＴ）および最大発振周波数（fmax）特性を大幅に
改善し得るバイポーラ・トランジスタの製造方法に関す
る。
従来、一般に使用されるバイポーラ・トランジスタの構
造は、エミッタ直下の真性ベース領域からベース領域内
を横方向に或る距離隔った位置からベース電極が引出さ
れるのが通常である。
造は、エミッタ直下の真性ベース領域からベース領域内
を横方向に或る距離隔った位置からベース電極が引出さ
れるのが通常である。
第５図は従来一般に使用される縦型ＮＰＮバイポーラ・
トランジスタの断面構造図で、１はＮ型シリコン基板、
２はコレクタ領域を形成するＮ型エピタキシャル層、３
はベース領域、４はエミッタ領域、５，６および７はエ
ミッタ電極、ベース電極およびコレクタ電極をそれぞれ
示す。ここで、８は素子分離用絶縁膜である。従来のバ
イポーラ・トランジスタがこのような構造をとるのはそ
の製造技術に起因するものであって、全ての素子にはト
ランジスタ機能と直接関わりのない寄生ベース領域３′
が真性ベース領域９の外部に形成される。
トランジスタの断面構造図で、１はＮ型シリコン基板、
２はコレクタ領域を形成するＮ型エピタキシャル層、３
はベース領域、４はエミッタ領域、５，６および７はエ
ミッタ電極、ベース電極およびコレクタ電極をそれぞれ
示す。ここで、８は素子分離用絶縁膜である。従来のバ
イポーラ・トランジスタがこのような構造をとるのはそ
の製造技術に起因するものであって、全ての素子にはト
ランジスタ機能と直接関わりのない寄生ベース領域３′
が真性ベース領域９の外部に形成される。
しかしながら、近年、高周波用途の拡大により利得帯域
幅積（ｆＴ）、ベース抵抗rbb′および最大発振周波数
（fmax）特性等のより一層の改善が要求されるに伴な
い、この寄生ベース領域３′の存在がこれらの改善に大
きな制限を与えるようになって来ている。特に利得帯域
幅（ｆＴ）について言えば、この、寄生ベース領域３′
は寄生容量として働きコレクタ充填時間を増大させるの
で、その特性向上を妨げる最大の要因である。また、ベ
ース抵抗（rbb′）も寄生ベース領域３′の有する抵抗
分に大きく依存するので、現状のままでは大幅な減少を
図ることはできない。これらの問題を解決する一つの手
段は、パターンを縮小化することによって寄生ベース領
域３′の形成幅を縮小することである。しかしこの手段
によったとしても目合露光の際の目合せ精度は有限であ
り本質的に寄生ベース領域３′を完全に無くすることの
できる手段ではないので、要求される利得帯域幅積（ｆ
Ｔ）、ベース抵抗（rbb′）および最大発振周波数（fma
x）などの特性改善には大きな制限が生じる。
幅積（ｆＴ）、ベース抵抗rbb′および最大発振周波数
（fmax）特性等のより一層の改善が要求されるに伴な
い、この寄生ベース領域３′の存在がこれらの改善に大
きな制限を与えるようになって来ている。特に利得帯域
幅（ｆＴ）について言えば、この、寄生ベース領域３′
は寄生容量として働きコレクタ充填時間を増大させるの
で、その特性向上を妨げる最大の要因である。また、ベ
ース抵抗（rbb′）も寄生ベース領域３′の有する抵抗
分に大きく依存するので、現状のままでは大幅な減少を
図ることはできない。これらの問題を解決する一つの手
段は、パターンを縮小化することによって寄生ベース領
域３′の形成幅を縮小することである。しかしこの手段
によったとしても目合露光の際の目合せ精度は有限であ
り本質的に寄生ベース領域３′を完全に無くすることの
できる手段ではないので、要求される利得帯域幅積（ｆ
Ｔ）、ベース抵抗（rbb′）および最大発振周波数（fma
x）などの特性改善には大きな制限が生じる。
本発明の目的は、上記の情況に鑑み、上記バイポーラ・
トランジスタの寄生ベース効果を大幅に抑止し得るベー
ス構造を備えた半導体装置の製造方法を提供することで
ある。
トランジスタの寄生ベース効果を大幅に抑止し得るベー
ス構造を備えた半導体装置の製造方法を提供することで
ある。
本発明の特徴は、シリコン基板の素子形成領域を露出す
る開口部を有するフィールド絶縁膜を該シリコン基板上
に形成する工程と、前記開口部内に露出する前記シリコ
ン基板の単結晶シリコンを種にして該開口部を充填しか
つ該開口部近傍の前記フィールド絶縁膜の表面部分上に
延在した単結晶シリコンエピタキシャル層を選択気相成
長法により形成する工程と、前記単結晶シリコンエピタ
キシャル層の特定領域をマスクしてその外側に不純物を
導入し、これにより前記開口部近傍の前記フィールド絶
縁膜上の該単結晶シリコンエピタキシャル層の部分にベ
ース引出用の高濃度不純物拡散層を形成する工程と、前
記特定領域の外側をマスクして単結晶シリコンエピタキ
シャル層の該特定領域内に互いに導電型を異にする２種
類の不純物を順次導入してベース領域およびエミッタ領
域を自己整合的に形成する工程とを含む半導体装置の製
造方法にある。
る開口部を有するフィールド絶縁膜を該シリコン基板上
に形成する工程と、前記開口部内に露出する前記シリコ
ン基板の単結晶シリコンを種にして該開口部を充填しか
つ該開口部近傍の前記フィールド絶縁膜の表面部分上に
延在した単結晶シリコンエピタキシャル層を選択気相成
長法により形成する工程と、前記単結晶シリコンエピタ
キシャル層の特定領域をマスクしてその外側に不純物を
導入し、これにより前記開口部近傍の前記フィールド絶
縁膜上の該単結晶シリコンエピタキシャル層の部分にベ
ース引出用の高濃度不純物拡散層を形成する工程と、前
記特定領域の外側をマスクして単結晶シリコンエピタキ
シャル層の該特定領域内に互いに導電型を異にする２種
類の不純物を順次導入してベース領域およびエミッタ領
域を自己整合的に形成する工程とを含む半導体装置の製
造方法にある。
以下図面を参照して本発明を詳細に説明する。
第１図は本発明をプレーナ型ＮＰＮバイポーラ・トラン
ジスタに実施した場合に実施例の製造方法により得られ
た構造の断面図である。第１図に示す半導体装置では、
Ｐ型シリコン基板１０と、このＰ型シリコン基板上にバ
イポーラ・トランジスタ形成領域を形成する素子分離用
絶縁膜１１と、このバイポーラ・トランジスタ形成領域
の基板上に埋込まれるＮ＋埋込層１２と、バイポーラ・
トランジスタ形成領域上に開口部を設けて素子分離用絶
縁膜１１上に積層されるフィールド絶縁膜１３と、この
Ｎ＋埋込層１２を種としてフイールド絶縁膜１３の開口
部縁端上まで延在して選択気相成長される単結晶シリコ
ン・エピタキシャル層内にそれぞれ形成されるＮ＋エミ
ッタ領域１４，Ｐ型ベース領域１５とおよびＮ型コレク
タ領域１６と、フィールド絶縁膜１３の開口部縁端上の
単結晶シリコン・エピタキシャル層の延在部内にこれら
Ｎ＋エミッタ領域１４，Ｐ型ベース領域１５およびＮ型
コレクタ領域１６とそれぞれ境界を接して形成されるベ
ース引出用のＰ＋拡散層１７とを含む。ここで、１８は
コレクタ引出用のＮ＋拡散層、１９，２０および２１は
それぞれエミッタ、ベースおよびコレクタの各電極、ま
た、２２はシリコン酸化保護膜である。
ジスタに実施した場合に実施例の製造方法により得られ
た構造の断面図である。第１図に示す半導体装置では、
Ｐ型シリコン基板１０と、このＰ型シリコン基板上にバ
イポーラ・トランジスタ形成領域を形成する素子分離用
絶縁膜１１と、このバイポーラ・トランジスタ形成領域
の基板上に埋込まれるＮ＋埋込層１２と、バイポーラ・
トランジスタ形成領域上に開口部を設けて素子分離用絶
縁膜１１上に積層されるフィールド絶縁膜１３と、この
Ｎ＋埋込層１２を種としてフイールド絶縁膜１３の開口
部縁端上まで延在して選択気相成長される単結晶シリコ
ン・エピタキシャル層内にそれぞれ形成されるＮ＋エミ
ッタ領域１４，Ｐ型ベース領域１５とおよびＮ型コレク
タ領域１６と、フィールド絶縁膜１３の開口部縁端上の
単結晶シリコン・エピタキシャル層の延在部内にこれら
Ｎ＋エミッタ領域１４，Ｐ型ベース領域１５およびＮ型
コレクタ領域１６とそれぞれ境界を接して形成されるベ
ース引出用のＰ＋拡散層１７とを含む。ここで、１８は
コレクタ引出用のＮ＋拡散層、１９，２０および２１は
それぞれエミッタ、ベースおよびコレクタの各電極、ま
た、２２はシリコン酸化保護膜である。
第１図から明らかなように、本発明のバイポーラ・トラ
ンジスタには真性ベース領域の外部に寄生ベース領域が
形成されない。また、ベース引出用のＰ＋拡散領域１７
はフィールド絶縁膜１３上に成長した端結晶シリコン・
エピタキシャル層内に形成されているので寄生容量およ
びベース抵抗（rbb′）は多結晶シリコン層を用いたも
のとか或いは半導体層上に直接形成したとかの従来構造
と比較して著しく減少する。すなわち、寄生ベース効果
が大幅に抑止されるので利得帯域幅積（ｆＴ），ベース
抵抗（rbb′）および最大発振周波数（fmax）の諸特性
が顕著に改善される。
ンジスタには真性ベース領域の外部に寄生ベース領域が
形成されない。また、ベース引出用のＰ＋拡散領域１７
はフィールド絶縁膜１３上に成長した端結晶シリコン・
エピタキシャル層内に形成されているので寄生容量およ
びベース抵抗（rbb′）は多結晶シリコン層を用いたも
のとか或いは半導体層上に直接形成したとかの従来構造
と比較して著しく減少する。すなわち、寄生ベース効果
が大幅に抑止されるので利得帯域幅積（ｆＴ），ベース
抵抗（rbb′）および最大発振周波数（fmax）の諸特性
が顕著に改善される。
第２図は本発明を縦型ＮＰＮバイポーラ・トランジスタ
に実施した場合に実施例の製造方法により得られた構造
の断面図である。第２図に示す半導体装置では、Ｎ＋エ
ミッタ領域３４，Ｐ型ベース領域３５，Ｎ型コレクタ領
域３６およびベース引出用のＰ＋拡散領域３７は何れも
Ｎ型シリコン基板３０を種としてフィールド絶縁膜３３
の開口部縁端上まで延在して選択成長された単結晶シリ
コン・エピタキシャル層内にそれぞれ形成される。ここ
で、３８，３９および４０はそれぞれエミッタ，ベース
およびコレクタの各電極を示し、また、３１および３２
はそれぞれ前実施例と同じく素子分離用絶縁膜およびシ
リコン酸化保護膜である。本実施例の縦型ＮＰＮバイボ
ーラ・トランジスタにおいても真性ベース領域の外部に
従来の如き寄生ベース領域は形成されず、また、ベース
引出用のＰ＋拡散領域３７が前実施例同様フィールド絶
縁膜３３上に成長した単結晶シリコン・エピタキシャル
層内に形成されるので寄生容量およびベース抵抗（rb
b′）は著しく小さい。すなわち、寄生ベース効果によ
る高周波諸特性の低下は格段に改善される。以上は全て
ＮＰＮバイポーラ・トランジスタに実施した場合を説明
したがＰＮＰ型のトランジスタに対しても全く同様に実
施し得ることは明らかである。また、集積回路装置と個
別装置の区別なく実施し得ることもまた明らかである。
に実施した場合に実施例の製造方法により得られた構造
の断面図である。第２図に示す半導体装置では、Ｎ＋エ
ミッタ領域３４，Ｐ型ベース領域３５，Ｎ型コレクタ領
域３６およびベース引出用のＰ＋拡散領域３７は何れも
Ｎ型シリコン基板３０を種としてフィールド絶縁膜３３
の開口部縁端上まで延在して選択成長された単結晶シリ
コン・エピタキシャル層内にそれぞれ形成される。ここ
で、３８，３９および４０はそれぞれエミッタ，ベース
およびコレクタの各電極を示し、また、３１および３２
はそれぞれ前実施例と同じく素子分離用絶縁膜およびシ
リコン酸化保護膜である。本実施例の縦型ＮＰＮバイボ
ーラ・トランジスタにおいても真性ベース領域の外部に
従来の如き寄生ベース領域は形成されず、また、ベース
引出用のＰ＋拡散領域３７が前実施例同様フィールド絶
縁膜３３上に成長した単結晶シリコン・エピタキシャル
層内に形成されるので寄生容量およびベース抵抗（rb
b′）は著しく小さい。すなわち、寄生ベース効果によ
る高周波諸特性の低下は格段に改善される。以上は全て
ＮＰＮバイポーラ・トランジスタに実施した場合を説明
したがＰＮＰ型のトランジスタに対しても全く同様に実
施し得ることは明らかである。また、集積回路装置と個
別装置の区別なく実施し得ることもまた明らかである。
第３図(a)〜(e)は本発明半導体装置の製造方法をプレー
ナ型ＮＰＮバイポーラ・トランジスタの製造に実施した
場合の一工程順序図である。本実施例によれば、まず第
３図(a)に示す如くＰ型シリコン基板１０上に素子分離
用絶縁膜１１を選択的に形成してバイポーラ・トランジ
スタの形成領域を確定した後、従来技術に従いＮ＋埋込
層１２を埋込み更にフィールド絶縁膜１３を基板全面に
形成する。ここで、フィールド絶縁膜１３を選択的に除
去してＮ＋埋込層１２上に２つの開口部を設け、Ｎ＋埋
込層を種としてこれらの開口部上に単結晶シリコン・エ
ピタキシャル層２３を選択エピタキシャル成長法を用い
て成長せしめる、このとき単結晶シリコン・エピタキシ
ャル層２３は第３図(b)に示すように開口部縁端のフィ
ールド絶縁膜１３上にまで延在して成長せしめることが
できる。このあと単結晶シリコン・エピタキシャル層１
３の表面には５００〜６００Åの薄いシリコン酸化膜２
２′が成長される。ついで第３図(c)の如くシリコン酸
化膜２２′上にシリコン窒化膜２４を形成しこの選択的
開口部に高濃度のＮ型不純物を導入してコレクタ引出用
のＮ＋拡散層１８を形成する。この際、シリコン窒化膜
２４は薄いシリコン酸化膜２２′を通してこの選択的開
口部以外に濃度Ｎ型不純物が導入されないよう作用す
る。従ってコレクタ引出用のＮ＋拡散層１８の形成後シ
リコン窒化膜２４は直ちに除去されると共に、改めてシ
リコン窒化膜２５が基板全面に成長され、コレクタ引出
用のＮ＋拡散層１８上におよび薄いシリコン酸化膜２
２′の特定領域上のみを被覆するようパターニングされ
る。この薄いシリコン酸化膜２２′上の特定領域とは将
来エミッタが形成される際窓明けされる領域を指す。こ
こで、シリコン窒化膜２５のパターンをマスクとするＰ
型不純物のイオン注入を単結晶シリコン・エピタキシャ
ル層２３に対して行ない薄いシリコン酸化膜２２′の特
定領域の周辺にこれと隣接させてベース引出用のＰ＋拡
散層１７を形成すると共に特定領域周辺の薄いシリコン
酸化膜２２′の膜厚を１０００〜２０００Å程度の厚い
シリコン酸化保護膜２２に成長させる。〔第３図(d)参
照〕。ついで第３図(e)に示すように、この特定領域上
のシリコン窒化膜２５のみを除去しＰ型不純物を改めて
イオン注入してベース拡散を行ないＰ型拡散層２６を形
成し、更に残る薄いシリコン酸化膜２２′を除去して窓
明けした後、ヒ素（Ａｓ）等のＮ型不順物を高濃度にド
ープした膜厚１０００〜２０００Åの他結晶またはアモ
ルファスのシリコン膜２７の熱アニールによってＮ＋エ
ミッタ領域１の形成と共にＰ型ベース領域１５およびＮ
型コレクタ領域１６を同時に形成する。すなわち、ベー
ス領域はエミッタ領域とセルフ・アライメント形成され
るので真性ベース領域のみから成り従来の如き寄生ベー
ス領域を形成しない。第３図(f)はこのようにして形成
されたエミッタ領域１４，ベース領域１５，コレクタ領
域１６およびベース引出用の高濃度拡散層１７の相互位
置関係を示すものである。最後にこれらの領域上にそれ
ぞれ引出電極を形成すれば実施例として上げた第１図の
ブレーナ型ＮＰＮバイポーラ・トランジスタ構造を得る
ことができる。
ナ型ＮＰＮバイポーラ・トランジスタの製造に実施した
場合の一工程順序図である。本実施例によれば、まず第
３図(a)に示す如くＰ型シリコン基板１０上に素子分離
用絶縁膜１１を選択的に形成してバイポーラ・トランジ
スタの形成領域を確定した後、従来技術に従いＮ＋埋込
層１２を埋込み更にフィールド絶縁膜１３を基板全面に
形成する。ここで、フィールド絶縁膜１３を選択的に除
去してＮ＋埋込層１２上に２つの開口部を設け、Ｎ＋埋
込層を種としてこれらの開口部上に単結晶シリコン・エ
ピタキシャル層２３を選択エピタキシャル成長法を用い
て成長せしめる、このとき単結晶シリコン・エピタキシ
ャル層２３は第３図(b)に示すように開口部縁端のフィ
ールド絶縁膜１３上にまで延在して成長せしめることが
できる。このあと単結晶シリコン・エピタキシャル層１
３の表面には５００〜６００Åの薄いシリコン酸化膜２
２′が成長される。ついで第３図(c)の如くシリコン酸
化膜２２′上にシリコン窒化膜２４を形成しこの選択的
開口部に高濃度のＮ型不純物を導入してコレクタ引出用
のＮ＋拡散層１８を形成する。この際、シリコン窒化膜
２４は薄いシリコン酸化膜２２′を通してこの選択的開
口部以外に濃度Ｎ型不純物が導入されないよう作用す
る。従ってコレクタ引出用のＮ＋拡散層１８の形成後シ
リコン窒化膜２４は直ちに除去されると共に、改めてシ
リコン窒化膜２５が基板全面に成長され、コレクタ引出
用のＮ＋拡散層１８上におよび薄いシリコン酸化膜２
２′の特定領域上のみを被覆するようパターニングされ
る。この薄いシリコン酸化膜２２′上の特定領域とは将
来エミッタが形成される際窓明けされる領域を指す。こ
こで、シリコン窒化膜２５のパターンをマスクとするＰ
型不純物のイオン注入を単結晶シリコン・エピタキシャ
ル層２３に対して行ない薄いシリコン酸化膜２２′の特
定領域の周辺にこれと隣接させてベース引出用のＰ＋拡
散層１７を形成すると共に特定領域周辺の薄いシリコン
酸化膜２２′の膜厚を１０００〜２０００Å程度の厚い
シリコン酸化保護膜２２に成長させる。〔第３図(d)参
照〕。ついで第３図(e)に示すように、この特定領域上
のシリコン窒化膜２５のみを除去しＰ型不純物を改めて
イオン注入してベース拡散を行ないＰ型拡散層２６を形
成し、更に残る薄いシリコン酸化膜２２′を除去して窓
明けした後、ヒ素（Ａｓ）等のＮ型不順物を高濃度にド
ープした膜厚１０００〜２０００Åの他結晶またはアモ
ルファスのシリコン膜２７の熱アニールによってＮ＋エ
ミッタ領域１の形成と共にＰ型ベース領域１５およびＮ
型コレクタ領域１６を同時に形成する。すなわち、ベー
ス領域はエミッタ領域とセルフ・アライメント形成され
るので真性ベース領域のみから成り従来の如き寄生ベー
ス領域を形成しない。第３図(f)はこのようにして形成
されたエミッタ領域１４，ベース領域１５，コレクタ領
域１６およびベース引出用の高濃度拡散層１７の相互位
置関係を示すものである。最後にこれらの領域上にそれ
ぞれ引出電極を形成すれば実施例として上げた第１図の
ブレーナ型ＮＰＮバイポーラ・トランジスタ構造を得る
ことができる。
第４図(a)〜(b)は本発明半導体装置の製造方法を縦型Ｎ
ＰＮバイポーラ・トランジスタの製造に実施した場合の
部分工程図を示すものである。本実施例の工程図は前実
施例の第３図(b)に相当するＮ型シリコン基板３０上へ
の単結晶シリコン・エピタキシャル層４３の選択的成長
工程とその表面を薄いシリコン酸化膜３２′で被覆する
酸化工程だけを示しているが、これ以後の工程はトラン
ジスタ構造上の違いはあっても全く同じ手順で行ない得
るので省略した。かくしてＮ＋エミッタ領域３４と形成
と同時にこれとセルフ・アライメントに形成された真性
ベース領域のみから成るＰ型ベース領域３５を備えた第
２図の縦型ＮＰＮバイポーラ・トランジスタを得ること
ができる。
ＰＮバイポーラ・トランジスタの製造に実施した場合の
部分工程図を示すものである。本実施例の工程図は前実
施例の第３図(b)に相当するＮ型シリコン基板３０上へ
の単結晶シリコン・エピタキシャル層４３の選択的成長
工程とその表面を薄いシリコン酸化膜３２′で被覆する
酸化工程だけを示しているが、これ以後の工程はトラン
ジスタ構造上の違いはあっても全く同じ手順で行ない得
るので省略した。かくしてＮ＋エミッタ領域３４と形成
と同時にこれとセルフ・アライメントに形成された真性
ベース領域のみから成るＰ型ベース領域３５を備えた第
２図の縦型ＮＰＮバイポーラ・トランジスタを得ること
ができる。
以上は全てＮＰＮバイポーラ・トランジスタについて説
明したがＰＮＰ型のトランジスタの製造に対しても実施
し得ることは明らかである。
明したがＰＮＰ型のトランジスタの製造に対しても実施
し得ることは明らかである。
以上詳細に説明したように、本発明によれば、バイポー
ラ・トランジスタは絶縁酸化膜上にベース引出用の高濃
度拡散層（外部ベース）を形成すると共に、自己整合法
によってベース，エミッタが同時に形成されているの
で、寄生ベース領域が大幅に低減され殆んど無視し得る
程度に縮少される。従って寄生コレクタ容量およびベー
ス抵抗が著しく減少するので利得帯域幅積（ｆＴ），最
大発振周波数（fmax）などの高周波特性を格段に向上せ
しめ得る。特に、ベース抵抗（rbb′）は、ベース引出
し部が選択成長された単結晶シリコン層内に形成される
ので、従来の多結晶シリコンを使用した場合に比べ遥る
かに低いベース抵抗値が実現される。
ラ・トランジスタは絶縁酸化膜上にベース引出用の高濃
度拡散層（外部ベース）を形成すると共に、自己整合法
によってベース，エミッタが同時に形成されているの
で、寄生ベース領域が大幅に低減され殆んど無視し得る
程度に縮少される。従って寄生コレクタ容量およびベー
ス抵抗が著しく減少するので利得帯域幅積（ｆＴ），最
大発振周波数（fmax）などの高周波特性を格段に向上せ
しめ得る。特に、ベース抵抗（rbb′）は、ベース引出
し部が選択成長された単結晶シリコン層内に形成される
ので、従来の多結晶シリコンを使用した場合に比べ遥る
かに低いベース抵抗値が実現される。
さらにフィールド絶縁膜上のベース引出用の高濃度不純
物拡散層は、他結晶シリコンに形成されているのではな
く単結晶シリコンに形成されている。したがってベース
抵抗はさらに低減される。
物拡散層は、他結晶シリコンに形成されているのではな
く単結晶シリコンに形成されている。したがってベース
抵抗はさらに低減される。
また、ベース電極とエミッタ電極とは同一の平坦面に披
着されるから、その形成を容易に行うことができる。ま
た、コレクタ領域を形成する開口部がエミッタ領域やベ
ース領域より大きな面積となっているから、それだけコ
レクタ抵抗が低減される。
着されるから、その形成を容易に行うことができる。ま
た、コレクタ領域を形成する開口部がエミッタ領域やベ
ース領域より大きな面積となっているから、それだけコ
レクタ抵抗が低減される。
第１図は本発明をプレーナ型ＮＰＮバイポーラ・トラン
ジスタに実施した場合に実施例の方法により得られた構
造の断面図、第２図は本発明を縦型ＮＰＮバイポーラ・
トランジスタに実施した場合に実施例の方法により得ら
れた構造の断面図、第３図(a)〜(f)は本発明半導体装置
の製造方法をプレーナ型ＮＰＮバイポーラ・トランジス
タの製造に実施した場合の一工程順序図、第４図(a)〜
(b)は本発明半導体装置の製造方法を縦型ＮＰＮバイポ
ーラ・トランジスタの製造に実施した場合の部分工程
図、第５図は従来一般に使用される縦型ＮＰＮバイポー
ラ・トランジスタの断面構造図である。 １０……Ｐ型シリコン基板、３０……Ｎ型シリコン基
板、１１，３１……素子分離用絶縁膜、１２……Ｎ＋埋
込層、１３，３３……フィールド絶縁膜、１４，３４…
…Ｎ＋エミッタ領域、１５，３５……Ｐ型ベース領域、
１６，３６……Ｎ型コレクタ領域、１７，３７……ベー
ス引出用のＰ＋拡散層、１８……コレクタ引出用のＮ＋
拡散層、１９，３８……エミッタ電極、２０，３９……
ベース電極、２１，４０……コレクタ電極、２２，３２
……シリコン酸化保護膜、２２′，３２′……薄いシリ
コン酸化膜、２３，４３……選択成長された単結晶シリ
コン・エピタキシャル層、２４，２５……シリコン窒化
膜、２６……Ｐ型拡散層、２７……多結晶またはアモル
ファスのシリコン膜。
ジスタに実施した場合に実施例の方法により得られた構
造の断面図、第２図は本発明を縦型ＮＰＮバイポーラ・
トランジスタに実施した場合に実施例の方法により得ら
れた構造の断面図、第３図(a)〜(f)は本発明半導体装置
の製造方法をプレーナ型ＮＰＮバイポーラ・トランジス
タの製造に実施した場合の一工程順序図、第４図(a)〜
(b)は本発明半導体装置の製造方法を縦型ＮＰＮバイポ
ーラ・トランジスタの製造に実施した場合の部分工程
図、第５図は従来一般に使用される縦型ＮＰＮバイポー
ラ・トランジスタの断面構造図である。 １０……Ｐ型シリコン基板、３０……Ｎ型シリコン基
板、１１，３１……素子分離用絶縁膜、１２……Ｎ＋埋
込層、１３，３３……フィールド絶縁膜、１４，３４…
…Ｎ＋エミッタ領域、１５，３５……Ｐ型ベース領域、
１６，３６……Ｎ型コレクタ領域、１７，３７……ベー
ス引出用のＰ＋拡散層、１８……コレクタ引出用のＮ＋
拡散層、１９，３８……エミッタ電極、２０，３９……
ベース電極、２１，４０……コレクタ電極、２２，３２
……シリコン酸化保護膜、２２′，３２′……薄いシリ
コン酸化膜、２３，４３……選択成長された単結晶シリ
コン・エピタキシャル層、２４，２５……シリコン窒化
膜、２６……Ｐ型拡散層、２７……多結晶またはアモル
ファスのシリコン膜。
Claims (1)
- 【請求項１】シリコン基板の素子形成領域を露出する開
口部を有するフィールド絶縁膜を該シリコン基板上に形
成する工程と、前記開口部内に露出する前記シリコン基
板の単結晶シリコンを種にして該開口部を充填しかつ該
開口部近傍の前記フィールド絶縁膜の表面部分上に延在
した単結晶シリコンエピタキシャル層を選択気相成長法
により形成する工程と、前記単結晶シリコンエピタキシ
ャル層の特定領域をマスクしてその外側に不純物を導入
し、これにより前記開口部近傍の前記フィールド絶縁膜
上の該単結晶シリコンエピタキシャル層の部分にベース
引出用の高濃度不純物拡散層を形成する工程と、前記特
定領域の外側をマスクして単結晶シリコンエピタキシャ
ル層の該特定領域内に互いに導電型を異にする２種類の
不純物を順次導入してベース領域およびエミッタ領域を
自己整合的に形成する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205471A JPH0620072B2 (ja) | 1987-08-18 | 1987-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205471A JPH0620072B2 (ja) | 1987-08-18 | 1987-08-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6447071A JPS6447071A (en) | 1989-02-21 |
| JPH0620072B2 true JPH0620072B2 (ja) | 1994-03-16 |
Family
ID=16507410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205471A Expired - Lifetime JPH0620072B2 (ja) | 1987-08-18 | 1987-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19901069A1 (de) * | 1999-01-14 | 2000-07-27 | Daimler Chrysler Ag | Brennkraftmaschine mit ansteuerbarer Ladeluft-Förderleistungseinstelleinheit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643754A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS61188966A (ja) * | 1985-02-16 | 1986-08-22 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPS61296767A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-08-18 JP JP62205471A patent/JPH0620072B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643754A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS61188966A (ja) * | 1985-02-16 | 1986-08-22 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPS61296767A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6447071A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6381855A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| US6680522B1 (en) | Semiconductor device with reduced electrical variation | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPS6028146B2 (ja) | 半導体装置の製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| JPH0437581B2 (ja) | ||
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JPH0136710B2 (ja) | ||
| JP3209443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JP2002222938A (ja) | 半導体装置 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH04271126A (ja) | 半導体装置およびその製造方法 |