JPS6028146B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しくは、ベー
スコンタクト（ベース引出し用電極）とェミツタをセル
フアラィンで形成することによって、占有面積の減少と
べ‐ス・コレクタ接合容量の低下を達成した、半導体装
置の製造方法に関する。

従釆、バィポーラトランジス夕の製造において、ベース
とェミツタのコンタクト孔は、それぞれ、マスクを用い
る選択エッチングによって、別々に形成されていた。

周知のように、選択エッチングに用いられるマスク合わ
せには、最小１〃ｍ程度の誤差が生ずるのは避けられな
いので、マスクを用いる選択エッチングを行なうときは
、マスク合わせに見あつただけの余裕をとる必要がある
。したがって、エミツ夕とベースのコンタクト孔を別々
に形成する従来の製造方法では、ベースの機方向の寸法
が必然的に大きくなり、占有面積やベース・コレクタ接
合容量を大きくする原因となつていた。占有面積やベー
ス・コレク夕援合容量を小さくするためには、ベースの
横方向の寸法を小さくする必要があるので、ェミツタと
べ‐スのコンタクト孔をセルフアラィン（自己整合法）
によって形成して、マスク合わせにともなう誤差に起因
するベースの横方向の寸法増大を防止する方法が提案さ
れている（特関昭５３−１３２２７５）。

この方法は、ベースの横方向の長さを小さくし、トラン
ジスタの高周波特性を改善するのに極めて有効であるが
、実用上の見地からすれば、制御性をさらに向上させる
ことが望ましい。本発明は、上記従来の方法をさらに改
善するために行なわれたもので、ェミツタ領域とべ‐ス
電極の引出し部をセルフアラィンによって形成する際に
、シリコンの選択成長を用いることによって、高性能の
半導体装置を極めて容易に量産することのできるような
、半導体装置の製造方法を提供するものである。

以下、図面を用いて本発明を詳細に説明する。

第１図乃至第４図は、本発明の一実施例を説明するため
の工程図である。まず、第１図に示すように、高濃度の
ｎ型不純物を含むシリコン基板１上に、ｎ型層２を周知
の方法によってェピタキシャル成長させた後、第１の二
酸化ケイ素膜３、チッ化ケイ素膜４、第２の二酸化ケイ
素膜５および多結晶シリコン膜６を積層被着する。

上記第１の二酸化ケイ素膜３の膜厚は約５仇ｍ程度と非
常に薄く、熱酸化法によって形成するのが便利である。
また、チッ化ケイ素膜４および第２の二酸化ケイ素膜５
はＣＶＤ法（化学蒸着法）、多結晶シリコン膜６はＳｊ
Ｈ４とＮ２を用いた周知のＣＶＤ法によって、容易に形
成することができる。つぎに、公知のフオトヱッチング
によって、上記多結晶シリコン膜６の所望部分を選択ェ
ッチして除き、残った多結晶シリコン膜６をマスクにし
て、上記第２の二酸化ケイ素膜５をエッチする。さらに
、この二酸化ケイ素膜５のエッチを過度に行なえば、第
２図に示すように、サイドエッチによって多結晶シリコ
ン膜６の閥孔部近傍の下部における第２の二酸化ケイ素
膜もエッチされて除去されるので、多結晶シリコン膜６
のひさしが形成される。したがって、アルミニウム膜７
を通常の真空蒸着法によって上方から形成すると、ひさ
しの背後にはアルミニウムは被看されないため、断続し
たアルミニウム膜７が形成される。なお、この際、アル
ミニウム以外の金属を、適宜用い得ることはいうまでも
ないが、沸点が低く容易に蒸着できること、エッチング
が容易であること、などの理由から、アルミニウムが最
も好ましい。また、彼着されるアルミニウム膜７の膜厚
は、ほぼ１５仇舷程度が適当である。つぎに、上記アル
ミニウム膜７をマスクに用いて、上記チツ化ケイ素膜４
の露出部分をェッチして除去する。

この際のエッチング手段として、ＣＦ４を雰囲気ガスと
するプラズマエッチングを用いれば、極めて正確なエッ
チングを行なうことができる。ただし、ＣＦ４を用いた
プラズマエッチングによるエッチ速度は、チッ化ケイ素
よりシリコンの方が大きいので、多結晶シリコン膜６の
露出面をかろく酸化して二酸化ケイ素で覆っておけばよ
い。なお、上記アルミニウムのかわりに、熱リン酸には
溶解しない金属を用いれば、プラズマエッチングのかわ
りに、熱リン酸を用いた緑式エッチングによって、チッ
化ケイ素膜４の露出部分を除去することができる。上記
チッ化ケイ素膜４の露出部分をエッチする際に被着され
た二酸化ケイ素膜、および上記アルミニウム膜７を除去
し、チッ化ケイ素膜のエッチングにより現われた部分の
二酸化ケイ素膜３を除去した後、気相成長法によってシ
リコンを選択成長させる。

選択成長技術によってシリコンを成長させると、多結晶
シリコン膜６およびｎ型シリコン層２上にのみシリコン
が成長し、チッ化ケイ素膜４上には成長しないので、第
３図に示すように、多結晶シリコン層６の上面からｎ型
シリコン層２の表面に達するシリコン層８が形成される
。上記気相成長の条件の一例としては、通常のシリコン
ェピタキシャル成長の場合と同様に、ＳＩＣ１４と日２
を用い、成長温度のみをェピタキシヤル成長の場合より
やや低く、ほぼ９００ｑｏ前後にて行なう。このような
条件で３〜４分間成長を行なえば厚さ約５，０００Ａの
シリコン膜が得られ、多結晶シリコン上にはやはり多結
晶シリコン、単結晶シリコン上には結晶性の低い単結晶
が、それぞれ成長し、両者は接続される。つぎに、ホウ
素などｐ型不純物を高濃度（表面濃度ら２ぴ／地）に拡
散し、低抵抗のベースコンタクト１４を形成した後、全
面にホウ素を１び４／係打込み、加熱してアニールを行
なうと、第４図に示すように、上記基板の表面領域には
ベース１０が形成される。

この後で不要部分の多結晶シリコン膜６，８を選択的に
除去し、上記ベース・コンタクト１４の表面を酸化して
、厚さ４，０００Ａの二酸化ケイ素膜９を彼着した後、
ベース１０上に彼着されているチッ化ケイ素膜４および
二酸化ケイ素膜３の露出部分をェッチして除き、ｎ型ェ
ピタキシャル層２の表面を露出させる。二酸化ケイ素膜
３の膜厚はベース・コンタクト１４上に被看されている
二酸化ケイ素膜９の膜厚よりはるかに薄いので、マスク
を用いなくても選択的に除去できる。上記露出されたｎ
型ェピタキシヤル層２の表面を、少なくとも覆うように
多結晶シリコン膜１１を被着し、リンなどのｎ型不純物
を、通常の熱拡散法によって基板の表面領域に拡散し、
第４図に示すように、ェミッタ１２および低抵抗のェミ
ッタ・コンタクト１１を形成した。

熱拡散法のかわりにイオン打込みを用いてもよいことは
、いうまでもない。電極接続用の孔１３を形成し、ベー
ス・コンタクト１４およびエミツタ・コンタクト１１に
それぞれ接続する配線（図示せず）を形成した後、保護
膜（図示せず）によって全面を覆えば、半導体装置が形
成される。

上記説明から明らかなように、本発明の特徴は、エミツ
タとべ−ス・コンタクトをセルフアラィンによって形成
し、かつ、多結晶シリコン膜と基板の両側から、選択的
に多結晶シリコンを成長させ、両者を接続させてベース
・コンタクトを形成することである。

従来は、多結晶シリコン膜を全面に彼着し、マスクを用
いる選択エッチングによって、不要部分を除去していた
が、本発明によれば、このような従来法よりもはるかに
高い精度で、容易に形成することができるので、実際に
半導体装置を量産するためには極めて好適である。

また、セルフアラィンを用いない従来の製造方法では、
ベースの横方向の長さが、ほぼ２０ムｍ程度になってし
まうが、本発明によれば、４ｒｍ程度にすることは容易
であり、ベース・コレクタ接合容量は大幅に減少して、
スイッチング速度は著しく迅速になる。

【図面の簡単な説明】

第１図乃至第４図は、本発明の一実施例を示す工程図で
ある。 １…・・・基板、２・・・・・・シリコンヱピタキシャ
ル層、３，５，９・・・・・・二酸化ケイ素膜、４…・
・・チッ化ケイ素膜、６，８，１１・・・…多結晶シリ
コン膜、１０……ベース、１２……ェミッタ、１４……
ベースコンタクト。 矛′函 才２図 才３図 才子図

Claims (1)

1. 【特許請求の範囲】 １ 下記工程を含む半導体装置の製造方法（１） 第１
   導電型を有する半導体基板上に第１の二酸化ケイ素膜、
   チツ化ケイ素膜、第２の二酸化ケイ素膜および多結晶シ
   リコン膜を積層して被着する工程。 （２） 上記多結晶シリコン膜の所望部分を除去し、露
   出された上記第２の二酸化シリコン膜を除去した後、さ
   らにサイドエツチによつて、上記多結晶シリコン膜のひ
   さしを形成する工程。 （３） 金属膜を上方よる被着する工程。 （４） 上記金属膜が被着されていない部分の上記チツ
   化ケイ素膜および上記第１の二酸化ケイ素膜を除去して
   上記半導体基板の表面を露出する工程。 （５） 上記金属膜を除去し、上記多結晶シリコン膜の
   表面と上記半導体基板の露出された表面上に多結晶シリ
   コン膜を選択的に成長させることにより、上記多結晶シ
   リコン膜の表面と上記半導体基板の露出された表面を上
   記多結晶シリコンによつて接続する工程。 （６） 第２導電型不純物を導入して、上記多結晶シリ
   コンおよび上記多結晶シリコン膜を低抵抗化する工程。