JPS59193059A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しくは、セル
７アライン（自己整合）によってバイポーラ半導体装置
を製造する方法に関する。

周知のように、従来のバイポーラトランジスタのベース
とエミッタのコンタクト孔は、それぞれ異なるマスクを
用いるホトエツチングによって形成された。そのため、
各ホトエツチングを行なうたびに、マスク合わせの誤差
が生ずるのは避けられず、占有面積やベース・コレクタ
接合容量が大きくなって、素子を高速化、高密度化する
上で大きな障害となっていた。

このような問題を解決するため、エミッタとベースコン
タクト孔を自己整合で形成することによって、マスク合
わせにともなう誤差をナクシ、占有面積を減少させる方
法が提案きれている（特開昭５３−１３２２７５　）。

この方法は、ベースの横方向の寸法を小さくし、高周波
特性を向上式せるには極めて有効な方法であるが、ベー
ス電極引出し部とエミッタ領域との間隔が極度に小さい
。そのため、ベースコンタクト部の拡散層（いわゆるグ
ラフトベース）とエミツタ層が接触しやすく、電流増幅
率やエミッタ・ベース抵抗の低下およびエミッタ・ベー
ス接合容量の増大など、好１しくない現象が発生するの
で、上記方法を実用化するためには、さらに改善が必要
である。

本発明の目的は、上記従来の問題を解決し、特性のすぐ
れたバイポーラトランジスタを、高い精度で容易に形成
することのできる半導体装置の製造方法を提供すること
である。

本発明の他の目的は、エミッタとベースコンタクト化を
、トランジスタの特性低下の恐ｎなしに、自己整合で形
成することのできる半導体装置の製造方法を提供するこ
とである。

上記目的を達成するため、本発明は、グラフトベースの
不純物分布に傾斜を持たせることによって、耐圧の低下
と接合容量の増大を防止するものである。

以下、本発明の詳細な説明する。

第１図は従来の方法によって形成されたバイポーラトラ
ンジスタのベースコンタクト部分の断面構造を、模式的
に示した図であや、ベースコンタクトとエミッタは、自
己整合によって形成されている。

シリコン基板１の表面上に、二酸化シリコン膜２窒化ケ
イ累膜３、多結晶シリコン膜４が第１図に示したように
被着芒れ、グラフトベース５は、上記多結晶シリコン膜
４を介しての不純物拡散によって均一に形成式れる。

エミッタ領域８とベースコンタクト碩域の分離は、上記
多結晶シリコン層４の表面を酸化して形成された二酸化
シリコン膜６によって行なわれるため、クラフトベース
とエミッタの間隔は必然的に小さくなり、しかも、グラ
フトベース５とエミッタ８は拡散によって形成されるた
め、それぞれ横方向に広がるのは避けられない。

その結果、第１図に示したように、グラフトベース５と
エミッタ８がベース７を越えて大きく重なってし筐い、
電流増幅率の低下およびエミッタ・ベース間接合容量増
大による動作速度の低下など、素子の特性が著るしく低
下する。

本発明は、第２図に示したように、ボロンなどの不純物
をドープした多結晶シリコン膜４′から、その上に被着
しである多結晶シリコン膜４を介して熱拡散を行なうこ
とによって、エミッタ８に近づくほど不純物濃度が低く
なり、かつ、厚さも薄くなるようなグラフトベース５′
を形成し、クラフトベースとエミッタの重すりによって
生ずる障害を抑制するものである。

第３図は本発明の一実施例を示す工程図であるが、まず
、第３図（ａ）に示したように、部分的に形成された高
濃度のｎ形不細物領域と、表面にエピタキシャル成長ざ
ｎたｎ形層を有する基板１を熱酸化して、膜厚５Ｑｎｍ
の二酸化シリコン膜２を形成した。

つぎに、上記二酸化シリコン膜２上に、周知のＣＶＤ　
（化学蒸着）法によって窒化シリコン膜（膜厚１２０　
ｎ　ｍ　）　３および膜厚２００ｎｍの第１の多結晶シ
リコン膜４′を積層して被着した。

周知の熱拡散法を用いて、上記第１の多結晶シリコン膜
に、Ｐ形不細物としてボロンを９５０７？で３０分間拡
散させた。

周知のホトエツチング技術を用い、ベースコンタクト領
域とベース・エミッタ領域を形成すべき部分上に被着さ
ｎである上記多結晶シリコン膜４′をエッチして除去し
た。

この際、第１の多結晶シリコン膜４′をオーバーエッチ
して、第３図（ｂ）に示したように、ホトレジスト膜９
のひさしを形成しＰ後、真空蒸着法によって、厚さ１５
０ｎｍのアルミニウム膜１ｏを被着した。上記ホトレジ
スト膜９のひさしのため、アルミニウム膜１ｏは連続し
た膜とはならず、ホトレジスト膜９上と窒化シリコン膜
３上に、そ扛ぞれ分離して被着された。この工程におい
て、たとえばクロムなどアルミニウム以外の各穐金属や
非金属膜を使用できることはいう捷でもない。

上記ホトレジスト膜９を、その上に被着されであるアル
ミニウム膜１０とともに除去し、第３図（Ｃ）に示した
ように、窒化シリコン膜３の露出部分およびその下δ二
酸化シリコン膜２を反応性ス・くツタエツチングによっ
て除去した後、窒化シリコン膜３上に被着をれているア
ルミニウム膜１０を王水によって除去した。

なお、第３図（Ｃ）に示した構造を得るため、本実施例
においては、上記のようにリフトオフ法を用いた。しか
し、Ｆｉｇ、　　３（Ｃンに示した構造は、リフトオフ
法以外の周知の方法によって形成することも可能であり
、本発明が上記リフトオフ法に限定されるものでないこ
とは、いう壕でもない。

第３図（ｄ）に示すように、第２の多結晶シリコン膜４
を全面に被着した後、加熱して、上記第１の多結晶シリ
コン膜４′内にドープされている不純物を、上記第２の
多結晶シリコン膜４へ拡散させる。

この際、上記第１の多結晶シリコン膜４′からシリコン
基板１のベースコンタクト領域へも不純物拡散が行なわ
ｎ１第３図（ｅ）に示したように、グラフトベース５が
形成さ扛た。なお、本工程における熱処理は、本実施例
では、窒素雰囲気中１０００ｔｌ’、３０分という条件
で行なった。

つぎに、高不純物濃度の多結晶シリコン溶解し難いエッ
チ液（本実施例では、平担なエッチ而が得らｎるように
、アルコールと界面活性剤を添加した抱水ヒドラジンを
使用した）を用い、５０ｒでエツチングを行なって、上
記第２の多結晶シリコン膜４のうち、上記工程によって
高濃度の不純物が拡散式れな〃）つた部分を、第３図（
ｅ）に示したように除去した。

第４図は、上記エッチ液を用いてエツチングを行なった
際の比エツチング速度の不純物濃度依存性を示す。

第４図は、単結晶シリコン基板の（１００）而について
測定した結果を示したが、不純物？ａ＃がほぼ１０　”
　ｃｍ−’　　以上になると、比エッチ速度の低下が始
甘り、はぼ１０２０ｃｍ″′３以上になると、比エッチ
速度の低下は極めて顕著になって、エツチングによる選
択的除去を容易に行なうことができる。

なお、実施例ではヒドラジンエッチ液を用いたが、反応
性スパッタエッチなどで、同等のエッチ特性が得ら扛る
場合には使用可能であることはいうまでもない。

１だ、第５図は、上記熱拡散の工程において、熱処理条
件を窒素雰囲気中１０００ｃとしたときの、第２の多結
晶シリコン膜内の不純物拡散速度を求めた結果を示し、
上記条件で３０分間熱処理を行なえば、はぼ０．７μｍ
拡散することが認められた。

上記のように、上記拡散工程において、不純物は第２の
多結晶シリコン膜内のみではなく、シリコン基板１内に
も拡散し、グラフトベース５′が形成される。この基板
内における不純物の拡散は、ベースコンタクト領域の外
側から、内側のエミツな 夕領域へ徐々に広がって行くため、エミッタ側に、るに
ともなって、不純物濃度は次第に低下し、厚さく深さ）
も薄くなる。

このようなりラフトベース５′は、第２図に示したよう
に、たとえエミッタ領域８と接触しても、実質的な影響
は極めて小さく、耐圧の低下や接合容量の増加はほとん
ど起らない。

そのため、電流増幅率や動作速度の低下は起らず、極め
て特性のすぐれたバイポーラトランジスタを、容易に形
成することができる。

なお、第２図に示した構造のバイポーラトランジスタを
形成するには、第３図に示した工程によって、クラフト
ベース５を形成した後、第２の多結晶シリコン膜４の光
面を酸化して二酸化シリコン膜６を形成し、エミッタ領
域上にＰＭ　’Ｒｉ　ｎている二酸化シリコン膜２と窒
化シリコン膜３をエッチして、除き、ベース７とエミッ
タ８を周知の手段によって形成すればよい。

以上説明したように、本発明によれば、エミッタが高濃
度のグラフトベースと接触することがないため、エミツ
ト・ベース間耐圧の低下、電流増幅率の低下、および接
合容量の増大を有効に防止することができ、筒周波特性
のすぐれたバイポーラトランジスタを形成できる。

【図面の簡単な説明】

第１図および第２図は、それぞれ従来および本発明によ
って形成されたバイポーラトランジスタの要部の断面構
造を示す模式図、第３図は本発明の一実施例を示す工程
図、第４図は比エッチ速度の不純物濃度依存性を示す曲
朦図、第５図は加熱時間と不純物の拡散距離の関係を示
す曲線図である。 １・・・シリコン基板、２．６・・・二酸化シリコン膜
。 ３・・・窒化シリコン膜、４．４’・・・多結晶シリコ
ンｆｆｌ、　　５．５’・・・グラフトベース、７・・
・ベース、８・・・エミッタ。 第１図 第　Ｚ　図 第３図 ■　４　　図 第　５　図 ７）Ｄ熟呵内（外０ 手続補正書 昭和　５％　５月２８０ 特許庁長官殿 事件の表示 昭和５８年　特許願　第５０３９６号 発明の名称　　　半導体装置の製造方法補正をする者 事件との関係　　　特　許　出　願　人名称（５］、０
）　　　　株式会社　日　立　製　作　新名称（４２２
）　　日本電信電話公社 代理人 居所〒１００　　　　東京都千代田区丸の内−丁目５番
１号株式会社　日　立　製　作　所　内 補正の対象　　　　　明細書の特許請求の範囲の欄。 補正の内容　　　　　別紙の通り。 特許請求の範囲 ■、下記工程を含む半導体装置の製造方法。 （１）第１導電形を有する半導体基板上に、二酸化シリ
コン膜、窒化シリコン膜および第２導電形不純物を多基
に含む第１の多結晶シリコン膜を積層して被着する工程
。 （２）エミッタを形成すべき部分−にに被着されている
」−記第１の多結晶シリコン膜を除去し、さらに、グラ
フ１−ベースを形成すべき部分の上記シリコン基板の表
面を露出さぜる工１′ｌｉ５、（３）第２の多結晶シリ
コン膜を全面に被着する工程。 （４）熱処理して、上記第１の多結晶シリコン膜内に含
まれる上記不純物を」−記第２の多結晶シリコン膜内へ
拡散させるとともに上記シリコン基板内に拡散させてタ
゛ラフｌ−ベースを形成する工程。 （５）上記第２の多結晶シリコン膜の上記不純物が拡散
されていない部分を除去見り皮、−戎った上肚策λ久多
殖ｊ支現コｆｌ−ｐ人両」■し、露出された星公勿上記
窒化シリコン膜と上記二酸化シリコン膜を除去する工程
。 （６）上記シリコン基板にベースおよびエミッタを形成
する工程。

Claims (1)

1. 【特許請求の範囲】 １、下記工程を含む半導体装置の製造方法（υ　第１導
   電形を有する半導体基板上に、二酸化シリコン膜、窒化
   シリコン膜および第２導電形不純物を多量に含む第１の
   多結晶シリコン膜を積層して被着する工程。 （２）エミッタを形成すべき部分上に被着されている上
   記第１の多結晶シリコン膜を除去し、さらに、グラフト
   ベースを形成すべき部分の上記シリコン基板の表面を露
   出させる工程。 （３）第２の多結晶シリコン膜を全面に被着する工程。 （４）熱処理して、上記第１の多結晶シリコン膜内に含
   まｎる上記不純物を上記第２の多結晶シリコン膜内へ拡
   散させるとともに上記シリコン基板内に拡散させてグラ
   フトベースを形成する工程。 （５）上記第２の多結晶シリコン膜の上記不純物が拡散
   されていない部分を除去し、露出された上記窒化シリコ
   ン膜と上記二酸化シリコン膜を除去する工程。 （６）上記シリコン基板にベースおよびエミッタを形成
   する工程。