JPS62139355A

JPS62139355A - 半導体装置

Info

Publication number: JPS62139355A
Application number: JP28061785A
Authority: JP
Inventors: Nobuhiro Endo; 遠藤　伸裕
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-12-12
Filing date: 1985-12-12
Publication date: 1987-06-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は半導体装置、特にバイポーラトランジスタお
よびその集積回路の構造に関するものである。

（従来の技術）従来、例えばｐ型シリコン基板上に素子活性領域となす
べき領域に高濃度のｎ型埋込み不純物層をイオン注入法
などによって設けたコレクタ領域とし、その上にｎ型の
低濃度層をエピタキシャル成長した後ｐ型ベース拡散領
域とその中に高濃度ｎ型エミッタ領域を設けてｎｐｎ型
バイポーラトランジスタを構成していた（例えばアイ・
イー・イー・イー、ジャーナル・オブ・ソリード・ステ
ート・サーキット（ＩＥＥＥ、Ｊ、５ｏｌｉｄ−８ｔａ
ｔｅ　Ｃ１ｒｃｕｉｔｓ、Ｖｏｌ、５Ｃ−１６，Ｎｏ、
５．ｐｐ、４２４−４２９．１９８１））。

（発明が解決しようとする問題点）第５図は従来のｎｐｎ型バイポーラトランジスタの模式
的な断面構造を示したもので、１０１はｐ型シリコン基
板、１０２は高濃度ｎ型埋込み不純物層、１０３はｎ型
エピタキシャル成長層、１０４はｐ型チャネルストッパ
ー領域、１０５はフィールド酸化膜、１０６はベース拡
散領域、１０７はエミッタコンタクト領域、１０８はコ
レクタコンタクト領域、１０９は層間絶縁膜、１１０は
それぞれの電極配線という構成が多用されている。

このようなバイポーラトランジスタにおいて次の２つの
事柄が要求される。第１はトランジスタのスイッチング
速度を向上させるには、従来の高濃度ｎ型埋込み不純物
層１０２の抵抗を下げることが必要である。第２は、素
子分離領域を小さくして高密度化を計ることが必要であ
る。しかし、従来の構造では、これらの要求を同時に満
足することはできなかった。すなわち、高濃度ｎ型埋込
み不純物層１０２の不純物濃度を上げて抵抗を下げよう
とすると、ｎ型エピタキシャル成長層１０３を成長する
場合、オートドーピングと称される下地不純物が侵入す
る効果が大きくなり、低濃度エピタキシャル表面を得る
にはｎ型エピタキシャル成長層を厚く形成しなければな
らない。その結果、厚いエピタキシャル膜をフィールド
酸化膜によって分離しようとすると、酸化膜が窒化膜下
へ食い込むバーズビーク量が大きくなり素子分離領域の
増大をまねく。このようにコレクタ抵抗を下げることに
より高速化を計ると、素子分離に要する寸法が増加し、
素子の高密度化の妨げとなる欠点があった。

現在、バイポーラトランジスタの高速性と高密度性を同
時にしかも顕著に実現するトランジスタ構造や手段は報
告されていない。本発明の目的は、これらの問題点を解
決する新しいバイポーラトランジスタあるいは集積回路
の構造を提供することにある。

（問題点を解決するための手段）本発明は、絶縁体素子分離領域によって分離された半導
体層の中に、エミッタ、ベース、コレクタ領域がこの順
に形成され、半導体層が、エミッタ領域側またはコレク
タ領域側で支持基板上に絶縁体層を介して形成されてい
るバイポーラトランジスタにおいて、コレクタ領域側の
半導体層面の一部もしくは全域に、金属または金属シリ
サイドを半導体層面とオーム性接触をなして形成し、前
記絶縁体層と支持基板とが、絶縁性接着層によって接着
していることを特徴とするバイポーラトランジスタであ
る。

（作用）従来のコレクタ領域は高濃度不純物拡散したシリコン層
であったが、それより十分の１から十分の１のシート抵
抗値をもつ金属シリサイドもしくは金属に置き換わるた
め、コレクタ抵抗値が著しく低減し、バイポーラトラン
ジスタの高速動作に有利になることが期待される。また
、オートドーピングの問題から回避できるので、素子活
性領域を０．５〜ｌｐｍまで薄くすることによって素子
分離領域が浅くなり、分離幅も小さくなる。このため、
バイポーラ集積回路を微細化することができ、素子の高
密度化に大きな効果を発揮する。

（実施例）以下、図示によって本発明の実施例について述べる。第
３図は本発明の第１実施例の製造工程を示す概略断面図
である。１００ｃｍ程度の比抵抗を一部するｐ型シリコ
ン基板２０１上に選択酸化法（ＬＯＣＯ８法）によって
素子分離用の厚さＩｐｍのフィールド酸化膜２０２を形
成した後、ｐ型ベース拡散領域２０３、高濃度ｐ型ベー
スコンタクト領域２０４、高濃度ｎ型エミッタコンタク
ト領域２０５およびコレクタコンタクト領域２０６を通
常のバイポーラデバイスプロセス技術を用いて形成する
。次に層間絶縁膜２０７を堆積し、それぞれコンタクト
穴を設けて配線電極材料例えばアルミニウム膜をスパッ
タ蒸着し、ベース、エミッタ、コレクタのそれぞれの電
極配線２０８を形成し、合金化する。こうして第３図（
ａ）が得られる。保護膜としてシリコン酸化膜２０９を
ＣＶＤ法によって堆積した後、エポキシ系高分子間脂な
どの接着層２１０をスピン塗布し、ガラス板など他の支
持基板２１１を加工した半導体基板表面にはり合わせる
。このようにして第３図（ｂ）が得られる。次にシリコ
ン基板２０１を裏面からメカツボリジングを用いてフィ
ールド酸化膜２０２の底部が露出するまで除去する。例
えば砥粒としてコロイダルシリカ、化学液として有機ア
ミンを用いるとシリコン酸化膜２０２をストッパーとし
てシリコン層を研磨することができ薄くて平坦平滑なシ
リコン表面が得られる。続いて研磨シリコン表面上をイ
オン注入法などによってＮ型化した後、アルミニウムを
スパッタ蒸着し、素子活性領域のみを残すように低抵抗
コレクタ領域をパターン化する。２００６Ｃ以下で合金
化し金属オーミック接触層２１３を形成した後、保護膜
２１４（例えば５ｉ０２膜）を堆積する。これらの合金
化と保護膜のＣＶＤに用いられる温度は接着層２１０が
安定に存在する温度範囲が望ましく、本実施例では２０
０°Ｃが用いられたが、より耐熱性の例えばポリイミド
系樹脂接着剤を用いる場合には２００°Ｃ以上でも構わ
ない。こうして第３図（ｃ）が得られる。次に、前述し
た接着層２１０の材料とは性質の異なる接着層２１５、
例えば鉛ガラスなどの低融点ガラスを保護膜２１４上に
形成し、別の支持基板２１６、例えばガラス基板を接着
させると第３図（ｄ）が得られる。最後に、接着層２１
５を溶解させずに接着層２１０を溶解するトリクレンな
どの溶剤に浸たすと、支持基板２１１を容易に剥すこと
ができる。このようにして形成されたのが第１図であり
、必要に応じてポンディングパッド上の保護膜２０９を
写真蝕刻技術を用いて除去することがセきる。

本実施例では低抵抗コレクタ領域をアルミニウム金属を
用いたが、金属シリサイドを用いてもよい。

また、コレクタ間の配線をするときはコレクタコンタク
ト領域２０６及びコレクタコンタクト電極２０８を形成
せず、金属オーミック接触層側が配線すれば、バイポー
ラトランジスタの単位寸法は著しく低減される。例えば
エミッタ、ベース、コレクタのそれぞれの領域が一方向
に並らぶ単位寸法が従来２１ｐｍであるのに対して、同
じ設計ルールを用いて金属オーミック接着層側で配線す
れば１４ｐｍにまで縮めることができ、本発明効果によ
って高密度化が計れることが確認できた。

次に第４図について述べる。第４図は本発明の第２実施
例の製造工程を示す概略断面図で、第４図（ａ）から第
４図（Ｃ）のシリコン基板をフィールド酸化膜２０２の
底部が露出まで除去し、研磨シリコン表面上をｎ型化す
る工程までは、第３図（ｃ）までと同様の工程である。

次にＣＶＤ法によって層間絶縁膜４１１、例えばシリコ
ン酸化膜を堆積すると第４図（Ｃ）が得られる。次に、
コレクタ領域上の層間絶縁膜４１１やフィールド酸化膜
２０２を写真蝕刻技術を用いて開口し、アルミニウムな
どの金属をスパッタ蒸着する。その後、コレクタ電極配
線４１２や引出し配線４１３のパターンを写真蝕刻技術
を用いて形成すると第４図（ｄ）が得られる。保護膜２
１として例えばシリコン窒化膜をプラズマＣＶＤ法によ
って堆積し、ポンディングパッド用の開口を行なうと第
２図が得られ、ｎｐｎ型バイポーラトランジスタが仕上
がる。

本実施例によると、コレクタ電極がベースやエミッタ電
極の反対側の半導体層に設けられるため、トランジスタ
の単位寸法はベースとエミッタのそれぞれの領域によっ
て決まり、トランジスタの単位寸法は著しく低減されこ
の分高速化に寄与する。

また、従来のようにコレクタコンタクト領域１０８を設
け、コレクタ電極をエミッタ、ベースの電極と同じ側に
配線してもよい。

（発明の効果）本発明によって製造したバイポーラトランジスタはコレ
クタ抵抗が大幅に低下したためスイッチング速度が上記
アルミを用いた場合は、５０％改善し、素子間分離領域
のバーズ・ピーク寸法は従来の１．５ｐｍ厚のエピタキ
シャル成長１１ｍから上記実施例ではＯｏ−８ｐに短縮できるよう
になったため素子の高密度が実現できるという利点をも
つことが確認できた。

また本発明は基板とトランジスタ領域を接着層で接着し
ているため、金属オーミック接触層や保護膜の材料を選
ぶのに、基板や半導体層との格子整合等を考慮する必要
がなく抵抗値等最遡な材料を用いることができる。

また、本発明構造は従来必要とされたエピタキシャル成
長を用いないため製造工程の短縮を計ることができ、パ
ターンシフトや異常成長による製造歩留りの低下を皆無
とすることができる。

【図面の簡単な説明】

第１図・・・本発明の第１実施例を示すｎｐｎ型バイポ
ーラトランジスタの模式的断面図。第２図・・・本発明の第２実施例を示すｎｐｎ型バイポ
ーラトランジスタの模式的断面図。第３図・・・本発明の第１実施例の製造工程を示す概略
断面図。第４図・・・本発明の第２実施例の製造工程を示す概略
断面図。第５図・・・従来例を示す模式的断面図。１．２０１，１０１・・・ｐ型シリコン基板、２．２０
２，１０５・・・フィールド酸化膜、３．２０３，１０
６・・・ベース拡散領域、４．２０５，１０７・・・エ
ミッタコンタクト領域、５．２０６，１０８・・・コレ
クタコンタクト領域、６．２５，２０７，４１１，１０
９・・・層間絶縁膜、７．２６，２０８，１１０・・・
電極配線、８．２１３・・・金属オーミック接着層、９
．２１，２７，２０９・・・保護膜、　　１０，２８，
２１０，２１５・・・接着層、１１．２９，２１１，２
１６・・・支持基板、２０．４１２・・・コレクタ電極
配線、２０４・・・ベースコンタクト領域、２１２・・・研磨シリコレ面、４１３・・・引出し配線
、１０２・・・高濃度ｎ型埋込み不純物層、１０３・・
・ｎ型エピタキシャル成長層、１０４・・・ｐ型チャネ
ルストッパ領Ｗ。亭　　　１　　　口４、エミッタコンタクト１些域多　　　３　　　図多　　　３　　　図２１６．冷看層半４図４１３、弓１云しｆ如二叢

Claims

【特許請求の範囲】

　絶縁体素子分離領域によって分離された半導体層の中
に、エミッタ・ベース・コレクタ領域がこの順に形成さ
れ、半導体層が、エミッタ領域側またはコレクタ領域側
で支持基板上に絶縁体層を介して形成されているバイポ
ーラトランジスタにおいて、コレクタ領域側の半導体層
面の一部もしくは全域に、金属または金属シリサイドを
、半導体層面とオーム性接触をなして形成し、前記絶縁
体層と支持基板とが、絶縁性接着層によって接着してい
ることを特徴とするバイポーラトランジスタ。