JPH05145076A - ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法 - Google Patents
ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法Info
- Publication number
- JPH05145076A JPH05145076A JP4129789A JP12978992A JPH05145076A JP H05145076 A JPH05145076 A JP H05145076A JP 4129789 A JP4129789 A JP 4129789A JP 12978992 A JP12978992 A JP 12978992A JP H05145076 A JPH05145076 A JP H05145076A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active
- substrate
- bonding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 76
- 230000004888 barrier function Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
タ(EIGBT)(17)のような縦型電流半導体デバ
イス内に中間接触層(16)を設ける。 【構成】 デバイスの能動素子を形成するために用いら
れる能動ウェーハ(11)が、基板ウェーハ(12)の
1表面上にある導体(16)にウェーハ・ボンディング
される。このウェーハ・ボンディングにより中間接触層
(16)が形成されるだけでなく、能動ウェーハ(1
1)内に一連のP(18)およびN(19)領域が拡散
されて、それによりP(18)およびN(19)領域
と、中間接触層(16)との間にオーム接触が形成され
る。基板ウェーハ(12)は次のウェーハ処理作業中
に、能動ウェーハ(11)のための支持体となる。
Description
スに関する。さらに詳しくは、縦型電流半導体デバイス
を製造するための新規な方法に関する。
年、半導体産業では絶縁ゲート・バイポーラ・トランジ
スタ(Insulated Gate Bipolar Transistor:IGBT)
と呼ばれる種類の出力半導体デバイスが開発されてき
た。なかでも、強化型(enhanced)絶縁ゲート・バイポー
ラ・トランジスタ(EIGBT)が特に関心を引いてき
た。
スタ(EIGBT)を製作するための従来の方法は、通
常、半導体ウェーハの一面に格子状に一連のPおよびN
領域を形成する段階と、エピタキシャル層を成長させて
PおよびN領域を覆う段階と、PおよびN領域の上方の
エピタキシャル領域に電界効果トランジスタ構造を拡散
させる段階とから構成されていた。EIGBTのドレー
ン電極は、PおよびN領域に電気的に接続する導体であ
った。このドレーン電極は、まずPおよびN領域の反対
側のウェーハ面から、PおよびN領域が露出されるまで
材料を除去することにより作成された。次に、露出され
たPおよびN領域を導体で覆うことにより、ドレーン電
極が形成された。PおよびN領域を露出するまでに、多
くの材料をウェーハから除去する必要があったために、
できあがったウェーハは通常約100ないし130ミク
ロンの厚みを有していた。このように薄いウェーハは、
ウェーハ処理過程での取扱いが難しく、ウェーハ損傷の
発生率が高く、それによってEIGBTのコストが上が
った。除去中にPおよびN領域をうっかり取ってしまわ
ないように、これらの領域は約50ミクロンの厚みで形
成されるのが普通であった。このように深く拡散された
領域を形成するには、摂氏約1250度の温度で約50
時間拡散することが必要で、これが高い製造コストを招
いた。さらにPおよびN領域を露出させるために利用さ
れた除去作業の許容値が広いために、PおよびN領域の
厚みが不均一になった。PおよびN領域の厚みにばらつ
きがあるために、EIGBTは、ソース・ドレーン電圧
降下,最大ドレーン電流およびターンオフ時間などの動
作特性が広い範囲で変動した。
用いている、製造コストの安い、一貫した動作特性を持
つEIGBTを製造できる、EIGBTの製造方法を有
することが望ましい。
は、ウェーハ・ボンディングを用いて、強化型絶縁ゲー
ト・バイポーラ・トランジスタ(EIGBT)などの縦
型電流半導体デバイス内に中間接触層を作成する。デバ
イスの能動素子を形成するために用いられる能動ウェー
ハは、基板ウェーハの1表面上にある導体にウェーハ・
ボンディングされている。この導体によりEIGBT内
でオーム接触となる中間接触層が形成される。ウェーハ
・ボンディング作業の高い温度により、能動ウェーハ内
にドーパントが拡散され、これによって中間接触層にオ
ーム接触を行う一連のPおよびN領域が形成される。基
板ウェーハは、次のウェーハ処理動作中は、能動ウェー
ハを支持する。
タ(EIGBT)は、能動ウェーハを、基板ウェーハの
一表面にある導体にウェーハ・ボンディングすることに
より形成される。導体を能動ウェーハにウェーハ・ボン
ディングすることにより、次のウェーハ処理作業中の扱
いに適した厚みを有し、デバイス間で一貫した動作特性
を有する縦型電流デバイスを作成することが容易にな
る。
強化型絶縁ゲート・バイポーラ・トランジスタ(EIG
BT)に関して説明するが、本方法はPチャンネルのE
IGBTにも直接用いることができ、また、ダイオード
やその他の縦型電流半導体デバイスにも利用することが
できる。
常、薄くドーピングされたN型能動ウェーハ11を有し
ている。一連のP型の予備付着領域13が、高濃度のP
型ドーパントを能動ウェーハ11の表面14に塗布する
ことにより形成される。予備付着領域13のドーパント
は次の段階で、能動ウェーハ11内にさらに拡散され
て、高濃度にドーピングされたP型領域を形成する。P
型領域13は、普通は能動ウェーハ11内で格子または
モザイク模様を形成し、各領域13の幅にほぼ等しい距
離で隔てられている。
一部と、基板ウェーハ12との分解図で、能動ウェーハ
11に基板12をウェーハ・ボンディングする前のもの
である。基板ウェーハ12の1表面上にある導体16
は、能動ウェーハ11の表面14に接して配置され、Mu
to他により1989年5月2日に出願され、ここに参考
文献として含まれている米国特許第4,826,787
号に開示されているような工程により表面14にボンデ
ィングされる。ウェーハ・ボンディングを容易にするた
めに、導体16はウェーハ・ボンディングの接着剤とし
て機能する耐火金属であり、それによって基板12がボ
ンディングされ、しかも能動ウェーハ11にしっかりと
ボンディングされる。ある実施例においては、導体16
はタングステンである。ボンディングが終了すると、基
板12は能動ウェーハ11の支持体として機能し、能動
ウェーハ11の扱いを簡単にする。基板12は、能動ウ
ェーハ11が次の処理手順中に損傷しない程度の厚みを
有する。さらに基板12は、EIGBTの縦型電流路の
一部を形成するので、高濃度にドーピングされて抵抗を
低くする。好適な実施例においては、基板12は300
ないし450ミクロンの厚みを有する、高濃度にドーピ
ングされたN型ウェーハである。
ボンディング過程の温度を上げることにより、図1に示
される予備付着領域13のドーパントをさらに能動ウェ
ーハ11内に拡散させて作成されたP型領域18を有す
る。本発明の方法では、能動ウェーハ11の表面14は
従来の方法で必要とされたほど薄くする必要がないの
で、P型領域18の厚みは能動ウェーハ11とP−N接
合を形成できるだけのものであればよい。好適な実施例
においては、P型領域18は能動ウェーハ11内で10
ミクロン以下の深さを有する。また、ウェーハ・ボンデ
ィング過程の温度上昇により、シリコンを能動ウェーハ
11と基板12とから導体16内に拡散させることによ
り導体16が耐火金属ケイ化物に変わる。この耐火金属
ケイ化物の形成中に、高濃度にドーピングされた基板1
2のN型ドーパントは、導体16を通って運ばれて、高
濃度にドーピングされたN型領域19を形成する。これ
らのN型領域19は、導体16と能動ウェーハ11との
間のオーム接触を形成し、EIGBT17の低電流特性
を向上させるために必要とされる。この構造において
は、導体16はEIGBT17の構造内の中間接触層と
して機能する。能動ウェーハ11に基板12をウェーハ
・ボンディングすることにより、P型領域18とN型領
域19とに対するオーム接触を形成する中間接触層を設
けるだけでなく、能動ウェーハ11内に領域18および
19を拡散させる。その結果、EIGBTを形成する従
来の方法で必要とされた50時間の拡散というコストの
高い作業は、本方法では必要とされない。N型ドーパン
トが導体16を通って拡散し、N型領域19を形成する
と、ドーパントはP型領域18内に拡散し、P型領域1
8を反対の導電型にドーピングする。したがって、基板
12に用いられるN型ドーパントは、アンチモンなどの
拡散速度の遅いドーパントであることが重要である。こ
れはP型領域18を反対の導電型にドーピングすること
を最小限に抑えるためである。
ィング中の基板12からウェーハ11に対するドーパン
トの拡散を、導体16の拡散バリア材、すなわちドーピ
ングの拡散を阻止する材料を利用することにより省略す
ることができる。チタンはドーパントの拡散を阻止し
て、拡散バリアとして用いることのできる材料の1つで
ある。導体16は、チタン,チタンを混合したタングス
テンまたはタングステンと窒化チタンなどの耐火材料の
組合せ,または拡散バリアを形成し同時にウェーハ・ボ
ンディングの接着層となりうる導体の組合せとすること
ができる。また、導体16は、基板12上のチタンなど
の、ドーパントの拡散を防ぐ拡散バリア層と、拡散バリ
ア層を覆うタングステンなどのウェーハ・ボンディング
接着層とを積層した構造としてもよい。拡散バリア層を
用いると、N型およびP型の両方のドーパントを図1に
示されるようにウェーハ11上に予め付着させておい
て、ウェーハ・ボンディングによりウェーハ11内に拡
散させてもよい。
に、従来の研磨または研削技術により能動ウェーハ11
の上面を、望ましい破壊電圧を得られる厚みまで薄くす
ることによりEIGBT17の破壊電圧を設定する。好
適な実施例においては、能動ウェーハ11は約80ミク
ロンの厚みで、これは約400ボルトの破壊電圧を与え
る。能動ウェーハ11は基板12により支持されている
ので、能動ウェーハ11をさらに薄くして、破壊電圧の
より低い他のEIGBT構造を設けることもできる。従
来のEIGBT形成方法では基板12のような支持体が
なかったので、その結果、破壊電圧の低いEIGBTを
得ることは困難であった。能動ウェーハ11を薄くした
後で、ソース領域21,チャンネル領域22,ゲート2
3,ベース領域20およびソース電極24を含む電界効
果トランジスタを、能動ウェーハ11の露出面に形成す
る。各ゲート23は、各ゲート23をソース電極24か
ら絶縁する誘電体により覆われている。ドレーン領域2
7は、領域18および19と、ベース領域20との間に
ある能動ウェーハ11の残りの部分により作成される。
ドレーン電極26が、基板12の下面に設けられてEI
GBT17の構造が完成する。EIGBT17は、ソー
ス電極24から、ソース領域21,チャンネル領域2
2,ドレーン領域27,埋設接触層16および基板12
を通り、ドレーン電極26までの電流路を有する縦型電
流デバイスである。P型領域18は、少数キャリアの注
入物の役割を果たし、これがEIGBT17の高電流動
作を改善し、さらにEIGBT17が逆にバイアスされ
たときは導体16と能動ウェーハ11との間の電流のた
めに整流経路を設ける。低電流動作中は、N型領域19
は少数キャリア注入物を分流して、従来のIGBT構造
よりも性能の改善されたEIGBT17を提供する。
触層を有する支持基板を設ける技術を用いて、高性能ダ
イオードやその他の縦型電流半導体デバイスを形成する
こともできる。高性能ダイオードにはEIGBT17の
領域18および19と類似の一連の隣接したPおよびN
領域を利用して、ダイオードのスイッチ特性を強化した
ものがある。またN型領域18をショットキ領域と置き
換えたP型領域を有するだけの類似のダイオード構造も
ある。図1から図3までに解説されたウェーハ・ボンデ
ィング方法を利用して、他の縦型電流デバイスのみでな
くこのような高性能ダイオードを作成することもでき
る。
縁ゲート・バイポーラ・トランジスタを製作するための
新規な方法が提供された点を理解されたい。導体を能動
ウェーハにウェーハ・ボンディングすることにより中間
接触層を作成すると、能動ウェーハ内に浅いPおよびN
領域を形成することが容易となり、それによって従来の
方法の長時間の費用のかかる拡散が省略され、EIGB
Tの製造コストが下がる。中間接触層を利用してPおよ
びN領域に対するオーム接触を形成することにより、P
およびN領域の厚みにばらつきがなくなり、ドレーン電
圧降下,最大ドレーン電流およびターンオフ時間などの
特性が一貫しているEIGBTが提供される。能動ウェ
ーハにウェーハ・ボンディングされる基板は、機械的な
支持体となり、これがEIGBTの製造作業中のウェー
ハの損傷を実質的になくして、EIGBTの製造コスト
をさらに低減する。
トランジスタを形成する際に利用することのできる能動
ウェーハの拡大断面図である。
縁ゲート・バイポーラ・トランジスタの1つの実施例の
拡大分解断面図である。
絶縁ゲート・バイポーラ・トランジスタの実施例の拡大
断面図である。
Claims (3)
- 【請求項1】 ウェーハ・ボンディングを利用した縦型
電流半導体デバイスであって:基板12;基板の第1面
上の中間導体層16;中間導体層上の能動層11であっ
て、前記能動層が中間導体層とのオーム接触を形成し、
さらにこの能動層が少なくとも1つのP−N接合18,
19を有する能動層11;および基板の第2面上のオー
ム接触26;によって構成されることを特徴とする縦型
電流半導体デバイス。 - 【請求項2】 ウェーハ・ボンディングを利用した縦型
電流半導体デバイスを製造する方法であって:第1導電
型の、第1面と第2面とを有する薄くドーピングされた
半導体ウェーハである能動ウェーハ11を設ける段階;
能動ウェーハの第1面上の所定の領域に、第2導電型の
ドーパント13を予め付着させる段階;第1導電型で、
第1面と第2面とを有する高濃度にドーピングされた半
導体ウェーハである基板12を設ける段階;基板の第1
面上にウェーハ・ボンディング接着層16を付着する段
階;予め付着されたドーパント13の、能動ウェーハ内
の所定距離までの拡散を促進するウェーハ・ボンディン
グ手順を用いて、能動ウェーハ11の第1面をウェーハ
・ボンディング接着層16に付着させる段階;能動ウェ
ーハの第2面から所定の量を除去することにより能動ウ
ェーハ11を薄くする段階;能動ウェーハの第2面に電
界効果トランジスタ17のソース21とチャンネル22
との領域を形成する段階;およびドレーン電極26を基
板の第2面上に付着させる段階;によって構成されるこ
とを特徴とする方法。 - 【請求項3】 少数キャリア注入ダイオードを有する縦
型電流半導体デバイス17を製作する方法であって:第
1導電型で、第1面と、能動ウェーハの第2面上に複数
の予め付着されたドーパント領域13とを有する能動ウ
ェーハ11を設ける段階;基板の第1面上にウェーハ・
ボンディング接着層16を有する基板12を設ける段
階;接着層16を能動ウェーハの第2面にウェーハ・ボ
ンディングすることにより中間接触層を形成する段階で
あって、このウェーハ・ボンディングは、予め付着され
たドーパントを能動ウェーハの第2面内に拡散させるこ
とにより少数キャリア注入ダイオードを形成することを
容易にする段階;および基板の第2面に対するオーム接
触26を形成する段階;によって構成されることを特徴
とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/696,405 US5183769A (en) | 1991-05-06 | 1991-05-06 | Vertical current flow semiconductor device utilizing wafer bonding |
US696405 | 1991-05-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05145076A true JPH05145076A (ja) | 1993-06-11 |
JP2995723B2 JP2995723B2 (ja) | 1999-12-27 |
Family
ID=24796928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4129789A Expired - Fee Related JP2995723B2 (ja) | 1991-05-06 | 1992-04-24 | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5183769A (ja) |
JP (1) | JP2995723B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
US5849627A (en) * | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
US5270230A (en) * | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
JP3191972B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
JPH05347413A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
WO1994023444A2 (en) * | 1993-04-02 | 1994-10-13 | Harris Corporation | Bonded wafer processing with oxidative bonding |
US5466951A (en) * | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
US5496764A (en) * | 1994-07-05 | 1996-03-05 | Motorola, Inc. | Process for forming a semiconductor region adjacent to an insulating layer |
DE69434268T2 (de) * | 1994-07-14 | 2006-01-12 | Stmicroelectronics S.R.L., Agrate Brianza | Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren |
US5825090A (en) * | 1994-07-27 | 1998-10-20 | Silicon Power Corporation | High power semiconductor device and method of making same |
US5654226A (en) * | 1994-09-07 | 1997-08-05 | Harris Corporation | Wafer bonding for power devices |
US5670387A (en) * | 1995-01-03 | 1997-09-23 | Motorola, Inc. | Process for forming semiconductor-on-insulator device |
US5841155A (en) * | 1995-02-08 | 1998-11-24 | Ngk Insulators, Ltd. | Semiconductor device containing two joined substrates |
DE69631524T2 (de) | 1996-07-05 | 2004-10-07 | St Microelectronics Srl | Asymmetrische MOS-Technologie-Leistungsanordnung |
FR2751790B1 (fr) * | 1996-07-26 | 1998-11-27 | Sgs Thomson Microelectronics | Assemblage monolithique d'un transistor igbt et d'une diode rapide |
DE19804192A1 (de) * | 1998-02-03 | 1999-08-12 | Siemens Ag | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
US6274892B1 (en) | 1998-03-09 | 2001-08-14 | Intersil Americas Inc. | Devices formable by low temperature direct bonding |
US6153495A (en) * | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
US6194290B1 (en) | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
JP4447065B2 (ja) | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
JP4243059B2 (ja) * | 1999-07-12 | 2009-03-25 | フレックスプレイ・テクノロジーズ・インコーポレイテッド | 使捨て式光学記憶媒体とその製造方法 |
JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US8314002B2 (en) * | 2000-05-05 | 2012-11-20 | International Rectifier Corporation | Semiconductor device having increased switching speed |
US6982109B2 (en) * | 2000-12-11 | 2006-01-03 | Flexplay Technologies, Inc. | Method for rendering surface layer of limited play disk lightfast |
WO2002099470A2 (en) * | 2001-06-05 | 2002-12-12 | Flexplay Technologies, Inc. | Limited play optical devices with interstitial reactive layer and methods of making same |
JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
US20030119278A1 (en) * | 2001-12-20 | 2003-06-26 | Mckinnell James C. | Substrates bonded with oxide affinity agent and bonding method |
DE10226664B4 (de) * | 2002-06-14 | 2006-10-26 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
US7763534B2 (en) * | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US7858468B2 (en) | 2008-10-30 | 2010-12-28 | Micron Technology, Inc. | Memory devices and formation methods |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US9385196B2 (en) * | 2012-09-12 | 2016-07-05 | Texas Instruments Incorporated | Fast switching IGBT with embedded emitter shorting contacts and method for making same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3908187A (en) * | 1973-01-02 | 1975-09-23 | Gen Electric | High voltage power transistor and method for making |
CA1192669A (en) * | 1982-06-24 | 1985-08-27 | Scott C. Blackstone | Vertical igfet with internal gate and method of making same |
JPH0770474B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 化合物半導体装置の製造方法 |
JPS61208268A (ja) * | 1985-03-13 | 1986-09-16 | Toshiba Corp | 伝導度変調型半導体装置 |
JP2559700B2 (ja) * | 1986-03-18 | 1996-12-04 | 富士通株式会社 | 半導体装置の製造方法 |
JPS6417476A (en) * | 1987-07-10 | 1989-01-20 | Fuji Electric Co Ltd | Mos gate bipolar transistor |
JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
JPH01226168A (ja) * | 1988-03-07 | 1989-09-08 | Seiko Epson Corp | 半導体装置基板の製造方法 |
JPH036866A (ja) * | 1989-06-05 | 1991-01-14 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
US5170242A (en) * | 1989-12-04 | 1992-12-08 | Ramtron Corporation | Reaction barrier for a multilayer structure in an integrated circuit |
-
1991
- 1991-05-06 US US07/696,405 patent/US5183769A/en not_active Expired - Lifetime
-
1992
- 1992-04-24 JP JP4129789A patent/JP2995723B2/ja not_active Expired - Fee Related
- 1992-10-26 US US07/966,822 patent/US5323059A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5323059A (en) | 1994-06-21 |
JP2995723B2 (ja) | 1999-12-27 |
US5183769A (en) | 1993-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
US4160991A (en) | High performance bipolar device and method for making same | |
KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
US4236294A (en) | High performance bipolar device and method for making same | |
US5895953A (en) | Ohmic contact to lightly doped islands from a conductive rapid diffusion buried layer | |
US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
JP2002185019A (ja) | 半導体装置及びその製造方法 | |
US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
JPH04266047A (ja) | 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置 | |
GB2309589A (en) | Forming doped layers of semiconductor devices | |
WO1995004375A1 (fr) | Dispositf a semi-conducteurs et sa fabrication | |
US4982244A (en) | Buried Schottky clamped transistor | |
US5106770A (en) | Method of manufacturing semiconductor devices | |
US4199860A (en) | Method of integrating semiconductor components | |
JP2002203965A (ja) | 半導体装置 | |
JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
JPH06236989A (ja) | 逆方向nウェルカソードショットキートランジスタ及び製造方法 | |
JPH10335630A (ja) | 半導体装置及びその製造方法 | |
JP4349798B2 (ja) | 半導体装置の製造方法 | |
JPH098274A (ja) | 半導体装置およびその製法 | |
US4282538A (en) | Method of integrating semiconductor components | |
JP2002528913A (ja) | 電力用半導体及び製造方法 | |
JPH1051010A (ja) | 半導体装置の製造方法 | |
JPH08288503A (ja) | プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法 | |
JPH11307657A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |