JPH0770474B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0770474B2 JPH0770474B2 JP60022932A JP2293285A JPH0770474B2 JP H0770474 B2 JPH0770474 B2 JP H0770474B2 JP 60022932 A JP60022932 A JP 60022932A JP 2293285 A JP2293285 A JP 2293285A JP H0770474 B2 JPH0770474 B2 JP H0770474B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- substrates
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 150000001875 compounds Chemical class 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 95
- 238000005498 polishing Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical group CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005238 degreasing Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000000700 radioactive tracer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、化合物半導体基板同士を直接接着して一体化
する工程を有する半導体装置の製造方法に関する。
する工程を有する半導体装置の製造方法に関する。
超高速半導体素子や電力用半導体素子の分野で、GaAs等
の化合物半導体を用いた半導体装置が大きく注目されて
いる。このような化合物半導体装置の利点を充分に発揮
させるためには、不純物や導電型の異なる半導体置の接
合形成技術が重要である。こうした接合形成には、各種
のエピタキシャル法が知られている。しかしながら、エ
ピタキシャル層の厚さと不純物濃度を広い範囲に渡って
制御することは非常に困難である。例えば、高耐圧の化
合物半導体装置を製造する場合、空乏層を形成して印加
電圧を阻止するため、不純物濃度が低く、膜厚の大きい
エピタキシャル層形成を必要とする。膜厚の大きいエピ
タキシャル像を形成するには、液相エピタキシャル技術
がある。この方法でエピタキシャル層厚を厚くすること
は比較的容易であるが、例えばGaAsを例にとれば、1016
〜1017/cm3以下に不純物濃度を抑制してエピタシャル層
を形成することは困難である。その結果、アバランシェ
電愛の制御ができないため数10V以上の耐圧を実現する
ことができない。気相エピタキシャル技術を利用すれ
ば、不純物濃度を1014〜1015/cm3程度まで低く制御する
ことができるが、この場合には膜厚を10〜20μｍ以上に
することが技術的に困難である。このため、パンチスル
ー電圧が低いものとなり、200〜300Vの耐圧実現が限界
であった。
の化合物半導体を用いた半導体装置が大きく注目されて
いる。このような化合物半導体装置の利点を充分に発揮
させるためには、不純物や導電型の異なる半導体置の接
合形成技術が重要である。こうした接合形成には、各種
のエピタキシャル法が知られている。しかしながら、エ
ピタキシャル層の厚さと不純物濃度を広い範囲に渡って
制御することは非常に困難である。例えば、高耐圧の化
合物半導体装置を製造する場合、空乏層を形成して印加
電圧を阻止するため、不純物濃度が低く、膜厚の大きい
エピタキシャル層形成を必要とする。膜厚の大きいエピ
タキシャル像を形成するには、液相エピタキシャル技術
がある。この方法でエピタキシャル層厚を厚くすること
は比較的容易であるが、例えばGaAsを例にとれば、1016
〜1017/cm3以下に不純物濃度を抑制してエピタシャル層
を形成することは困難である。その結果、アバランシェ
電愛の制御ができないため数10V以上の耐圧を実現する
ことができない。気相エピタキシャル技術を利用すれ
ば、不純物濃度を1014〜1015/cm3程度まで低く制御する
ことができるが、この場合には膜厚を10〜20μｍ以上に
することが技術的に困難である。このため、パンチスル
ー電圧が低いものとなり、200〜300Vの耐圧実現が限界
であった。
一方、禁制帯幅の異なる異種の化合物半導体の接合は、
ヘテロ接合として様々な素子への広い用途がある。この
ような異種接合を形成するには、やはり各種のエピタキ
シャル法が従来より考えられている。しかしエピタキシ
ャル法で異種の半導体層を成長させるには、格子定数の
整合がとれていることが基本的な条件となる。良好な異
種接合が得られるのは、例えはGaAs−AlGaAsのような極
めて限られた組合わせの場合のみであり、多くの場合は
格子不整合からくる歪みのため結晶が乱れたり、バリア
として作用する接合層が形成されたりする。
ヘテロ接合として様々な素子への広い用途がある。この
ような異種接合を形成するには、やはり各種のエピタキ
シャル法が従来より考えられている。しかしエピタキシ
ャル法で異種の半導体層を成長させるには、格子定数の
整合がとれていることが基本的な条件となる。良好な異
種接合が得られるのは、例えはGaAs−AlGaAsのような極
めて限られた組合わせの場合のみであり、多くの場合は
格子不整合からくる歪みのため結晶が乱れたり、バリア
として作用する接合層が形成されたりする。
更に異種接合を実現する手段として、異種基板同士を熱
圧着や融着により接合する技術が知られている。しかし
これらの方法は、高温，高圧を必要とし、また基板の融
解を伴うため、基板に多くの欠陥が発生する他、接合部
に厚い中間層が形成されて電気的特性を損う、といった
問題がある。また高温の熱工程を用いるため、一方の基
板に既に不純物添加層が形成されている場合には、その
不純物濃度分布を接合後も保持することは不可能に近
い。
圧着や融着により接合する技術が知られている。しかし
これらの方法は、高温，高圧を必要とし、また基板の融
解を伴うため、基板に多くの欠陥が発生する他、接合部
に厚い中間層が形成されて電気的特性を損う、といった
問題がある。また高温の熱工程を用いるため、一方の基
板に既に不純物添加層が形成されている場合には、その
不純物濃度分布を接合後も保持することは不可能に近
い。
本発明は、任意の不純物濃度と厚みを持った化合物半導
体層の接合を、格子定数の不整合と関係なく良好な電気
的特性を以て形成するようにした化合物半導体装置の製
造方法を提供することを目的とする。
体層の接合を、格子定数の不整合と関係なく良好な電気
的特性を以て形成するようにした化合物半導体装置の製
造方法を提供することを目的とする。
本発明は化合物半導体装置を製造するに当り、鏡面研磨
された二枚の化合物半導体基板同士を、実質的に異物の
介在しない清浄な雰囲気下で接触させ、熱処理して機械
的，電気的に一体化した接合を形成する工程を含むこと
を特徴とする。
された二枚の化合物半導体基板同士を、実質的に異物の
介在しない清浄な雰囲気下で接触させ、熱処理して機械
的，電気的に一体化した接合を形成する工程を含むこと
を特徴とする。
即ち、二枚の化合物基板を用意し、それぞれの接着すべ
き面を鏡面研磨して表面粗さ500Å程度以下に形成す
る。これらの基板は表面状態によっては、例えばトリク
レンボイルによる前処理を行い、引き続き濃塩酸中で煮
沸して脱脂処理と基板表面のステインフィルム除去処理
をする。次にこれらの基板を清浄な水で数分程度水洗
し、室温でスピンナによる脱水処理を行なう。これらの
処理を経た化合物半導体基板を、例えばクラス１以下の
清浄な雰囲気下で研磨面同士を接触させる。そして200
℃以上でかつ基板の融点よりも低い温度範囲で熱処理す
ることにより、接着強度を向上させる。
き面を鏡面研磨して表面粗さ500Å程度以下に形成す
る。これらの基板は表面状態によっては、例えばトリク
レンボイルによる前処理を行い、引き続き濃塩酸中で煮
沸して脱脂処理と基板表面のステインフィルム除去処理
をする。次にこれらの基板を清浄な水で数分程度水洗
し、室温でスピンナによる脱水処理を行なう。これらの
処理を経た化合物半導体基板を、例えばクラス１以下の
清浄な雰囲気下で研磨面同士を接触させる。そして200
℃以上でかつ基板の融点よりも低い温度範囲で熱処理す
ることにより、接着強度を向上させる。
本発明の方法による化合物半導体基板の接着の機構の詳
細は未だ不明な点が多いが、接触させる前の基板の洗浄
および乾燥の工程で基板表面に形成される自然酸化膜が
重要な役割を果たしていると推定される。例えばGaAsの
場合、この自然酸化膜の厚さは10〜30Åになることが、
Lukesによって確められている（Surfase Sci.vol30,p9
1（1972））。二種類の半導体基板を接触させた時、こ
の自然酸化膜またはこれに吸着された水分子を介して両
者が水素結合等により強固に接着されるものと考えられ
る。鏡面研磨された半導体基板同士を真空中で接触させ
ても接着することが確められており、上記接着力が大気
の圧力だけによるものでないことが推定される。そして
このようにして接着された半導体基板を昇温することに
より、脱水縮合反応を生じ、おそらくは酸素を介して半
導体基板の構成原子同士が強く結合するものと考えられ
る。しかし実際に接着界面をXMAで調べても、酸素の濃
縮は検出されなかった。これは、酸素の濃縮層がXMAの
分解能（高々１〜２μｍ）を遥かに超えて薄いためと考
えられる。
細は未だ不明な点が多いが、接触させる前の基板の洗浄
および乾燥の工程で基板表面に形成される自然酸化膜が
重要な役割を果たしていると推定される。例えばGaAsの
場合、この自然酸化膜の厚さは10〜30Åになることが、
Lukesによって確められている（Surfase Sci.vol30,p9
1（1972））。二種類の半導体基板を接触させた時、こ
の自然酸化膜またはこれに吸着された水分子を介して両
者が水素結合等により強固に接着されるものと考えられ
る。鏡面研磨された半導体基板同士を真空中で接触させ
ても接着することが確められており、上記接着力が大気
の圧力だけによるものでないことが推定される。そして
このようにして接着された半導体基板を昇温することに
より、脱水縮合反応を生じ、おそらくは酸素を介して半
導体基板の構成原子同士が強く結合するものと考えられ
る。しかし実際に接着界面をXMAで調べても、酸素の濃
縮は検出されなかった。これは、酸素の濃縮層がXMAの
分解能（高々１〜２μｍ）を遥かに超えて薄いためと考
えられる。
本発明により良好な化合物半導体接合を得るには、半導
体基板の平滑度と清浄性が非常に重要である。平滑度は
前述のように表面粗さ500Å以下の鏡面が必要である
が、これは通常のラップ盤による研削とポリシング、特
に各種半導体基板に用いられるメカノケミカル・ポリシ
ングなどの手段により達成することができる。研磨され
た基板は洗浄，乾燥され接着されるが、研磨後長期間を
要した場合や汚染が懸念される場合、脱脂および酸等に
よる表面の清浄化と過剰の自然酸化膜の除去が必要であ
る。洗浄と乾燥は前述のように水洗とスピンナによるこ
とが望ましい。また水洗から接着までの時間が長いと、
半導体の種類にもよるが、自然酸化膜の膜厚が厚くなり
過ぎて電気的特性に悪影響を与えるため、この時間は５
分以内とすることが望ましい。
体基板の平滑度と清浄性が非常に重要である。平滑度は
前述のように表面粗さ500Å以下の鏡面が必要である
が、これは通常のラップ盤による研削とポリシング、特
に各種半導体基板に用いられるメカノケミカル・ポリシ
ングなどの手段により達成することができる。研磨され
た基板は洗浄，乾燥され接着されるが、研磨後長期間を
要した場合や汚染が懸念される場合、脱脂および酸等に
よる表面の清浄化と過剰の自然酸化膜の除去が必要であ
る。洗浄と乾燥は前述のように水洗とスピンナによるこ
とが望ましい。また水洗から接着までの時間が長いと、
半導体の種類にもよるが、自然酸化膜の膜厚が厚くなり
過ぎて電気的特性に悪影響を与えるため、この時間は５
分以内とすることが望ましい。
接着基板の熱処理は、不活性または還元性の雰囲気中で
行なうことが望ましい。この熱処理は、200℃未満では
効果がなく、200℃以上にすることにより接合の電気的
特性の改善が認められる。またこの熱処理温度を基板の
融点まで上げると、融着と同じ条件になり、接合部に中
間層が厚く形成され、また欠陥が増大して良好な電気的
特性が得られなくなる。最適熱処理温度は、半導体の種
類にもよるが、おおむね300〜800℃の範囲である。
行なうことが望ましい。この熱処理は、200℃未満では
効果がなく、200℃以上にすることにより接合の電気的
特性の改善が認められる。またこの熱処理温度を基板の
融点まで上げると、融着と同じ条件になり、接合部に中
間層が厚く形成され、また欠陥が増大して良好な電気的
特性が得られなくなる。最適熱処理温度は、半導体の種
類にもよるが、おおむね300〜800℃の範囲である。
また半導体基板の組合わせによっては、熱膨張率の差が
大きく、熱処理工程で割れることがある。この基板の割
れを防止するためには、接着する化合物半導体基板の熱
膨張率差が２×10-6/℃以内てあることが望ましい。
大きく、熱処理工程で割れることがある。この基板の割
れを防止するためには、接着する化合物半導体基板の熱
膨張率差が２×10-6/℃以内てあることが望ましい。
このようにして得られる化合物半導体基板の組合わせ
は、異種基板では例えば、GaAs/InP、ZnS/GaAs、InP/In
Sb、GaP/InP、CdS/InP、同種基板では例えば、GaAs/GaA
s、InP/InPなど極めて多い。そしてこれらの導電型や不
純物濃度を選択することにより、各種ダイオード，トラ
ンジスタなどを実現することができる。
は、異種基板では例えば、GaAs/InP、ZnS/GaAs、InP/In
Sb、GaP/InP、CdS/InP、同種基板では例えば、GaAs/GaA
s、InP/InPなど極めて多い。そしてこれらの導電型や不
純物濃度を選択することにより、各種ダイオード，トラ
ンジスタなどを実現することができる。
本発明によれば、任意の不純物濃度および導電型の化合
物半導体基板を、それらの格子定数に関係なく、簡便に
電気的かつ機械的に一体化して接合を形成することがで
きる。しかも基板の接着には基板を融解させるような高
温熱工程を用いないため、結晶欠陥の発生や接合部での
中間層の形成がなく、電気的特性の優れた接合が得られ
る。従って従来のエピタキシャル法のみでは困難であっ
た高速用素子や高耐圧素子、更に高効率の太陽電池や広
い波長域に感度を有するフォトダイオードなどを実現す
ることができる。また本発明の方法では、化合物半導体
基板を先ず室温で接着した後熱処理するため、界面が熱
処理により劣化するという化合物半導体プロセスに特有
の問題を回避することができる。
物半導体基板を、それらの格子定数に関係なく、簡便に
電気的かつ機械的に一体化して接合を形成することがで
きる。しかも基板の接着には基板を融解させるような高
温熱工程を用いないため、結晶欠陥の発生や接合部での
中間層の形成がなく、電気的特性の優れた接合が得られ
る。従って従来のエピタキシャル法のみでは困難であっ
た高速用素子や高耐圧素子、更に高効率の太陽電池や広
い波長域に感度を有するフォトダイオードなどを実現す
ることができる。また本発明の方法では、化合物半導体
基板を先ず室温で接着した後熱処理するため、界面が熱
処理により劣化するという化合物半導体プロセスに特有
の問題を回避することができる。
以下、図面を参照して本発明の実施例を説明する。
実施例１（第１図） 第１図（ａ）に示すように、鏡面研磨されたSiドープ
（111）ｎ型GaAs基板11（不純物濃度1016/cm3）と、同
じく鏡面研磨されたZnドープ（111）ｐ型InP基板12（不
純物濃度1018/cm3）とを用意した。両基板はトリクレン
中で煮沸して脱脂した。その後GaAs基板11は、濃塩酸中
で２分間煮沸し、水洗後スピンナ乾燥した。またInP基
板12は、H2SO4:H2O2:H2O＝1:1:4（体積比）の溶液中に3
0℃で２〜３分浸し、その後水洗してスピンナ乾燥し
た。このような前処理を経た両基板を、第１図（ｂ）に
示すようにクラス１のクリーンルーム中で接触させ接着
させた。得られた接着体を水素炉中で450℃,1時間熱処
理し、強固な接合体とした。
（111）ｎ型GaAs基板11（不純物濃度1016/cm3）と、同
じく鏡面研磨されたZnドープ（111）ｐ型InP基板12（不
純物濃度1018/cm3）とを用意した。両基板はトリクレン
中で煮沸して脱脂した。その後GaAs基板11は、濃塩酸中
で２分間煮沸し、水洗後スピンナ乾燥した。またInP基
板12は、H2SO4:H2O2:H2O＝1:1:4（体積比）の溶液中に3
0℃で２〜３分浸し、その後水洗してスピンナ乾燥し
た。このような前処理を経た両基板を、第１図（ｂ）に
示すようにクラス１のクリーンルーム中で接触させ接着
させた。得られた接着体を水素炉中で450℃,1時間熱処
理し、強固な接合体とした。
この接合体基板をダイヤモンド・ブレードにより3mm□
に切断し、第１図（ｃ）に示すように、InP基板12側に
蒸着によりAuBe電極14を形成し、またGaAss基板11側にA
uGe合金の小片を乗せて500℃で30分間加熱してAuGe電極
13を形成した。
に切断し、第１図（ｃ）に示すように、InP基板12側に
蒸着によりAuBe電極14を形成し、またGaAss基板11側にA
uGe合金の小片を乗せて500℃で30分間加熱してAuGe電極
13を形成した。
得られたダイオードのＶ−Ｉ特性をカーブトレーサで測
定した結果、良好なダイオード特性を示した。
定した結果、良好なダイオード特性を示した。
実施例２（第２図） 第２図（ａ）に示すように、鏡面研磨された不純物濃度
1014/cm3のｎ型GaP基板21と、同じく鏡面研磨された不
純物濃度1018/cm3のｐ型InP基板22を用意した。両方位
はいずれも（111）である。両基板を、トリクレン煮沸
→エタノール置換→水洗の工程で脱脂処理し、次いで、
H2O2:H2SO4:H2O＝1:4:1（体積比）の液に１分間浸し、
手早く水洗した。
1014/cm3のｎ型GaP基板21と、同じく鏡面研磨された不
純物濃度1018/cm3のｐ型InP基板22を用意した。両方位
はいずれも（111）である。両基板を、トリクレン煮沸
→エタノール置換→水洗の工程で脱脂処理し、次いで、
H2O2:H2SO4:H2O＝1:4:1（体積比）の液に１分間浸し、
手早く水洗した。
この様な前処理を経た基板を、第２図（ｂ）に示すよう
に、研磨面同士を接触させ、クラス１のクリーンルーム
中で接着した。得られた接着基板を水素炉中で450℃,1
時間熱処理し、強固な接合体を得た。
に、研磨面同士を接触させ、クラス１のクリーンルーム
中で接着した。得られた接着基板を水素炉中で450℃,1
時間熱処理し、強固な接合体を得た。
このようにして得られた接合体基板に、第２図（ｃ）に
示すように、GaP基板21側にAuGe合金を、InP基板22側に
AuZn合金をそれぞれ蒸着し、400℃で１時間熱処理して
オーミック電極23,24を形成した。
示すように、GaP基板21側にAuGe合金を、InP基板22側に
AuZn合金をそれぞれ蒸着し、400℃で１時間熱処理して
オーミック電極23,24を形成した。
得られたダイオードをカーブトレーサで測定した結果、
良好なダイオード特性を示し、順方向温度特性もほぼ予
想通りの値を示した。
良好なダイオード特性を示し、順方向温度特性もほぼ予
想通りの値を示した。
実施例３（第３図） 第３図（ａ）に示すように、鏡面研磨されたｎ型InP基
板31（不純物濃度1015/cm3）と、同じく鏡面研磨された
Ｐ型InSb基板32（不純物濃度1018/cm3）とを用意した。
これらの基板をトリクレン処理，エタノール置換による
脱脂処理の後、InP基板31は実施例２と同様の工程で表
面清浄化処理を行なった。InSb基板32は濃リン酸中に１
分間浸漬した後、水洗し、スピンナ乾燥した。次いで両
基板を、第３図（ｂ）に示すように、クラス１のクリー
ンルーム中で研磨面同士を接着させた後、水素炉中で40
0℃,1時間熱処理した。
板31（不純物濃度1015/cm3）と、同じく鏡面研磨された
Ｐ型InSb基板32（不純物濃度1018/cm3）とを用意した。
これらの基板をトリクレン処理，エタノール置換による
脱脂処理の後、InP基板31は実施例２と同様の工程で表
面清浄化処理を行なった。InSb基板32は濃リン酸中に１
分間浸漬した後、水洗し、スピンナ乾燥した。次いで両
基板を、第３図（ｂ）に示すように、クラス１のクリー
ンルーム中で研磨面同士を接着させた後、水素炉中で40
0℃,1時間熱処理した。
得られた接着基板に、第３図（ｃ）に示すように、InP
基板31側にはAuGe合金の格子状電極33を、InSb基板32側
には全面にAuZn電極34を、それぞれ蒸着法により形成し
てフォトダイオードを完成した。
基板31側にはAuGe合金の格子状電極33を、InSb基板32側
には全面にAuZn電極34を、それぞれ蒸着法により形成し
てフォトダイオードを完成した。
得られたフォトダイオードを液体窒素温度に冷却し、光
起電力特性を測定したところ、約６μｍの長波長まで光
起電力が観測された。
起電力特性を測定したところ、約６μｍの長波長まで光
起電力が観測された。
実施例４（第４図） 以上の実施例は異種材料の異なる導電型基板を用いてダ
イオードを製造するものであるが、本実施例は同種基板
を用いて静電誘導トランジスタを製造したものである。
イオードを製造するものであるが、本実施例は同種基板
を用いて静電誘導トランジスタを製造したものである。
第４図（ａ）に示すように、鏡面研磨された不純物濃度
が４×1014/cm3のn-型GaAs基板41と、同じく鏡面研磨さ
れた不純物濃度が２×1018/cm3のｎ型GaAs基板42を用意
した。これらの基板は、トリクレン中で煮沸して脱脂
し、更に濃塩酸中で２分間煮沸し、水洗後、スピンナ乾
燥した。そしてこれらの基板を、第４図（ｂ）に示すよ
うに、クラス１のクリーンルーム中で研磨面同士を接触
させ、得られた接着体を水素炉中で500℃,1時間熱処理
して強固な接着基板を得た。そして得られた接着基板の
n-型GaAs基板41側を60μｍの厚さになるように研磨し、
Beをイオン注入して第４図（ｃ）に示すように不純物濃
度１×1018/cm3程度のｐ型埋込みゲート層43を形成し
た。
が４×1014/cm3のn-型GaAs基板41と、同じく鏡面研磨さ
れた不純物濃度が２×1018/cm3のｎ型GaAs基板42を用意
した。これらの基板は、トリクレン中で煮沸して脱脂
し、更に濃塩酸中で２分間煮沸し、水洗後、スピンナ乾
燥した。そしてこれらの基板を、第４図（ｂ）に示すよ
うに、クラス１のクリーンルーム中で研磨面同士を接触
させ、得られた接着体を水素炉中で500℃,1時間熱処理
して強固な接着基板を得た。そして得られた接着基板の
n-型GaAs基板41側を60μｍの厚さになるように研磨し、
Beをイオン注入して第４図（ｃ）に示すように不純物濃
度１×1018/cm3程度のｐ型埋込みゲート層43を形成し
た。
次に第４図（ｄ）に示すように、別に用意した不純物濃
度４×1014/cm3の鏡面研磨されたn-型GaAs基板44を、上
記接着基板の埋込みゲート層43が形成された面に接着し
た。この接着の工程は、基板の前処理工程を含めて最初
の接着工程と同様の条件で行なった。そして先にイオン
注入したBeが活性化するに充分な温度条件（800℃,30
分）で熱処理した。
度４×1014/cm3の鏡面研磨されたn-型GaAs基板44を、上
記接着基板の埋込みゲート層43が形成された面に接着し
た。この接着の工程は、基板の前処理工程を含めて最初
の接着工程と同様の条件で行なった。そして先にイオン
注入したBeが活性化するに充分な温度条件（800℃,30
分）で熱処理した。
この後、第４図（ｅ）に示すように、GaAs基板44側を10
μｍ程度の厚さになるように研磨し、気相エピタキシャ
ル技術を用いて不純物濃度１×1018/cm3程度，厚み0.5
μｍ程度のｎ型GaAs層45を成長させた。そして第４図
（ｆ）に示すように、埋込みゲート層43を露出させるべ
くドライエッチング法によりメサエッチングを行なって
AuGe合金を蒸着し、不活性ガス中で400℃の熱処理を行
い、ドレイン電極48,ソース電極46およびゲート電極47
を形成した。
μｍ程度の厚さになるように研磨し、気相エピタキシャ
ル技術を用いて不純物濃度１×1018/cm3程度，厚み0.5
μｍ程度のｎ型GaAs層45を成長させた。そして第４図
（ｆ）に示すように、埋込みゲート層43を露出させるべ
くドライエッチング法によりメサエッチングを行なって
AuGe合金を蒸着し、不活性ガス中で400℃の熱処理を行
い、ドレイン電極48,ソース電極46およびゲート電極47
を形成した。
こうして得られた静電誘導トランジスタは、耐圧600V以
上を示した。また各接合界面は接着後に熱処理をしてい
るため、GaAs界面が熱処理で劣化するということがな
く、耐圧低下，順方向電圧降下の増大等の電気的特性の
劣化は認められなかった。
上を示した。また各接合界面は接着後に熱処理をしてい
るため、GaAs界面が熱処理で劣化するということがな
く、耐圧低下，順方向電圧降下の増大等の電気的特性の
劣化は認められなかった。
実施例５（第５図） 第５図（ａ）に示すように、不純物濃度２×1018/cm3の
鏡面研磨されたSnドープ型InP基板51と、不純物濃度５
×1018/cm3の鏡面研磨されたZnドープｐ型InP基板52を
用意した。いずれも面方位（100）,2インチΦで300μｍ
圧である。これらの基板をトリクレン中で煮沸した後エ
タノール置換し、その後、H2SO4:H2O2:H2O＝4:1:1（体
積比）の液で30℃,1分の処理を行い、水洗後スピンナ乾
燥した。そして両基板を、第５図（ｂ）に示すように、
研磨面同士をクラス１のクリーンルーム中で接着させ
た。
鏡面研磨されたSnドープ型InP基板51と、不純物濃度５
×1018/cm3の鏡面研磨されたZnドープｐ型InP基板52を
用意した。いずれも面方位（100）,2インチΦで300μｍ
圧である。これらの基板をトリクレン中で煮沸した後エ
タノール置換し、その後、H2SO4:H2O2:H2O＝4:1:1（体
積比）の液で30℃,1分の処理を行い、水洗後スピンナ乾
燥した。そして両基板を、第５図（ｂ）に示すように、
研磨面同士をクラス１のクリーンルーム中で接着させ
た。
こうして得られた接着体のｎ型層側にAuGe合金を蒸着
し、ｐ型層側にAuZn合金を蒸着して、水素炉中で400℃,
15分の熱処理を行い、第５図（ｃ）に示すようにオーミ
ック電極53,54を形成した。
し、ｐ型層側にAuZn合金を蒸着して、水素炉中で400℃,
15分の熱処理を行い、第５図（ｃ）に示すようにオーミ
ック電極53,54を形成した。
得られたpn接合ダイオードを3mm□のペレットに切断し
て、カーブトレーサでＶ−Ｉ特性を測定したところ、耐
圧の高い良好なダイオード特性を示した。
て、カーブトレーサでＶ−Ｉ特性を測定したところ、耐
圧の高い良好なダイオード特性を示した。
第１図（ａ）〜（ｃ）は本発明の第１の実施例によるダ
イオードの製造工程を示す図、第２図（ａ）〜（ｃ）は
第２の実施例によるダイオードの製造工程を示す図、第
３図（ａ）〜（ｃ）は第３の実施例によるダイオードの
製造工程を示す図、第４図（ａ）〜（ｆ）は第４の実施
例による静電誘導トランジスタの製造工程を示す図、第
５図（ａ）〜（ｃ）は第５の実施例によるダイオードの
製造工程を示す図である。 11……ｎ型GaAs基板、12……ｐ型GaAs基板、13,14……
電極、21……ｎ型GaP基板、22……ｐ型InP基板、23,24
……電極、31……ｎ型InP基板、32……ｐ型InP基板、3
3,34……電極、41……n-型GaAs基板、42……ｎ型GaAs基
板、43……p+型埋込みゲート層、44……n-型GaAs基板、
45……ｎ型GaAs層、48,46,47……電極。
イオードの製造工程を示す図、第２図（ａ）〜（ｃ）は
第２の実施例によるダイオードの製造工程を示す図、第
３図（ａ）〜（ｃ）は第３の実施例によるダイオードの
製造工程を示す図、第４図（ａ）〜（ｆ）は第４の実施
例による静電誘導トランジスタの製造工程を示す図、第
５図（ａ）〜（ｃ）は第５の実施例によるダイオードの
製造工程を示す図である。 11……ｎ型GaAs基板、12……ｐ型GaAs基板、13,14……
電極、21……ｎ型GaP基板、22……ｐ型InP基板、23,24
……電極、31……ｎ型InP基板、32……ｐ型InP基板、3
3,34……電極、41……n-型GaAs基板、42……ｎ型GaAs基
板、43……p+型埋込みゲート層、44……n-型GaAs基板、
45……ｎ型GaAs層、48,46,47……電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/91 (72)発明者 福田 潔 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特開 昭60−51700（ＪＰ，Ａ) 特公 昭49−26455（ＪＰ，Ｂ１) 特公 昭37−114（ＪＰ，Ｂ１)
Claims (5)
- 【請求項１】鏡面研磨された二枚の化合物半導体基板
を、研磨面同士を実質的に異物のない清浄な雰囲気下で
接触させ、200℃以上でかついずれの半導体基板の融点
よりも低い温度で熱処理して一体化する工程を有するこ
とを特徴とする化合物半導体装置の製造方法。 - 【請求項２】前記二枚の化合物半導体基板は互いに異種
の化合物半導体基板である特許請求の範囲第１項記載の
化合物半導体装置の製造方法。 - 【請求項３】前記二枚の化合物半導体基板は同種の化合
物半導体基板である特許請求の範囲第１項記載の化合物
半導体装置の製造方法。 - 【請求項４】前記二枚の化合物半導体基板は互いに異な
る導電型を有し、その接着面が素子のpn接合を構成する
特許請求の範囲第１項記載の化合物半導体装置の製造方
法。 - 【請求項５】前記二枚の化合物半導体基板は同導電型で
あり、その一方の鏡面研磨面に部分的に基板と逆の導電
型層が形成されており、これらの基板の接着面の一部で
素子のpn接合を構成する特許請求の範囲第１項記載の化
合物半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022932A JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
| US06/809,193 US4738935A (en) | 1985-02-08 | 1985-12-16 | Method of manufacturing compound semiconductor apparatus |
| EP85309449A EP0190508B1 (en) | 1985-02-08 | 1985-12-23 | Method of manufacturing compound semiconductor apparatus |
| DE8585309449T DE3583934D1 (de) | 1985-02-08 | 1985-12-23 | Verfahren zum herstellen einer halbleiterverbundanordnung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022932A JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183915A JPS61183915A (ja) | 1986-08-16 |
| JPH0770474B2 true JPH0770474B2 (ja) | 1995-07-31 |
Family
ID=12096402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022932A Expired - Lifetime JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4738935A (ja) |
| EP (1) | EP0190508B1 (ja) |
| JP (1) | JPH0770474B2 (ja) |
| DE (1) | DE3583934D1 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191071A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 伝導度変調型半導体装置及びその製造方法 |
| JP2579979B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子の製造方法 |
| US5196375A (en) * | 1987-07-24 | 1993-03-23 | Kabushiki Kaisha Toshiba | Method for manufacturing bonded semiconductor body |
| EP0300433B1 (en) * | 1987-07-24 | 2001-05-02 | Kabushiki Kaisha Toshiba | Method for manufacturing bonded semiconductor body |
| JPH07111940B2 (ja) * | 1987-09-11 | 1995-11-29 | 日産自動車株式会社 | 半導体基板の接合方法 |
| JP2788269B2 (ja) * | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5164813A (en) * | 1988-06-24 | 1992-11-17 | Unitrode Corporation | New diode structure |
| US5004705A (en) * | 1989-01-06 | 1991-04-02 | Unitrode Corporation | Inverted epitaxial process |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| GB2228909B (en) * | 1989-01-14 | 1992-06-10 | Clayton Edward Sampson | Roller conveyor systems |
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| US5213993A (en) * | 1989-09-13 | 1993-05-25 | Kabushiki Kaisha Tobisha | Method of manufacturing semiconductor substrate dielectric isolating structure |
| GB2237929A (en) * | 1989-10-23 | 1991-05-15 | Philips Electronic Associated | A method of manufacturing a semiconductor device |
| US5266135A (en) * | 1990-02-07 | 1993-11-30 | Harris Corporation | Wafer bonding process employing liquid oxidant |
| NL9000972A (nl) * | 1990-04-24 | 1991-11-18 | Philips Nv | Werkwijze voor het vervaardigen van een silicium lichaam met een n-type toplaag en een daaraan grenzende, hoger gedoteerde n-type basislaag. |
| JP2976704B2 (ja) * | 1992-07-01 | 1999-11-10 | 松下電器産業株式会社 | 水晶振動子とその製造方法 |
| JP3164893B2 (ja) * | 1992-07-03 | 2001-05-14 | 松下電器産業株式会社 | 水晶振動子とその製造方法 |
| JP3164891B2 (ja) * | 1992-06-23 | 2001-05-14 | 松下電器産業株式会社 | 水晶振動子とその製造方法 |
| JP3164890B2 (ja) * | 1992-06-23 | 2001-05-14 | 松下電器産業株式会社 | 水晶振動子とその製造方法 |
| JP2574612B2 (ja) * | 1992-10-13 | 1997-01-22 | 松下電器産業株式会社 | 電子音響集積回路およびその製造方法 |
| JP2973560B2 (ja) * | 1991-04-22 | 1999-11-08 | 松下電器産業株式会社 | 水晶振動子の加工方法 |
| US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| US5207864A (en) * | 1991-12-30 | 1993-05-04 | Bell Communications Research | Low-temperature fusion of dissimilar semiconductors |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| JP2689057B2 (ja) * | 1992-09-16 | 1997-12-10 | 本田技研工業株式会社 | 静電誘導型半導体装置 |
| US5380669A (en) * | 1993-02-08 | 1995-01-10 | Santa Barbara Research Center | Method of fabricating a two-color detector using LPE crystal growth |
| EP0631301A1 (de) * | 1993-06-21 | 1994-12-28 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Herstellverfahren für ein Leistungshalbleiterbauelement für hohe Abkommutierungssteilheit |
| JP2801127B2 (ja) * | 1993-07-28 | 1998-09-21 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
| TW289837B (ja) * | 1994-01-18 | 1996-11-01 | Hwelett Packard Co | |
| JP3245308B2 (ja) * | 1994-08-26 | 2002-01-15 | 日本碍子株式会社 | 半導体装置の製造方法 |
| WO1996013060A1 (de) * | 1994-10-24 | 1996-05-02 | Daimler-Benz Aktiengesellschaft | Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände |
| US6484585B1 (en) | 1995-02-28 | 2002-11-26 | Rosemount Inc. | Pressure sensor for a pressure transmitter |
| JPH09246202A (ja) * | 1996-03-07 | 1997-09-19 | Shin Etsu Handotai Co Ltd | 熱処理方法および半導体単結晶基板 |
| EP0922792A4 (en) * | 1997-06-27 | 2000-08-16 | Nippon Pillar Packing | SINGLE CRYSTAL SIC AND PROCESS FOR PREPARING THE SIC |
| EP0909120B1 (de) * | 1997-10-11 | 2005-06-08 | Conti Temic microelectronic GmbH | Gehäuse zur Aufnahme elektronischer Bauelemente |
| US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| DE60042187D1 (de) * | 1999-06-09 | 2009-06-25 | Toshiba Kawasaki Kk | Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren |
| JP4635079B2 (ja) * | 1999-06-09 | 2011-02-16 | 株式会社東芝 | 半導体発光素子の製造方法 |
| US6505516B1 (en) | 2000-01-06 | 2003-01-14 | Rosemount Inc. | Capacitive pressure sensing with moving dielectric |
| CN1151367C (zh) | 2000-01-06 | 2004-05-26 | 罗斯蒙德公司 | 微机电系统(mems)用的电互联的晶粒生长 |
| US6520020B1 (en) | 2000-01-06 | 2003-02-18 | Rosemount Inc. | Method and apparatus for a direct bonded isolated pressure sensor |
| US6508129B1 (en) | 2000-01-06 | 2003-01-21 | Rosemount Inc. | Pressure sensor capsule with improved isolation |
| US6561038B2 (en) | 2000-01-06 | 2003-05-13 | Rosemount Inc. | Sensor with fluid isolation barrier |
| US6525335B1 (en) | 2000-11-06 | 2003-02-25 | Lumileds Lighting, U.S., Llc | Light emitting semiconductor devices including wafer bonded heterostructures |
| JP2002185080A (ja) | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6727524B2 (en) * | 2002-03-22 | 2004-04-27 | Kulite Semiconductor Products, Inc. | P-n junction structure |
| JP4250576B2 (ja) * | 2004-08-24 | 2009-04-08 | 株式会社東芝 | 半導体発光素子 |
| US7806988B2 (en) * | 2004-09-28 | 2010-10-05 | Micron Technology, Inc. | Method to address carbon incorporation in an interpoly oxide |
| JP4996828B2 (ja) * | 2005-03-23 | 2012-08-08 | 本田技研工業株式会社 | 接合型半導体装置の製造方法 |
| TWI293474B (en) * | 2005-06-16 | 2008-02-11 | Advanced Semiconductor Eng | A wafer dicting process for optical electronic packing |
| JP2010045156A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP5471001B2 (ja) * | 2009-04-20 | 2014-04-16 | 住友電気工業株式会社 | インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ |
| DE102013002637A1 (de) | 2013-02-15 | 2014-08-21 | Freiberger Compound Materials Gmbh | Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben |
| DE102016013540A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
| CN108807284B (zh) * | 2017-04-28 | 2020-06-26 | 环球晶圆股份有限公司 | 一种外延接合基板及其制造方法 |
| DE102018000395A1 (de) * | 2018-01-18 | 2019-07-18 | 3-5 Power Electronics GmbH | Stapelförmige lll-V-Halbleiterdiode |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL122607C (ja) * | 1961-07-26 | 1900-01-01 | ||
| US3351502A (en) * | 1964-10-19 | 1967-11-07 | Massachusetts Inst Technology | Method of producing interface-alloy epitaxial heterojunctions |
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| DE2926785C2 (de) * | 1979-07-03 | 1985-12-12 | HIGRATHERM electric GmbH, 7100 Heilbronn | Bipolarer Transistor und Verfahren zu seiner Herstellung |
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
| JPS5696834A (en) * | 1979-12-28 | 1981-08-05 | Mitsubishi Monsanto Chem Co | Compound semiconductor epitaxial wafer and manufacture thereof |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| DE3583183D1 (de) * | 1984-05-09 | 1991-07-18 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines halbleitersubstrates. |
-
1985
- 1985-02-08 JP JP60022932A patent/JPH0770474B2/ja not_active Expired - Lifetime
- 1985-12-16 US US06/809,193 patent/US4738935A/en not_active Expired - Lifetime
- 1985-12-23 DE DE8585309449T patent/DE3583934D1/de not_active Expired - Lifetime
- 1985-12-23 EP EP85309449A patent/EP0190508B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0190508A3 (en) | 1988-03-02 |
| US4738935A (en) | 1988-04-19 |
| JPS61183915A (ja) | 1986-08-16 |
| EP0190508A2 (en) | 1986-08-13 |
| DE3583934D1 (de) | 1991-10-02 |
| EP0190508B1 (en) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770474B2 (ja) | 化合物半導体装置の製造方法 | |
| US6890835B1 (en) | Layer transfer of low defect SiGe using an etch-back process | |
| EP0727830B1 (en) | Wafer bonding of light emitting diode layers | |
| US5270252A (en) | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide | |
| EP0190935B1 (en) | Method of manufacturing semiconductor devices using a bonding process | |
| Imthurn et al. | Bonded silicon‐on‐sapphire wafers and devices | |
| KR930004113B1 (ko) | 게터링 시이트를 가진 절연체위에 반도체를 구비한 구조의 기판과 그 제조방법 | |
| JPS61292934A (ja) | 半導体素子の製造方法 | |
| CN1871699B (zh) | 化合物半导体基板的制造方法 | |
| US4925810A (en) | Compound semiconductor device and a method of manufacturing the same | |
| Wang et al. | Lead telluride-lead tin telluride heterojunction diode array | |
| US4064621A (en) | Cadmium diffused Pb1-x Snx Te diode laser | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| JPH0770477B2 (ja) | 半導体装置の製造方法 | |
| Shin et al. | HgCdTe photodiodes formed by double‐layer liquid phase epitaxial growth | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JPH0473615B2 (ja) | ||
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPS61182217A (ja) | ウエハ接着方法 | |
| JPH07107924B2 (ja) | 半導体装置の製造方法 | |
| JPH0834171B2 (ja) | 半導体装置の製造方法 | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |