JPS61183915A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS61183915A JPS61183915A JP60022932A JP2293285A JPS61183915A JP S61183915 A JPS61183915 A JP S61183915A JP 60022932 A JP60022932 A JP 60022932A JP 2293285 A JP2293285 A JP 2293285A JP S61183915 A JPS61183915 A JP S61183915A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- substrates
- polished
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、化合物半導体基板同士を直接接着して一体化
する工程を有する半導体装置の製造方法に関する。
する工程を有する半導体装置の製造方法に関する。
超高速半導体素子や電力用半導体素子の分野で、ＧａＡ
Ｓ等の化合物半導体を用いた半導体装置が大きく注目さ
れている。このような化合物半導体装置の利点を充分に
発蓮させるためには、不純物や導電型の異なる半導体層
の接合形成技術が重要である。こうした接合形成には、
各種のエピタキシャル層が知られている。しかしながら
、エピタキシャル層の厚さと不純物濃度を広い範囲に渡
って制御することは非常に困難である。例えば、高耐圧
の化合物半導体装置を製造する場合、空乏層を形成して
印加電圧を阻止するため、不純物濃度が低く、膜厚の大
きいエピタキシャル層形成を必要とする。膜厚の大きい
エピタキシャル層を形成するには、液相エピタキシャル
技術がある。この方法でエピタキシャル層厚を厚くする
ことは比較的容易であるが、例えばＧａＡｓを例にとれ
ば、１０１６〜１０１Ｔ／ｃ屑３以下に不純物濃度を抑
制してエピタキシャル層を形成することは困難である。
Ｓ等の化合物半導体を用いた半導体装置が大きく注目さ
れている。このような化合物半導体装置の利点を充分に
発蓮させるためには、不純物や導電型の異なる半導体層
の接合形成技術が重要である。こうした接合形成には、
各種のエピタキシャル層が知られている。しかしながら
、エピタキシャル層の厚さと不純物濃度を広い範囲に渡
って制御することは非常に困難である。例えば、高耐圧
の化合物半導体装置を製造する場合、空乏層を形成して
印加電圧を阻止するため、不純物濃度が低く、膜厚の大
きいエピタキシャル層形成を必要とする。膜厚の大きい
エピタキシャル層を形成するには、液相エピタキシャル
技術がある。この方法でエピタキシャル層厚を厚くする
ことは比較的容易であるが、例えばＧａＡｓを例にとれ
ば、１０１６〜１０１Ｔ／ｃ屑３以下に不純物濃度を抑
制してエピタキシャル層を形成することは困難である。
その結果、アバランシェ電圧の制御ができないため数１
０ｖ以上の耐圧を実現することができない。気相エピタ
キシャル技術を利用すれば、不純物濃度を１０１４〜１
０１５／ｃ＃＋３程度まで低く制御することができるが
、この場合には膜厚を１０〜２０μｍ以上にすることが
技術的に困難である。このため、パンチスルー電圧が低
いものとなり、２００〜３００Ｖの耐圧実現が限界であ
った。
０ｖ以上の耐圧を実現することができない。気相エピタ
キシャル技術を利用すれば、不純物濃度を１０１４〜１
０１５／ｃ＃＋３程度まで低く制御することができるが
、この場合には膜厚を１０〜２０μｍ以上にすることが
技術的に困難である。このため、パンチスルー電圧が低
いものとなり、２００〜３００Ｖの耐圧実現が限界であ
った。
一方、禁制帯幅の異なる異種の化合物半導体の接合は、
ペテロ接合として様々な素子への広い用途がある。この
ような異種接合を形成するには、やはり各種のエピタキ
シャル法が従来より考えられている。しかしエピタキシ
ャル法で異種の半導体層を成長させるには、格子定数の
整合がとれていることが基本的な条件となる。良好な異
種接合が得られるのは、例えばＧａＡｓ−ＡＭＧａＡｓ
のような極めて限られた組合わせの場合のみであり、多
くの場合は格子不整合からくる歪みのため結晶が乱れた
り、バリアとして作用する接合層が形成されたりする。
ペテロ接合として様々な素子への広い用途がある。この
ような異種接合を形成するには、やはり各種のエピタキ
シャル法が従来より考えられている。しかしエピタキシ
ャル法で異種の半導体層を成長させるには、格子定数の
整合がとれていることが基本的な条件となる。良好な異
種接合が得られるのは、例えばＧａＡｓ−ＡＭＧａＡｓ
のような極めて限られた組合わせの場合のみであり、多
くの場合は格子不整合からくる歪みのため結晶が乱れた
り、バリアとして作用する接合層が形成されたりする。
更に異種接合を実現する手段として、異種基板同士を熱
圧着や融着により接合する技術が知られている。しかし
これらの方法は、高温、高圧を必要とし、また基板の融
解を伴うため、基板に多くの欠陥が発生する他、接合部
に厚い中間層が形成されて電気的特性を損う、といった
問題がある。
圧着や融着により接合する技術が知られている。しかし
これらの方法は、高温、高圧を必要とし、また基板の融
解を伴うため、基板に多くの欠陥が発生する他、接合部
に厚い中間層が形成されて電気的特性を損う、といった
問題がある。
また高温の熱工程を用いるため、一方の基板に既に不純
物添加層が形成されている場合には、その不純物濃度分
布を接合後も保持することは不可能に近い。
物添加層が形成されている場合には、その不純物濃度分
布を接合後も保持することは不可能に近い。
（発明の目的〕
本発明は、任意の不純物濃度と厚みを持った化合物半導
体層の接合を、格子定数の不整合と関係なく良好な電気
的特性を以て形成するようにした化合物半導体装置の製
造方法を提供することを目的とする。
体層の接合を、格子定数の不整合と関係なく良好な電気
的特性を以て形成するようにした化合物半導体装置の製
造方法を提供することを目的とする。
本発明は化合物半導体装置を製造するに当り、鏡面研磨
された二枚の化合物半導体基板同士を、実質的に異物の
介在しない清浄な雰囲気下で接触させ、熱処理して機械
的、電気的に一体化した接合を形成する工程を含むこと
を特徴とする。
された二枚の化合物半導体基板同士を、実質的に異物の
介在しない清浄な雰囲気下で接触させ、熱処理して機械
的、電気的に一体化した接合を形成する工程を含むこと
を特徴とする。
即ち、二枚の化合物基板を用意し、それぞれの接着すべ
き面を鏡面研磨して表面粗さ５００人程度以下に形成す
る。これらの基板は表面状態によっては、例えばトリク
レンボイルによる前処理を行い、引き続き濃塩酸中で煮
沸して脱脂処理と基板表面のスティンフィルム除去処理
をする。次にこれらの基板を清浄な水で数分程度水洗し
、室温でスピンナによる脱水処理を行なう。これらの処
理を経た化合物半導体基板を、例えばクラス１以下の清
浄な雰囲気下で研磨布同士を接触させる。
き面を鏡面研磨して表面粗さ５００人程度以下に形成す
る。これらの基板は表面状態によっては、例えばトリク
レンボイルによる前処理を行い、引き続き濃塩酸中で煮
沸して脱脂処理と基板表面のスティンフィルム除去処理
をする。次にこれらの基板を清浄な水で数分程度水洗し
、室温でスピンナによる脱水処理を行なう。これらの処
理を経た化合物半導体基板を、例えばクラス１以下の清
浄な雰囲気下で研磨布同士を接触させる。
そして２００℃以上でかつ基板の融点よりも低い温度範
囲で熱処理することにより、接着強度を向上させる。
囲で熱処理することにより、接着強度を向上させる。
本発明の方法による化合物半導体基板の接着の機構の詳
細は未だ不明な点が多いが、接触させる前の基板の洗浄
および乾燥の工程で基板表面に形成される自然酸化膜が
重要な役割を果たしていると推定される。例えばＧａＡ
ｓの場合、この自然酸化膜の厚さは１０〜３０人になる
ことが、１ｕｋｅｓによって確められている（ ３ ｕ
ｒｆａｓｅ ３ ｃｉ。
細は未だ不明な点が多いが、接触させる前の基板の洗浄
および乾燥の工程で基板表面に形成される自然酸化膜が
重要な役割を果たしていると推定される。例えばＧａＡ
ｓの場合、この自然酸化膜の厚さは１０〜３０人になる
ことが、１ｕｋｅｓによって確められている（ ３ ｕ
ｒｆａｓｅ ３ ｃｉ。
ｖｏｌ ３０． ｐ９１ （１９７２） ） 、二種
類の半導体基板を接触させた時、この自然酸化膜または
口れに吸着された水分子を介して両者が水素結合等によ
り強固に接着されるものと考えられる。鏡面研磨された
半導体基板同士を真空中で接触させても接着することが
確められており、上記接着力が大気の圧力だけによるも
のでないことが推定される。そしてこのようにして接着
された半導体基板を昇温することにより、脱水縮合反応
を生じ、おそらくは酸素を介して半導体基板の構成原子
同士が強く結合するものと考えられる。しかし実際に接
着界面をＸＭＡで調べても、酸素の濃縮は検出されなか
った。これは、酸素の濃縮層がＸＭＡの分解能（高々１
〜２μｍ）を遥かに超えて薄いためと考えられる。
類の半導体基板を接触させた時、この自然酸化膜または
口れに吸着された水分子を介して両者が水素結合等によ
り強固に接着されるものと考えられる。鏡面研磨された
半導体基板同士を真空中で接触させても接着することが
確められており、上記接着力が大気の圧力だけによるも
のでないことが推定される。そしてこのようにして接着
された半導体基板を昇温することにより、脱水縮合反応
を生じ、おそらくは酸素を介して半導体基板の構成原子
同士が強く結合するものと考えられる。しかし実際に接
着界面をＸＭＡで調べても、酸素の濃縮は検出されなか
った。これは、酸素の濃縮層がＸＭＡの分解能（高々１
〜２μｍ）を遥かに超えて薄いためと考えられる。
本発明により良好な化合物半導体接合を得るには、半導
体基板の平滑度と清浄性が非常に重要で：′ あ
る。平滑度は前述のように表面粗さ５００Å以下の鏡面
が必要であるが、これは通常のラップ盤による研削とポ
リシング、特に各種半導体基板に用いられるメカノケミ
カル・ポリシングなどの手段により達成することができ
る。研磨された基板は洗浄、乾燥され接着されるが、研
磨後長期間を要した場合や汚染が懸念される場合、脱脂
および酸等による表面の清浄化と過剰の自然酸化膜の除
去が必要である。洗浄と乾燥は前述のように水洗とスピ
ンナによることが望ましい。また水洗から接着までの時
間が長いと、半導体の種類にもよるが、自然酸化膜の膜
厚が厚くなり過ぎて電気的特性に悪影響を与えるため、
この時間は５分以内とすることが望ましい。
体基板の平滑度と清浄性が非常に重要で：′ あ
る。平滑度は前述のように表面粗さ５００Å以下の鏡面
が必要であるが、これは通常のラップ盤による研削とポ
リシング、特に各種半導体基板に用いられるメカノケミ
カル・ポリシングなどの手段により達成することができ
る。研磨された基板は洗浄、乾燥され接着されるが、研
磨後長期間を要した場合や汚染が懸念される場合、脱脂
および酸等による表面の清浄化と過剰の自然酸化膜の除
去が必要である。洗浄と乾燥は前述のように水洗とスピ
ンナによることが望ましい。また水洗から接着までの時
間が長いと、半導体の種類にもよるが、自然酸化膜の膜
厚が厚くなり過ぎて電気的特性に悪影響を与えるため、
この時間は５分以内とすることが望ましい。
接着基板の熱処理は、不活性または還元性の雰囲気中で
行なうことが望ましい。この熱処理は、２００℃未満で
は効果がなく、２００℃以上にすることにより接合の電
気的特性の改善が認められる。またこの熱処理温度を基
板の融点まで上げると、融着と同じ条件になり、接合部
に中間層が厚く形成され、また欠陥が増大して良好な電
気的特性が得られなくなる。最適熱処理温度は、半導体
の種類にもよるが、おおむね３００〜８００℃の範囲で
ある。
行なうことが望ましい。この熱処理は、２００℃未満で
は効果がなく、２００℃以上にすることにより接合の電
気的特性の改善が認められる。またこの熱処理温度を基
板の融点まで上げると、融着と同じ条件になり、接合部
に中間層が厚く形成され、また欠陥が増大して良好な電
気的特性が得られなくなる。最適熱処理温度は、半導体
の種類にもよるが、おおむね３００〜８００℃の範囲で
ある。
また半導体基板の組合わせによっては、熱膨張率の差が
大きく、熱処理工程で割れることがある。
大きく、熱処理工程で割れることがある。
この基板の割れを防止するためには、接着する化合物半
導体基板の熱膨張率差が２Ｘ１０−６／’Ｃ以内である
ことが望ましい。
導体基板の熱膨張率差が２Ｘ１０−６／’Ｃ以内である
ことが望ましい。
このようにして得られる化合物半導体基板の組合わせは
、異種基板では例えば、ＧａＡＳ／ＩｎＰ、ＺｎＳ／Ｇ
ａＡｓ、ＩｎＰ／ＩｎＳｂ、ＧａＰ／Ｉ ｎＰ、ＣｄＳ
／Ｉ ｎＰ、同種基板テｔ、を例えば、ＧａＡＳ／Ｇａ
Ａｓ、ＩｎＰ／ＩｎＰなど極めて多い。そしてこれらの
導電型や不純物濃度を選択することにより、各種ダイオ
ード、トランジスタなどを実現することができる。
、異種基板では例えば、ＧａＡＳ／ＩｎＰ、ＺｎＳ／Ｇ
ａＡｓ、ＩｎＰ／ＩｎＳｂ、ＧａＰ／Ｉ ｎＰ、ＣｄＳ
／Ｉ ｎＰ、同種基板テｔ、を例えば、ＧａＡＳ／Ｇａ
Ａｓ、ＩｎＰ／ＩｎＰなど極めて多い。そしてこれらの
導電型や不純物濃度を選択することにより、各種ダイオ
ード、トランジスタなどを実現することができる。
本発明によれば、任意の不純物濃度および導電型の化合
物半導体基板を、それらの格子定数に関係なく、簡便に
電気的かつ機械的に一体化して接合を形成することがで
きる。しかも基板の接着には基板を融解させるような高
温熱工程を用いないため、結晶欠陥の発生や接合部での
中間層の形成がなく、電気的特性の優れた接合が得られ
る。従って従来のエピタキシャル法のみでは困難であっ
た高速用素子や高耐圧素子、更に高効率の太陽電池や広
い波長域に感度を有するフォトダイオードなどを実現す
ることができる。また本発明の方法では、化合物半導体
基板を先ず室温で接着した後熱処理するため、界面が熱
処理により劣化するという化合物半導体プロセスに特有
の問題を回避することができる。
物半導体基板を、それらの格子定数に関係なく、簡便に
電気的かつ機械的に一体化して接合を形成することがで
きる。しかも基板の接着には基板を融解させるような高
温熱工程を用いないため、結晶欠陥の発生や接合部での
中間層の形成がなく、電気的特性の優れた接合が得られ
る。従って従来のエピタキシャル法のみでは困難であっ
た高速用素子や高耐圧素子、更に高効率の太陽電池や広
い波長域に感度を有するフォトダイオードなどを実現す
ることができる。また本発明の方法では、化合物半導体
基板を先ず室温で接着した後熱処理するため、界面が熱
処理により劣化するという化合物半導体プロセスに特有
の問題を回避することができる。
〔発明の実施例］
以下、図面を参照して本発明の詳細な説明する。
実施例１（第１図）
第１図（ａ）に示すように、鏡面研磨されたＳ１ドープ
（１１１）ｎ型ＧａＡＳＩ板１１（不純物濃度１０１”
／α３）と、同じく鏡面研磨されたＺｎドープ（１１１
）ｌ）型１ｎＰ基根１２（不純物濃度１０１８／ｃｍ３
）とを用意した。両基板はトリクレン中で煮沸して脱脂
した。その後ＧａＡＳ基板１１は、ａ塩酸中で２分間煮
沸し、水洗後スピンナ乾燥した。またＩｎＩＩＪ板１２
は、Ｈ２８０４： Ｈ２０２二 Ｈ２０＝１：１：４
（体積比）の溶液中に３０℃で２〜３分浸し、その所水
洗してスピンナ乾燥した。このような前処理を経た両基
板を、第１図（ｂ）に示すようにクラス１のクリーンル
ーム中で接触させ接着させた。寿られた接着体を水素炉
中で４５０℃、１時間然処理し、強固な接合体とした。
（１１１）ｎ型ＧａＡＳＩ板１１（不純物濃度１０１”
／α３）と、同じく鏡面研磨されたＺｎドープ（１１１
）ｌ）型１ｎＰ基根１２（不純物濃度１０１８／ｃｍ３
）とを用意した。両基板はトリクレン中で煮沸して脱脂
した。その後ＧａＡＳ基板１１は、ａ塩酸中で２分間煮
沸し、水洗後スピンナ乾燥した。またＩｎＩＩＪ板１２
は、Ｈ２８０４： Ｈ２０２二 Ｈ２０＝１：１：４
（体積比）の溶液中に３０℃で２〜３分浸し、その所水
洗してスピンナ乾燥した。このような前処理を経た両基
板を、第１図（ｂ）に示すようにクラス１のクリーンル
ーム中で接触させ接着させた。寿られた接着体を水素炉
中で４５０℃、１時間然処理し、強固な接合体とした。
この接合体基板をダイヤモンド・ブレードにより３＃口
に切断し、第１図（Ｃ）に示すように、ＩｎＰ基板１２
側に蒸着によりＡＵＢｅ電極１４を形成し、またＧａＡ
Ｓ基板１１側にＡｕＧｅ合金の小片を乗せて５００℃で
３０分加熱してＡｕＧｅ電極１３を形成した。
に切断し、第１図（Ｃ）に示すように、ＩｎＰ基板１２
側に蒸着によりＡＵＢｅ電極１４を形成し、またＧａＡ
Ｓ基板１１側にＡｕＧｅ合金の小片を乗せて５００℃で
３０分加熱してＡｕＧｅ電極１３を形成した。
得られたダイオードのＶ−１特性をカーブトレーサで測
定した結果、良好なダイオード特性を示した。
定した結果、良好なダイオード特性を示した。
実施例２（第２図）
第２図（ａ）に示すように、鏡面研磨された不純物濃度
１０”／ｃｍ３のｎ型ＧａＰ基板２１と、同じく鏡面研
磨された不純物濃度１０１８／ｃｍ３のｎ型ＩｎＰ基板
２２を用意した。面方位はいずれも（１１１）である。
１０”／ｃｍ３のｎ型ＧａＰ基板２１と、同じく鏡面研
磨された不純物濃度１０１８／ｃｍ３のｎ型ＩｎＰ基板
２２を用意した。面方位はいずれも（１１１）である。
両基板を、トリクレン煮沸−→エタノール置換→水洗の
工程で脱脂処理し、次いで、）−１２０２：）−１２Ｓ
Ｏ４：Ｈ２０＝ １ ： ４ ：１（体積比）の液に１
分間浸し、手早く水洗した。
工程で脱脂処理し、次いで、）−１２０２：）−１２Ｓ
Ｏ４：Ｈ２０＝ １ ： ４ ：１（体積比）の液に１
分間浸し、手早く水洗した。
この様な前処理を経た基板を、第２図（ｂ）に示すよう
に、研磨面同士を接触させ、クラス１のクリーンルーム
中で接着した。得られた接着基板を水素炉中で４５０°
Ｃ，１時間熱処理し、強固な接合体を得た。
に、研磨面同士を接触させ、クラス１のクリーンルーム
中で接着した。得られた接着基板を水素炉中で４５０°
Ｃ，１時間熱処理し、強固な接合体を得た。
このようにして得られた接合体基板に、第２図（Ｃ）に
示すように、ＧａＰ基板２１側にＡｕＧｅ合金を、Ｉｎ
Ｐ基板２２側にＡｕＺｎ合金をそれぞれ蒸着し、４００
℃で１時間熱処理してオーミック電極２３．２４を形成
した。
示すように、ＧａＰ基板２１側にＡｕＧｅ合金を、Ｉｎ
Ｐ基板２２側にＡｕＺｎ合金をそれぞれ蒸着し、４００
℃で１時間熱処理してオーミック電極２３．２４を形成
した。
得られたダイオードをカーブトレーサで測定した結果、
良好なダイオード特性を示し、順方向温度特性もほぼ予
想通りの値を示した。
良好なダイオード特性を示し、順方向温度特性もほぼ予
想通りの値を示した。
実施例３（第３図）
第３図（ａ）に示すように、鏡面研磨されたｎ型ＩｎＰ
基板３１（不純物濃度１０” ／ｃｍ３）と、同じく鏡
面研磨されたｐ型１ｎＳｂ基板３２（不純物濃度１０１
日／ｃａ＋３）とを用意した。これらの基板をトリクレ
ン処理、エタノール置換による脱脂処理の後、ＩｎＰ！
！板３１は板前１２と同様の工程で表面清浄化処理を行
なった。ＩｎＳｂ基板３２は濃リン酸中に１分間浸漬し
た後、水洗し、スピンナ乾燥した。次いで両基板を、第
３図（ｂ）に示すように、クラス１のクリーンルーム中
で研磨面同士を接着させた後、水素炉中で４００℃、１
時間熱処理した。
基板３１（不純物濃度１０” ／ｃｍ３）と、同じく鏡
面研磨されたｐ型１ｎＳｂ基板３２（不純物濃度１０１
日／ｃａ＋３）とを用意した。これらの基板をトリクレ
ン処理、エタノール置換による脱脂処理の後、ＩｎＰ！
！板３１は板前１２と同様の工程で表面清浄化処理を行
なった。ＩｎＳｂ基板３２は濃リン酸中に１分間浸漬し
た後、水洗し、スピンナ乾燥した。次いで両基板を、第
３図（ｂ）に示すように、クラス１のクリーンルーム中
で研磨面同士を接着させた後、水素炉中で４００℃、１
時間熱処理した。
得られた接着基板に、第３図（Ｃ）に示すように、［ｎ
Ｐ基板３１側にはＡｕＧｅ合金の格子状電極３３を、１
ｎＳｂ基板３２側には全面にＡＩＪＺｎ電極３４を、そ
れぞれ蒸着法により形成してフォトダイオードを完成し
た。
Ｐ基板３１側にはＡｕＧｅ合金の格子状電極３３を、１
ｎＳｂ基板３２側には全面にＡＩＪＺｎ電極３４を、そ
れぞれ蒸着法により形成してフォトダイオードを完成し
た。
１ｑられたフォトダイオードを液体窒素温度に冷却し、
光起電力特性を測定したところ、約６μｍの長波長まで
光起電力が観測された。
光起電力特性を測定したところ、約６μｍの長波長まで
光起電力が観測された。
実施例４（第４図）
以上の実施例は異種材料の異なる導電型基板を用いてダ
イオードを製造するものであるが、本実施例は同種基板
を用いて静電誘導トランジスタを製造したものである。
イオードを製造するものであるが、本実施例は同種基板
を用いて静電誘導トランジスタを製造したものである。
第４図（ａ）に示すように、鏡面研磨された不純物濃度
が４ Ｘ １０” ／ｃｍ３のｎ−型ＧａＡｓ基板４１
と、同じく鏡面研磨された不純物濃度が２ Ｘ １０”
／ｃｍ３のｎ型ＧａＡｓ基板４２を用意した。これら
の基板は、トリクレン中で煮沸して脱脂し、更にａｉａ
中で２分間煮沸し、水洗後、スピンナ乾燥した。そして
これらの基板を、第４図（ｂ）に示すように、クラス１
のクリーンルーム中で研磨面同士を接触させ、僻られた
接着体を水素炉中で５００℃、１時間熱処理して強固な
接着基板を得た。そして得られた接着基板のｎ−型Ｇａ
ＡＳ基板４１側を６０ｕＴｒＬの厚さになるように研磨
し、３ｅをイオン注入して第４図（Ｃ）に示すように不
純物１度１×１０１Ｂ／ｃｍ３程度のｐ型埋込みゲート
Ｍ４３を形成した。
が４ Ｘ １０” ／ｃｍ３のｎ−型ＧａＡｓ基板４１
と、同じく鏡面研磨された不純物濃度が２ Ｘ １０”
／ｃｍ３のｎ型ＧａＡｓ基板４２を用意した。これら
の基板は、トリクレン中で煮沸して脱脂し、更にａｉａ
中で２分間煮沸し、水洗後、スピンナ乾燥した。そして
これらの基板を、第４図（ｂ）に示すように、クラス１
のクリーンルーム中で研磨面同士を接触させ、僻られた
接着体を水素炉中で５００℃、１時間熱処理して強固な
接着基板を得た。そして得られた接着基板のｎ−型Ｇａ
ＡＳ基板４１側を６０ｕＴｒＬの厚さになるように研磨
し、３ｅをイオン注入して第４図（Ｃ）に示すように不
純物１度１×１０１Ｂ／ｃｍ３程度のｐ型埋込みゲート
Ｍ４３を形成した。
次に第４図（ｄ）に示すように、別に用意した不純物濃
度４ Ｘ １０” ／ｃｍ３の鏡面研磨されたｎ−型Ｇ
ａＡＳ基板４４を、上記接着基板の埋込みゲート層４３
が形成された而に接着した。この接着の工程は、基板の
前処理工程を含めて最初の接着工程と同様の条件で行な
った。そして先にイオン注入した１３ｅが活性化するに
充分な温度条件（８００℃、３０分）で熱処理した。
度４ Ｘ １０” ／ｃｍ３の鏡面研磨されたｎ−型Ｇ
ａＡＳ基板４４を、上記接着基板の埋込みゲート層４３
が形成された而に接着した。この接着の工程は、基板の
前処理工程を含めて最初の接着工程と同様の条件で行な
った。そして先にイオン注入した１３ｅが活性化するに
充分な温度条件（８００℃、３０分）で熱処理した。
この後、第４図（ｅ）に示すように、ＧａＡＳ基板４４
側を１０μｍ程度の厚さになるように研磨し、気相エピ
タキシャル技術を用いて不純物濃度１×１０１８／ｃｍ
３程度、厚み０．５ｕｍ程度のｎ型ＧａＡＳ層４５を成
長させた。そして第４図（ｆ）に示すように、埋込みゲ
ートｌ！１４３を露出させるべくドライエツチング法に
よりメサエッチングを行なってＡｕＧｅ合金を蒸着し、
不活性ガス中で４００℃の熱処理を行い、ドレイン電極
？ ４Ｓ、ソース電極４６およびゲート電極４７を形成した
。
側を１０μｍ程度の厚さになるように研磨し、気相エピ
タキシャル技術を用いて不純物濃度１×１０１８／ｃｍ
３程度、厚み０．５ｕｍ程度のｎ型ＧａＡＳ層４５を成
長させた。そして第４図（ｆ）に示すように、埋込みゲ
ートｌ！１４３を露出させるべくドライエツチング法に
よりメサエッチングを行なってＡｕＧｅ合金を蒸着し、
不活性ガス中で４００℃の熱処理を行い、ドレイン電極
？ ４Ｓ、ソース電極４６およびゲート電極４７を形成した
。
こうして得られた静電誘導トランジスタは、耐圧６００
Ｖ以上を示した。また各接合界面は接着後に熱処理をし
ているため、ＧａＡｓ界面が熱処理で、劣化するという
ことがなく、耐圧低下、順方向電圧降下の増大等の電気
的特性の劣化は認められなかった。
Ｖ以上を示した。また各接合界面は接着後に熱処理をし
ているため、ＧａＡｓ界面が熱処理で、劣化するという
ことがなく、耐圧低下、順方向電圧降下の増大等の電気
的特性の劣化は認められなかった。
実施例５（第５図）
第５図（ａ＞に示すように、不純物濃度２×１Ｑ １８
／ 、、 ３の鏡面研磨されたＳｎドープｎ型■ｎｐ
基板５１と、不純物濃度５ Ｘ １０１８／ａｓ３の鏡
面研磨されたＺｎｎドープ型１ｎＰ基板５２を用意した
。いずれも面方位（１００）、２インチΦで３００μｍ
厚である。これらの基板をトリクレン中で煮沸した後エ
タノール置換し、その後、Ｈ２８０４：Ｈ２０２：Ｈ２
０−４： １ ： １ （体積比）の液で３０℃、１分
の処理を行い、水洗後スピンナ乾燥した。そして両基板
を、第５図（ｂ）に示すように、研磨面同士をクラス１
のクリーンルーム中で接着させた。
／ 、、 ３の鏡面研磨されたＳｎドープｎ型■ｎｐ
基板５１と、不純物濃度５ Ｘ １０１８／ａｓ３の鏡
面研磨されたＺｎｎドープ型１ｎＰ基板５２を用意した
。いずれも面方位（１００）、２インチΦで３００μｍ
厚である。これらの基板をトリクレン中で煮沸した後エ
タノール置換し、その後、Ｈ２８０４：Ｈ２０２：Ｈ２
０−４： １ ： １ （体積比）の液で３０℃、１分
の処理を行い、水洗後スピンナ乾燥した。そして両基板
を、第５図（ｂ）に示すように、研磨面同士をクラス１
のクリーンルーム中で接着させた。
こうして得られた接着体のｎ型層側にＡｕＧｅ合金を蒸
着し、ｐ型層側にＡｕＺｎ合金を蒸着して、水素炉中で
４００℃、１５分の熱処理を行い、第５図（Ｃ）に示す
ようにオーミック電極５３゜５４を形成した。
着し、ｐ型層側にＡｕＺｎ合金を蒸着して、水素炉中で
４００℃、１５分の熱処理を行い、第５図（Ｃ）に示す
ようにオーミック電極５３゜５４を形成した。
得られたρｎ接合ダイオードを３＃Ｉ１口のペレットに
切断して、カーブトレーサでＶ−１特性を測定したとこ
ろ、耐圧の高い良好なダイオード特性を示した。
切断して、カーブトレーサでＶ−１特性を測定したとこ
ろ、耐圧の高い良好なダイオード特性を示した。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例によるダ
イオードの製造工程を示す図、第２図（ａ）〜（Ｃ）は
第２の実施例によるダイオードの製造工程を示す図、第
３図（ａ）〜（Ｃ）は第３の実施例によるダイオードの
製造工程を示す図、第４図（ａ）〜（ｆ）は第４の実施
例による静電誘導トランジスタの製造工程を示す図、第
５図（ａ）〜（Ｃ）は第５の実施例によるダイオードの
製造工程を示す図である。 １１−ｎ型ＧａＡｓ基板、１２ ・Ｄ型１ｎＰ基板、１
３．１４・・・電極、２１ ・ｎ型ＧａＰ基板、２２
・ｌ）型１ｎＰ基板、２３．２４・・・電極、３１・・
・ｎ型ＩｎＰ基板、３２ ・ｎ型ＩｎＰ基板、３３゜３
４・・・電極、４１・・・ｎ−型ＧａＡＳ基板、４２・
・・ｎ型ＧａＡｓ基板、４３・・・ｐ＋型型埋界ゲート
層、４４−ｎ−型ＧａＡＳ基板、４５−ｎ型ＧａＡＳ？ 層、４％、４６．４７・・・電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４囚 第４ 図
イオードの製造工程を示す図、第２図（ａ）〜（Ｃ）は
第２の実施例によるダイオードの製造工程を示す図、第
３図（ａ）〜（Ｃ）は第３の実施例によるダイオードの
製造工程を示す図、第４図（ａ）〜（ｆ）は第４の実施
例による静電誘導トランジスタの製造工程を示す図、第
５図（ａ）〜（Ｃ）は第５の実施例によるダイオードの
製造工程を示す図である。 １１−ｎ型ＧａＡｓ基板、１２ ・Ｄ型１ｎＰ基板、１
３．１４・・・電極、２１ ・ｎ型ＧａＰ基板、２２
・ｌ）型１ｎＰ基板、２３．２４・・・電極、３１・・
・ｎ型ＩｎＰ基板、３２ ・ｎ型ＩｎＰ基板、３３゜３
４・・・電極、４１・・・ｎ−型ＧａＡＳ基板、４２・
・・ｎ型ＧａＡｓ基板、４３・・・ｐ＋型型埋界ゲート
層、４４−ｎ−型ＧａＡＳ基板、４５−ｎ型ＧａＡＳ？ 層、４％、４６．４７・・・電極。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４囚 第４ 図
Claims (5)
- （１）鏡面研磨された二枚の化合物半導体基板を、研磨
面同士を実質的に異物のない清浄な雰囲気下で接触させ
、２００℃以上でかついずれの半導体基板の融点よりも
低い温度で熱処理して一体化する工程を有することを特
徴とする化合物半導体装置の製造方法。 - （２）前記二枚の化合物半導体基板は互いに異種の化合
物半導体基板である特許請求の範囲第１項記載の化合物
半導体装置の製造方法。 - （３）前記二枚の化合物半導体基板は同種の化合物半導
体基板である特許請求の範囲第１項記載の化合物半導体
装置の製造方法。 - （４）前記二枚の化合物半導体基板は互いに異なる導電
型を有し、その接着面が素子のｐｎ接合を構成する特許
請求の範囲第１項記載の化合物半導体装置の製造方法。 - （５）前記二枚の化合物半導体基板は同導電型であり、
その一方の鏡面研磨面に部分的に基板と逆の導電型層が
形成されており、これらの基板の接着面の一部で素子の
ｐｎ接合を構成する特許請求の範囲第１項記載の化合物
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022932A JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
| US06/809,193 US4738935A (en) | 1985-02-08 | 1985-12-16 | Method of manufacturing compound semiconductor apparatus |
| DE8585309449T DE3583934D1 (de) | 1985-02-08 | 1985-12-23 | Verfahren zum herstellen einer halbleiterverbundanordnung. |
| EP85309449A EP0190508B1 (en) | 1985-02-08 | 1985-12-23 | Method of manufacturing compound semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022932A JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183915A true JPS61183915A (ja) | 1986-08-16 |
| JPH0770474B2 JPH0770474B2 (ja) | 1995-07-31 |
Family
ID=12096402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022932A Expired - Lifetime JPH0770474B2 (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4738935A (ja) |
| EP (1) | EP0190508B1 (ja) |
| JP (1) | JPH0770474B2 (ja) |
| DE (1) | DE3583934D1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322507A (ja) * | 1991-04-22 | 1992-11-12 | Matsushita Electric Ind Co Ltd | 水晶振動子の加工方法 |
| JPH066168A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH066167A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621746A (ja) * | 1992-07-03 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621745A (ja) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH06125038A (ja) * | 1992-10-13 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 電子音響集積回路およびその製造方法 |
| JPH0745815A (ja) * | 1993-07-28 | 1995-02-14 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| US6853008B2 (en) | 2000-12-15 | 2005-02-08 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7364982B2 (en) | 1999-06-09 | 2008-04-29 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2008252151A (ja) * | 1999-06-09 | 2008-10-16 | Toshiba Corp | 半導体発光素子の製造方法 |
| JP2019125788A (ja) * | 2018-01-18 | 2019-07-25 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | スタック型のｉｉｉ−ｖ族半導体ダイオード |
| JP2020141154A (ja) * | 2016-11-14 | 2020-09-03 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | Ｉｉｉ−ｖ族半導体ダイオード |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191071A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 伝導度変調型半導体装置及びその製造方法 |
| JP2579979B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子の製造方法 |
| DE3856465T2 (de) * | 1987-07-24 | 2002-01-17 | Toshiba Kawasaki Kk | Verfahren zum Herstellen eines Halbleiterverbundkörpers |
| US5196375A (en) * | 1987-07-24 | 1993-03-23 | Kabushiki Kaisha Toshiba | Method for manufacturing bonded semiconductor body |
| JPH07111940B2 (ja) * | 1987-09-11 | 1995-11-29 | 日産自動車株式会社 | 半導体基板の接合方法 |
| JP2788269B2 (ja) * | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5164813A (en) * | 1988-06-24 | 1992-11-17 | Unitrode Corporation | New diode structure |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| US5004705A (en) * | 1989-01-06 | 1991-04-02 | Unitrode Corporation | Inverted epitaxial process |
| GB2228909B (en) * | 1989-01-14 | 1992-06-10 | Clayton Edward Sampson | Roller conveyor systems |
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| US5213993A (en) * | 1989-09-13 | 1993-05-25 | Kabushiki Kaisha Tobisha | Method of manufacturing semiconductor substrate dielectric isolating structure |
| GB2237929A (en) * | 1989-10-23 | 1991-05-15 | Philips Electronic Associated | A method of manufacturing a semiconductor device |
| US5266135A (en) * | 1990-02-07 | 1993-11-30 | Harris Corporation | Wafer bonding process employing liquid oxidant |
| NL9000972A (nl) * | 1990-04-24 | 1991-11-18 | Philips Nv | Werkwijze voor het vervaardigen van een silicium lichaam met een n-type toplaag en een daaraan grenzende, hoger gedoteerde n-type basislaag. |
| US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| US5207864A (en) * | 1991-12-30 | 1993-05-04 | Bell Communications Research | Low-temperature fusion of dissimilar semiconductors |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| JP2689057B2 (ja) * | 1992-09-16 | 1997-12-10 | 本田技研工業株式会社 | 静電誘導型半導体装置 |
| US5380669A (en) * | 1993-02-08 | 1995-01-10 | Santa Barbara Research Center | Method of fabricating a two-color detector using LPE crystal growth |
| EP0631301A1 (de) * | 1993-06-21 | 1994-12-28 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Herstellverfahren für ein Leistungshalbleiterbauelement für hohe Abkommutierungssteilheit |
| TW289837B (ja) * | 1994-01-18 | 1996-11-01 | Hwelett Packard Co | |
| JP3245308B2 (ja) * | 1994-08-26 | 2002-01-15 | 日本碍子株式会社 | 半導体装置の製造方法 |
| WO1996013060A1 (de) * | 1994-10-24 | 1996-05-02 | Daimler-Benz Aktiengesellschaft | Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände |
| US6484585B1 (en) | 1995-02-28 | 2002-11-26 | Rosemount Inc. | Pressure sensor for a pressure transmitter |
| JPH09246202A (ja) * | 1996-03-07 | 1997-09-19 | Shin Etsu Handotai Co Ltd | 熱処理方法および半導体単結晶基板 |
| CA2263339C (en) * | 1997-06-27 | 2002-07-23 | Kichiya Tanino | Single crystal sic and process for preparing the same |
| DE59812848D1 (de) * | 1997-10-11 | 2005-07-14 | Conti Temic Microelectronic | Gehäuse zur Aufnahme elektronischer Bauelemente |
| US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| US6508129B1 (en) | 2000-01-06 | 2003-01-21 | Rosemount Inc. | Pressure sensor capsule with improved isolation |
| US6561038B2 (en) | 2000-01-06 | 2003-05-13 | Rosemount Inc. | Sensor with fluid isolation barrier |
| US6520020B1 (en) | 2000-01-06 | 2003-02-18 | Rosemount Inc. | Method and apparatus for a direct bonded isolated pressure sensor |
| US6505516B1 (en) | 2000-01-06 | 2003-01-14 | Rosemount Inc. | Capacitive pressure sensing with moving dielectric |
| DE60108217T2 (de) | 2000-01-06 | 2005-12-29 | Rosemount Inc., Eden Prairie | Kornwachstumsverfahren zur herstellung einer elektrischen verbindung für mikroelektromechanische systeme (mems) |
| US6525335B1 (en) | 2000-11-06 | 2003-02-25 | Lumileds Lighting, U.S., Llc | Light emitting semiconductor devices including wafer bonded heterostructures |
| US6727524B2 (en) * | 2002-03-22 | 2004-04-27 | Kulite Semiconductor Products, Inc. | P-n junction structure |
| JP4250576B2 (ja) * | 2004-08-24 | 2009-04-08 | 株式会社東芝 | 半導体発光素子 |
| US7806988B2 (en) * | 2004-09-28 | 2010-10-05 | Micron Technology, Inc. | Method to address carbon incorporation in an interpoly oxide |
| JP4996828B2 (ja) * | 2005-03-23 | 2012-08-08 | 本田技研工業株式会社 | 接合型半導体装置の製造方法 |
| TWI293474B (en) * | 2005-06-16 | 2008-02-11 | Advanced Semiconductor Eng | A wafer dicting process for optical electronic packing |
| JP2010045156A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP5471001B2 (ja) * | 2009-04-20 | 2014-04-16 | 住友電気工業株式会社 | インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ |
| DE102013002637A1 (de) | 2013-02-15 | 2014-08-21 | Freiberger Compound Materials Gmbh | Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben |
| CN108807284B (zh) * | 2017-04-28 | 2020-06-26 | 环球晶圆股份有限公司 | 一种外延接合基板及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL281360A (ja) * | 1961-07-26 | 1900-01-01 | ||
| US3351502A (en) * | 1964-10-19 | 1967-11-07 | Massachusetts Inst Technology | Method of producing interface-alloy epitaxial heterojunctions |
| DE2926785C2 (de) * | 1979-07-03 | 1985-12-12 | HIGRATHERM electric GmbH, 7100 Heilbronn | Bipolarer Transistor und Verfahren zu seiner Herstellung |
| JPS5696834A (en) * | 1979-12-28 | 1981-08-05 | Mitsubishi Monsanto Chem Co | Compound semiconductor epitaxial wafer and manufacture thereof |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| DE3583183D1 (de) * | 1984-05-09 | 1991-07-18 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines halbleitersubstrates. |
-
1985
- 1985-02-08 JP JP60022932A patent/JPH0770474B2/ja not_active Expired - Lifetime
- 1985-12-16 US US06/809,193 patent/US4738935A/en not_active Expired - Lifetime
- 1985-12-23 DE DE8585309449T patent/DE3583934D1/de not_active Expired - Lifetime
- 1985-12-23 EP EP85309449A patent/EP0190508B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322507A (ja) * | 1991-04-22 | 1992-11-12 | Matsushita Electric Ind Co Ltd | 水晶振動子の加工方法 |
| JPH066168A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH066167A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621745A (ja) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621746A (ja) * | 1992-07-03 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH06125038A (ja) * | 1992-10-13 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 電子音響集積回路およびその製造方法 |
| JPH0745815A (ja) * | 1993-07-28 | 1995-02-14 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| US7364982B2 (en) | 1999-06-09 | 2008-04-29 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2008252151A (ja) * | 1999-06-09 | 2008-10-16 | Toshiba Corp | 半導体発光素子の製造方法 |
| JP2011003934A (ja) * | 1999-06-09 | 2011-01-06 | Toshiba Corp | 積層体および発光素子 |
| US6853008B2 (en) | 2000-12-15 | 2005-02-08 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2020141154A (ja) * | 2016-11-14 | 2020-09-03 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | Ｉｉｉ−ｖ族半導体ダイオード |
| JP2019125788A (ja) * | 2018-01-18 | 2019-07-25 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | スタック型のｉｉｉ−ｖ族半導体ダイオード |
| JP2020077894A (ja) * | 2018-01-18 | 2020-05-21 | ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ | スタック型のｉｉｉ−ｖ族半導体ダイオード |
| US10854760B2 (en) | 2018-01-18 | 2020-12-01 | 3-5 Power Electronics GmbH | Stacked III-V semiconductor diode |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3583934D1 (de) | 1991-10-02 |
| US4738935A (en) | 1988-04-19 |
| EP0190508B1 (en) | 1991-08-28 |
| EP0190508A3 (en) | 1988-03-02 |
| EP0190508A2 (en) | 1986-08-13 |
| JPH0770474B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61183915A (ja) | 化合物半導体装置の製造方法 | |
| US6465809B1 (en) | Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof | |
| US6316332B1 (en) | Method for joining wafers at a low temperature and low stress | |
| EP0190935B1 (en) | Method of manufacturing semiconductor devices using a bonding process | |
| JPH05235312A (ja) | 半導体基板及びその製造方法 | |
| TW201110204A (en) | Process for producing indium-phosphorus substrate, process for producing epitaxial wafer, indium-phosphorus substrate, and epitaxial wafer | |
| JPS61292934A (ja) | 半導体素子の製造方法 | |
| CN1871699B (zh) | 化合物半导体基板的制造方法 | |
| US20020048900A1 (en) | Method for joining wafers at a low temperature and low stress | |
| JP2000208813A (ja) | ＧａＮ系半導体素子およびその製造方法 | |
| US4064621A (en) | Cadmium diffused Pb1-x Snx Te diode laser | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JPS61182217A (ja) | ウエハ接着方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| TWI246204B (en) | Electrode for p-type SiC | |
| Howlader et al. | Bonding of p-Si/n-InP wafers through surface activated bonding method at room temperature | |
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPS61183918A (ja) | 半導体装置の製造方法 | |
| Khoshnaw | Characteristics of CoO/Si Heterostructure Prepared by Plasma-Induced Bonding | |
| Irokawa et al. | Growth of 3C-SiC layers on Si substrates with a novel stress relaxation structure | |
| JPH07107924B2 (ja) | 半導体装置の製造方法 | |
| JPS62122119A (ja) | 半導体装置の製造方法 | |
| JP2023025393A (ja) | 半導体素子および半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |