JP2621851B2 - 半導体基板の接合方法 - Google Patents
半導体基板の接合方法Info
- Publication number
- JP2621851B2 JP2621851B2 JP59124683A JP12468384A JP2621851B2 JP 2621851 B2 JP2621851 B2 JP 2621851B2 JP 59124683 A JP59124683 A JP 59124683A JP 12468384 A JP12468384 A JP 12468384A JP 2621851 B2 JP2621851 B2 JP 2621851B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor substrate
- polished
- semiconductor substrates
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、二枚の半導体基板を接着剤等を用いること
なく強固に接合して一体化する半導体基板の接合方法に
関する。
なく強固に接合して一体化する半導体基板の接合方法に
関する。
半導体基板上に導電型や不純物濃度の異なる層を形成
するためには、従来より、拡散，イオン注入，エピタキ
シャル成長等が用いられている。半導体基板同士を接着
剤を用いることなく直接接合することができれば、厚い
拡散層や成長層を得るための高温，長時間の拡散工程，
エピタキシャル工程を省くことができて非常に便利であ
る。
するためには、従来より、拡散，イオン注入，エピタキ
シャル成長等が用いられている。半導体基板同士を接着
剤を用いることなく直接接合することができれば、厚い
拡散層や成長層を得るための高温，長時間の拡散工程，
エピタキシャル工程を省くことができて非常に便利であ
る。
従来、鏡面研磨されたシリコンウェーハ同士を水やア
ルコールなどで濡れた状態で接触させると、両者が接着
する現象はしばしば観測されるところである。しかしな
がらこれは、水等の液体による表面張力によるものであ
り、乾燥させたウェーハでは観測されない。
ルコールなどで濡れた状態で接触させると、両者が接着
する現象はしばしば観測されるところである。しかしな
がらこれは、水等の液体による表面張力によるものであ
り、乾燥させたウェーハでは観測されない。
これに対して本発明者等は、鏡面研磨されたシリコン
ウェーハの研磨面を酸化性の条件で親水性化処理した
後、この研磨面同士を実質的に異物の介在しない清浄な
雰囲気下で密着させることにより、強固な接合体が得ら
れることを見出し、これを先に提案している。この場
合、200℃以上の温度で熱処理すれば、より強固な接合
体となることが明らかになっている。この方法により、
高不純物濃度基板と低不純物濃度基板を接合して良好な
電気的特性が得られている。この接合の現象を詳細に検
討した結果、シリコン基板の表面に自然酸化膜が形成さ
れていることが強固な接合体を得るための必要な条件で
あることが分っている。この様な自然酸化膜の存在は例
えば、エリプソメトリーなどの方法で確められる。
ウェーハの研磨面を酸化性の条件で親水性化処理した
後、この研磨面同士を実質的に異物の介在しない清浄な
雰囲気下で密着させることにより、強固な接合体が得ら
れることを見出し、これを先に提案している。この場
合、200℃以上の温度で熱処理すれば、より強固な接合
体となることが明らかになっている。この方法により、
高不純物濃度基板と低不純物濃度基板を接合して良好な
電気的特性が得られている。この接合の現象を詳細に検
討した結果、シリコン基板の表面に自然酸化膜が形成さ
れていることが強固な接合体を得るための必要な条件で
あることが分っている。この様な自然酸化膜の存在は例
えば、エリプソメトリーなどの方法で確められる。
しかしながら、この直接接合法では、特に不純物濃度
の低い半導体基板同士を接合した場合、接合のオーミッ
ク特性が余り良くないう問題があることが分った。これ
は、接合面に残される自然酸化膜が本質的には絶縁膜で
あるため、電気的に一種のバリアが形成されるためと思
われる。
の低い半導体基板同士を接合した場合、接合のオーミッ
ク特性が余り良くないう問題があることが分った。これ
は、接合面に残される自然酸化膜が本質的には絶縁膜で
あるため、電気的に一種のバリアが形成されるためと思
われる。
本発明は上記した点に鑑みなされたもので、直接接合
法により良好なオーミック特性を示す接合が得られる半
導体基板の接合方法を提供することを目的とする。
法により良好なオーミック特性を示す接合が得られる半
導体基板の接合方法を提供することを目的とする。
本発明は、二枚の半導体基板の各接合面を好ましくは
表面粗さ500Å以下に鏡面研磨した後、例えば弗酸中に
浸漬するなどして表面酸化膜を除去し、水洗，乾燥させ
て、ゴミ浮遊量が20個/cm2以下のクリーンな雰囲気下で
研磨面同士を密着させ、200℃以上、好ましくは500℃以
上の温度で熱処理して接合体を形成する。
表面粗さ500Å以下に鏡面研磨した後、例えば弗酸中に
浸漬するなどして表面酸化膜を除去し、水洗，乾燥させ
て、ゴミ浮遊量が20個/cm2以下のクリーンな雰囲気下で
研磨面同士を密着させ、200℃以上、好ましくは500℃以
上の温度で熱処理して接合体を形成する。
本発明によれば、半導体基板の接合体が得られ、しか
も自然酸化膜除去の工程を入れることによって接合の良
好なオーミック特性が得られる。充分な厚みの自然酸化
膜を残した状態で半導体基板を接合する場合に比べて、
直後の機械的接合強度は劣るが、200℃以上の熱処理を
行なうことにより厚い自然酸化膜を残した場合と変らな
い接合強度が得られることが確認されている。
も自然酸化膜除去の工程を入れることによって接合の良
好なオーミック特性が得られる。充分な厚みの自然酸化
膜を残した状態で半導体基板を接合する場合に比べて、
直後の機械的接合強度は劣るが、200℃以上の熱処理を
行なうことにより厚い自然酸化膜を残した場合と変らな
い接合強度が得られることが確認されている。
そして本発明は、深い拡散層の形成や厚いエピタキシ
ャル層の形成等の代替技術として利用すれば、工程が簡
単になるだけでなく、不純物濃度の制御や厚みの制御が
容易になり、多くの半導体素子に適用して大きな効果を
期待することができる。
ャル層の形成等の代替技術として利用すれば、工程が簡
単になるだけでなく、不純物濃度の制御や厚みの制御が
容易になり、多くの半導体素子に適用して大きな効果を
期待することができる。
以下、本発明の実施例を説明する。20Ω・cmのｎ型の
（100）シリコン基板を二枚用意し、それぞれの接合す
べき面を表面粗さ500Å以下に鏡面研磨した。次いで濃
弗酸に１分浸漬した後、２分間流水で洗浄した。この後
基板を乾燥させ、クリーンルーム中で実質的に異物の介
在しない条件で両者の研磨面同士を密着させた。これを
オーブンに入れ、200℃,1時間の熱処理を行なった。
（100）シリコン基板を二枚用意し、それぞれの接合す
べき面を表面粗さ500Å以下に鏡面研磨した。次いで濃
弗酸に１分浸漬した後、２分間流水で洗浄した。この後
基板を乾燥させ、クリーンルーム中で実質的に異物の介
在しない条件で両者の研磨面同士を密着させた。これを
オーブンに入れ、200℃,1時間の熱処理を行なった。
こうして得られた接合体基板は、充分強固な接合強度
を示した。熱処理温度と接合強度の関係を測定した結
果、500℃以上で熱処理した試料ではシリコン自体の強
度と誤差の範囲内で一致した。1000℃で２時間の熱処理
を行なった試料について、金−１％アンチモンの電極を
形成して電圧−電流特性をカーブトレーサで測定したと
ころ、広い電圧範囲で直線となり、良好なオーミック特
性を示すことが確認された。参考例として、同様のシリ
コン基板を鏡面研磨した後、過酸化水素−硫酸の混合液
で３時間煮沸して酸化膜を形成し、この後水洗，乾燥を
行ない実施例と同様にして接合体を形成した。この方法
では接合強度は充分であったが、電圧−電流特性は直線
とならず、接合特性が非オーミックとなった。
を示した。熱処理温度と接合強度の関係を測定した結
果、500℃以上で熱処理した試料ではシリコン自体の強
度と誤差の範囲内で一致した。1000℃で２時間の熱処理
を行なった試料について、金−１％アンチモンの電極を
形成して電圧−電流特性をカーブトレーサで測定したと
ころ、広い電圧範囲で直線となり、良好なオーミック特
性を示すことが確認された。参考例として、同様のシリ
コン基板を鏡面研磨した後、過酸化水素−硫酸の混合液
で３時間煮沸して酸化膜を形成し、この後水洗，乾燥を
行ない実施例と同様にして接合体を形成した。この方法
では接合強度は充分であったが、電圧−電流特性は直線
とならず、接合特性が非オーミックとなった。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特開 昭60−236210（ＪＰ，Ａ) 特開 昭60−121777（ＪＰ，Ａ) 特開 昭60−51700（ＪＰ，Ａ) 特開 昭60−121776（ＪＰ，Ａ) 特公 昭37−114（ＪＰ，Ｂ２) 特公 昭49−26455（ＪＰ，Ｂ２) 特公 昭38−1261（ＪＰ，Ｂ２) 津上研蔵著「ブロックゲージ」（Ｓ 37、10、25、日刊工業新聞社発行）、 Ｐ．31〜39
Claims (2)
- 【請求項１】二枚の半導体基板の各接合面をそれぞれ鏡
面研磨し、各接合面の酸化膜を除去した後、水洗、乾燥
して、これらの接合面を実質的に異物の介在しない条件
下で直接密着させて半導体基板を加圧することなく200
℃以上の温度で熱処理することを特徴とする半導体基板
の接合方法。 - 【請求項２】二枚の半導体基板の各接合面をそれぞれ鏡
面研磨し、各接合面を弗酸処理した後、水洗、乾燥し
て、これらの接合面を実質的に異物の介在しない条件下
で直接密着させて半導体基板を加圧することなく200℃
以上の温度で熱処理することを特徴とする半導体基板の
接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124683A JP2621851B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体基板の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124683A JP2621851B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体基板の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614221A JPS614221A (ja) | 1986-01-10 |
| JP2621851B2 true JP2621851B2 (ja) | 1997-06-18 |
Family
ID=14891486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124683A Expired - Lifetime JP2621851B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体基板の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621851B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107924B2 (ja) * | 1986-03-31 | 1995-11-15 | 株式会社東芝 | 半導体装置の製造方法 |
| CN111785614B (zh) * | 2020-06-18 | 2022-04-12 | 上海空间电源研究所 | 一种降低电压损耗的键合结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
-
1984
- 1984-06-18 JP JP59124683A patent/JP2621851B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 津上研蔵著「ブロックゲージ」（Ｓ３７、１０、２５、日刊工業新聞社発行）、Ｐ．３１〜３９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS614221A (ja) | 1986-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4738935A (en) | Method of manufacturing compound semiconductor apparatus | |
| US3997381A (en) | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JPS61183917A (ja) | 半導体装置の製造方法 | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH061752B2 (ja) | 半導体ウエハの接合方法 | |
| JPH0246722A (ja) | 半導体装置の製造方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| JPH0691006B2 (ja) | 半導体ウエハの接合方法 | |
| JPS61182216A (ja) | 半導体基板の接合方法 | |
| JP2930194B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JP2752371B2 (ja) | 半導体装置の製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JPS6271214A (ja) | 半導体基板の接合方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3795150B2 (ja) | 酸化膜接着基板及びその製造方法 | |
| JPH0744280B2 (ja) | シリコン結晶体の接合方法 | |
| JPH02130911A (ja) | 半導体基板の製造方法 | |
| JPS60121776A (ja) | シリコン結晶体の接合方法 | |
| JPS5935421A (ja) | 半導体装置の製造方法 | |
| CN1083625A (zh) | 键合在绝缘体上硅的减薄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |