JPH0834174B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0834174B2 JPH0834174B2 JP61140396A JP14039686A JPH0834174B2 JP H0834174 B2 JPH0834174 B2 JP H0834174B2 JP 61140396 A JP61140396 A JP 61140396A JP 14039686 A JP14039686 A JP 14039686A JP H0834174 B2 JPH0834174 B2 JP H0834174B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- silicon
- epitaxial layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- -1 oxygen ions Chemical class 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁物上にシリコンを設けた構造の形成方
法に関するものである。
法に関するものである。
トランジスタおよびその他の半導体構造の寸法が１マ
イクロメートル以下に小さくなつている超大規模集積
（VLSI）の現段階では、新しい多くの問題に取り組まな
ければならない。一般に、デバイス間の絶縁をより大き
くする必要がある。CMOSの場合、この絶縁でラツチ・ア
ツプを防止しなければならない。同時に、絶縁をこのよ
うに増加すると、利用できるチツプ・スペースが犠牲に
なる。
イクロメートル以下に小さくなつている超大規模集積
（VLSI）の現段階では、新しい多くの問題に取り組まな
ければならない。一般に、デバイス間の絶縁をより大き
くする必要がある。CMOSの場合、この絶縁でラツチ・ア
ツプを防止しなければならない。同時に、絶縁をこのよ
うに増加すると、利用できるチツプ・スペースが犠牲に
なる。
絶縁物上にシリコンを設ける技術即ちシリコン・オン
・インシユレータ技術は、この問題に取り組むための特
に有望な方法と思われる。この方法の一般的な例が“エ
レクトロニクス・ウイーク”（“Electronics Week"）1
984年１月１日号のP.11〜12に所載のR.J.ラインバツク
（Lineback）の論文“SOIチツプに対する埋込み酸化物
マーク経路”（“Buried Oxide Marks Route to SOIchi
ps"）に示されている。この論文に示されているよう
に、酸素イオンをバルク・シリコンに注入して、その中
に酸化物層を形成する。次に注入物を２時間アニールし
て、シリコンの埋込み酸化物の上にある部分を単結晶シ
リコンにする。次にこの単結晶層上に様々な半導体デバ
イスを形成する。下にある埋込み酸化物が、隣接する各
デバイスを絶縁する。
・インシユレータ技術は、この問題に取り組むための特
に有望な方法と思われる。この方法の一般的な例が“エ
レクトロニクス・ウイーク”（“Electronics Week"）1
984年１月１日号のP.11〜12に所載のR.J.ラインバツク
（Lineback）の論文“SOIチツプに対する埋込み酸化物
マーク経路”（“Buried Oxide Marks Route to SOIchi
ps"）に示されている。この論文に示されているよう
に、酸素イオンをバルク・シリコンに注入して、その中
に酸化物層を形成する。次に注入物を２時間アニールし
て、シリコンの埋込み酸化物の上にある部分を単結晶シ
リコンにする。次にこの単結晶層上に様々な半導体デバ
イスを形成する。下にある埋込み酸化物が、隣接する各
デバイスを絶縁する。
さらに最近、シリコン・オン・インシユレータ構造を
形成する特定の方法が開発された。この方法では、２つ
のシリコン基板を互いに接着し、一方の基板の少くとも
一部分を除去する。この方法の例が、“応用物理学レタ
ー”（Applied Physics Letters"）、第43巻第３号、19
83年８月１日に、所載のＭ、木村等の論文“絶縁基板上
に単結晶Siフイルムを製造するためのエピタキシヤル・
フイルム転移法”（“Epitaxial Film Transfer Techni
que for Producing Sigle Crystal Si Film on an Insu
lating Substrate"）に開示されている。この論文に記
載されているように、第１のＰ＋基板上にＰ・エピタキ
シヤル層を成長させる。第２の基板上には酸化物層を成
長させる。次に両方の基板をガラスで被覆し、このガラ
ス層を使つて、２つの基板を接着する。さらに具体的に
いうと、２つの基板のガラス層を押しつけて、約930℃
に加熱する。基板が接着した後、エピタキシヤル層を接
着されたガラス層上に残して、エピタキシヤル層のある
基板を除去する。ガラス層が絶縁をもたらす。“IBMテ
クニカル・デイスクロジヤ・ブリテイン”第19巻、第９
号、1977年２月、P.3405−3406に所載の“シリコン・ウ
エハの融着”（“Fusing of Silicon Wafers"）と題す
るブロツク（Brock）等の論文も参照のこと。この論文
には、“各ウエハ上に二酸化シリコン層を形成し、次に
二酸化シリコン層を互いに突き合わせて、好ましくは水
蒸気雰囲気中に温度約1050℃で約半時間加熱することに
よつて、ウエハをうまく融着することができる”と述べ
られている。
形成する特定の方法が開発された。この方法では、２つ
のシリコン基板を互いに接着し、一方の基板の少くとも
一部分を除去する。この方法の例が、“応用物理学レタ
ー”（Applied Physics Letters"）、第43巻第３号、19
83年８月１日に、所載のＭ、木村等の論文“絶縁基板上
に単結晶Siフイルムを製造するためのエピタキシヤル・
フイルム転移法”（“Epitaxial Film Transfer Techni
que for Producing Sigle Crystal Si Film on an Insu
lating Substrate"）に開示されている。この論文に記
載されているように、第１のＰ＋基板上にＰ・エピタキ
シヤル層を成長させる。第２の基板上には酸化物層を成
長させる。次に両方の基板をガラスで被覆し、このガラ
ス層を使つて、２つの基板を接着する。さらに具体的に
いうと、２つの基板のガラス層を押しつけて、約930℃
に加熱する。基板が接着した後、エピタキシヤル層を接
着されたガラス層上に残して、エピタキシヤル層のある
基板を除去する。ガラス層が絶縁をもたらす。“IBMテ
クニカル・デイスクロジヤ・ブリテイン”第19巻、第９
号、1977年２月、P.3405−3406に所載の“シリコン・ウ
エハの融着”（“Fusing of Silicon Wafers"）と題す
るブロツク（Brock）等の論文も参照のこと。この論文
には、“各ウエハ上に二酸化シリコン層を形成し、次に
二酸化シリコン層を互いに突き合わせて、好ましくは水
蒸気雰囲気中に温度約1050℃で約半時間加熱することに
よつて、ウエハをうまく融着することができる”と述べ
られている。
米国特許第4142925号（79年３月３日キング（King）
等に授与）には、エピタキシヤル層と絶縁層と研磨シリ
コン層を含む構造の作成方法が開示されている。この特
許の正面図に示されているように、エピタキシヤル層を
ｎ＋シリコン基板上に成長させる。エピタキシャル層上
に絶縁層のSiO2層を成長させ、絶縁層をポリシリコン支
持層で被覆する。次にｎ＋シリコン基板を除去すると、
SiO2層の載つたエピタキシヤル層が残る。
等に授与）には、エピタキシヤル層と絶縁層と研磨シリ
コン層を含む構造の作成方法が開示されている。この特
許の正面図に示されているように、エピタキシヤル層を
ｎ＋シリコン基板上に成長させる。エピタキシャル層上
に絶縁層のSiO2層を成長させ、絶縁層をポリシリコン支
持層で被覆する。次にｎ＋シリコン基板を除去すると、
SiO2層の載つたエピタキシヤル層が残る。
下にあるエピタキシヤル層を除去せずにシリコン基板
を除去するステツプは、この２層のドーピング濃度また
は導電性の種類が異なる場合にやりやすくなることがわ
かつている。たとえば、基板がＰ＋型でエピタキシヤル
層がＰ−型またはｎ型の場合、フツ化水素酸、硝酸、酢
酸の1:3:8溶液（“HNA"）でエッチングすると、基板を
除去できる。
を除去するステツプは、この２層のドーピング濃度また
は導電性の種類が異なる場合にやりやすくなることがわ
かつている。たとえば、基板がＰ＋型でエピタキシヤル
層がＰ−型またはｎ型の場合、フツ化水素酸、硝酸、酢
酸の1:3:8溶液（“HNA"）でエッチングすると、基板を
除去できる。
上記の方法に伴う問題点はHNA酸がＰ＋/P−接合また
はＰ＋/n接合までエッチングするが、それがこの２層の
実際の物理的界面とは一致しないことである。たとえ
ば、Ｐ＋基板上に最終厚さ200nm（ナノメートル）のｎ
エピタキシヤル層を形成するには、厚さ1000〜1200nmの
エピタキシヤル層を付着させなければならない。これ
は、ホウ素が基板からエピタキシヤル層に拡散するた
め、Ｐ＋/n接合が実際には基板とエピタキシヤル層の物
理的界面より約800〜1000nm上の所にできるためであ
る。
はＰ＋/n接合までエッチングするが、それがこの２層の
実際の物理的界面とは一致しないことである。たとえ
ば、Ｐ＋基板上に最終厚さ200nm（ナノメートル）のｎ
エピタキシヤル層を形成するには、厚さ1000〜1200nmの
エピタキシヤル層を付着させなければならない。これ
は、ホウ素が基板からエピタキシヤル層に拡散するた
め、Ｐ＋/n接合が実際には基板とエピタキシヤル層の物
理的界面より約800〜1000nm上の所にできるためであ
る。
1000−1200nmのエピタキシヤル層を形成すると、別の
問題が出てくる。典型的な場合、nmの範囲で作業すると
き、工業的に使用されている付着ツールは、±約５％の
誤差で層を付着することができる。すなわち、元のエピ
タキシヤル層の厚さが1000nmの場合、最終的に得られる
（Ｐ＋基板除去後の）エピタキシヤル層の厚さは約250
±50nmになる。エピタキシヤル層のドーパント濃度が充
分に低い場合、その後にエピタキシヤル層上で形成され
るFETのチヤネルの空乏域が、層の最下部まで伸びるこ
とになる。したがつて、これらのFETの闘値電圧は、少
くとも部分的にはエピタキシヤル層の厚さによつて決ま
り、その結果、上記の厚さの変動がFETの闘値電圧の好
ましくない変動をもたらす恐れがある。明らかに、始め
に付着したエピタキシヤル層の厚さが増すにつれて、結
果として生じる厚さの変動も増大する。たとえば、エピ
タキシヤル層の最初の厚さが2500nmの場合、その最終厚
さは約250±150nmとなる。
問題が出てくる。典型的な場合、nmの範囲で作業すると
き、工業的に使用されている付着ツールは、±約５％の
誤差で層を付着することができる。すなわち、元のエピ
タキシヤル層の厚さが1000nmの場合、最終的に得られる
（Ｐ＋基板除去後の）エピタキシヤル層の厚さは約250
±50nmになる。エピタキシヤル層のドーパント濃度が充
分に低い場合、その後にエピタキシヤル層上で形成され
るFETのチヤネルの空乏域が、層の最下部まで伸びるこ
とになる。したがつて、これらのFETの闘値電圧は、少
くとも部分的にはエピタキシヤル層の厚さによつて決ま
り、その結果、上記の厚さの変動がFETの闘値電圧の好
ましくない変動をもたらす恐れがある。明らかに、始め
に付着したエピタキシヤル層の厚さが増すにつれて、結
果として生じる厚さの変動も増大する。たとえば、エピ
タキシヤル層の最初の厚さが2500nmの場合、その最終厚
さは約250±150nmとなる。
したがつて、改良されたシリコン・オン・インシユレ
ータ層の製造方法を提供することが、本発明の一目的で
ある。
ータ層の製造方法を提供することが、本発明の一目的で
ある。
本発明の第２の目的は、最終的に得られるシリコン層
の厚さがほぼ均一となる、シリコン・オン・インシユレ
ータ層の製造方法を提供することである。
の厚さがほぼ均一となる、シリコン・オン・インシユレ
ータ層の製造方法を提供することである。
本発明の第３の目的は、最終的シリコン層のエツチン
グより精密に制御できる、改良されたシリコン・オン・
インシユレータ層の製造方法を提供することである。
グより精密に制御できる、改良されたシリコン・オン・
インシユレータ層の製造方法を提供することである。
本発明の上記およびその他の目的は、厚さが均一な比
較的薄いシリコン・オン・イシユレータ構造を形成する
方法によつて達成される。シリコン基板上に薄いエピタ
キシヤル層を形成した後、エピタキシヤル層にイオンを
注入して、その中に薄い埋込みエツチ・ストツプ層を形
成する。その埋込み層は、エピタキシャル層とはエッチ
ング特性が異なる。エピタキシヤル層を機械的基板に接
着した後、シリコン基板と、エピタキシヤル層の埋込み
層の上にある部分を除去する。
較的薄いシリコン・オン・イシユレータ構造を形成する
方法によつて達成される。シリコン基板上に薄いエピタ
キシヤル層を形成した後、エピタキシヤル層にイオンを
注入して、その中に薄い埋込みエツチ・ストツプ層を形
成する。その埋込み層は、エピタキシャル層とはエッチ
ング特性が異なる。エピタキシヤル層を機械的基板に接
着した後、シリコン基板と、エピタキシヤル層の埋込み
層の上にある部分を除去する。
次に、埋込み層を著しく侵食しないエツチヤントで、
埋込み層の上に残りのエピタキシヤル層を除去する。次
に埋込層を除去する。
埋込み層の上に残りのエピタキシヤル層を除去する。次
に埋込層を除去する。
残つたエピタキシヤル層は、厚さがほぼ均一である。
これは、埋込み層が均一なためであり、埋込み層が均一
になるのは、イオン注入中に得られるイオン濃度が均一
なためである。
これは、埋込み層が均一なためであり、埋込み層が均一
になるのは、イオン注入中に得られるイオン濃度が均一
なためである。
第１図に示すように、0.008オーム/cmのＰ＋シリコン
・ウエハ10上に、ｎ−エピタキシヤル層12を形成する。
SiH2Cl2、SiH4、SiCl4またはSiHCl3など通常のデポジツ
ト・ガスを使つて、エピタキシヤル層12を成長させる。
好ましくは、SiH2Cl2を1050−1080℃で使用する。得ら
れるエピタキシヤル層は、比較的厚い（たとえば2500n
m）。これは、エピシヤル層の最初の厚さが、下記によ
り詳しく説明するように、シリコン・オン・インシユレ
ータ構造の最終厚さに対して最小になるようにするため
である。ウエハ即ち基板10のドーパント濃度は６×1018
イオン/cm3以上にすべきであることに注意すること。１
×1019が典型的な選択である。この基板HNA中でエッチ
ングするには、このような濃度が必要である。基板10上
にエピタキシヤル層12を形成するとき、ホウ素が基板か
ら拡散して、その結果エピタキシヤル層12の内部にＰ＋
/n−に接合が確立される。ホウ素原子はエピタキシヤル
層中に浸透して、物理的エピタキシヤル層一基板界面よ
り約400−800nm上方に接合を形成する。
・ウエハ10上に、ｎ−エピタキシヤル層12を形成する。
SiH2Cl2、SiH4、SiCl4またはSiHCl3など通常のデポジツ
ト・ガスを使つて、エピタキシヤル層12を成長させる。
好ましくは、SiH2Cl2を1050−1080℃で使用する。得ら
れるエピタキシヤル層は、比較的厚い（たとえば2500n
m）。これは、エピシヤル層の最初の厚さが、下記によ
り詳しく説明するように、シリコン・オン・インシユレ
ータ構造の最終厚さに対して最小になるようにするため
である。ウエハ即ち基板10のドーパント濃度は６×1018
イオン/cm3以上にすべきであることに注意すること。１
×1019が典型的な選択である。この基板HNA中でエッチ
ングするには、このような濃度が必要である。基板10上
にエピタキシヤル層12を形成するとき、ホウ素が基板か
ら拡散して、その結果エピタキシヤル層12の内部にＰ＋
/n−に接合が確立される。ホウ素原子はエピタキシヤル
層中に浸透して、物理的エピタキシヤル層一基板界面よ
り約400−800nm上方に接合を形成する。
次に、エピタキシヤル層に内部に埋込みエツチ・スト
ツプ層として働らく埋込層14を形成して、エピタキシヤ
ル層12を埋込層14の上側の第１の部分12Aとエツチ・ス
トツプ14の下側にある第２の部分12Bに分離する。一般
に、埋込層み14は、エピタキシャル層12とエッチング特
性がはっきり異なるどんなエレメントから構成すること
ができる。たとえば、基板を約500℃に加熱して酸素イ
オンを１×1016〜１×10180＋イオン/cm2の濃度で160Ke
Vで基板に注入して、埋込み層14を形成することができ
る。エピタキシヤル層12の埋込まれるイオンの上側の部
分12Aの損傷を最小限に抑えるため、イオン注入中に基
板を加熱する。酸素イオンが注入されると、二酸化シリ
コンの埋込み層が形成される。窒素シリコンの埋込み層
を形成できることに注意すること。さらに、炭素イオン
を注入すると、炭化シリコンの埋込み層が形成できる。
使用濃度は、エツチ・ストツプの“有効性”を決める１
つのフアクタである。具体的にいうと、使用濃度が高く
なるほど、エツチ・ストツプはそれだけ有効になり、し
たがつて次のエツチングの際に得られるエピタキシヤル
層が平面状になる。この特徴については、後でさらに詳
しく説明する。使用濃度が高くなるにつれて、領域12A
の欠陥なしに残る部分がより薄くなる。４×1016および
１×1017イオン/cm2の濃度で良好な結果が得られた。後
者がより好ましい。最後に、注入エネルギーも、エピタ
キシヤル層に内部でのイオンの位置に影響を及ぼす。一
般に80KeV以上の注入エネルギーが使用できる。（160Ke
Vが好ましい）。
ツプ層として働らく埋込層14を形成して、エピタキシヤ
ル層12を埋込層14の上側の第１の部分12Aとエツチ・ス
トツプ14の下側にある第２の部分12Bに分離する。一般
に、埋込層み14は、エピタキシャル層12とエッチング特
性がはっきり異なるどんなエレメントから構成すること
ができる。たとえば、基板を約500℃に加熱して酸素イ
オンを１×1016〜１×10180＋イオン/cm2の濃度で160Ke
Vで基板に注入して、埋込み層14を形成することができ
る。エピタキシヤル層12の埋込まれるイオンの上側の部
分12Aの損傷を最小限に抑えるため、イオン注入中に基
板を加熱する。酸素イオンが注入されると、二酸化シリ
コンの埋込み層が形成される。窒素シリコンの埋込み層
を形成できることに注意すること。さらに、炭素イオン
を注入すると、炭化シリコンの埋込み層が形成できる。
使用濃度は、エツチ・ストツプの“有効性”を決める１
つのフアクタである。具体的にいうと、使用濃度が高く
なるほど、エツチ・ストツプはそれだけ有効になり、し
たがつて次のエツチングの際に得られるエピタキシヤル
層が平面状になる。この特徴については、後でさらに詳
しく説明する。使用濃度が高くなるにつれて、領域12A
の欠陥なしに残る部分がより薄くなる。４×1016および
１×1017イオン/cm2の濃度で良好な結果が得られた。後
者がより好ましい。最後に、注入エネルギーも、エピタ
キシヤル層に内部でのイオンの位置に影響を及ぼす。一
般に80KeV以上の注入エネルギーが使用できる。（160Ke
Vが好ましい）。
埋込み層14は、イオン注入によつて形成されるので、
注入エネルギーの偏差が最小であるため、厚さがほぼ均
一になる。さらに、層14は比較的平面状である（すなわ
ち、層14の上面がエピタキシヤル層の露出表面の下にウ
エハ全体で同じ深さの所に埋め込まれる）。
注入エネルギーの偏差が最小であるため、厚さがほぼ均
一になる。さらに、層14は比較的平面状である（すなわ
ち、層14の上面がエピタキシヤル層の露出表面の下にウ
エハ全体で同じ深さの所に埋め込まれる）。
周知の多数の接着方法のどれを使つても、基板10を
“機械的”（すなわち、物理支持）ウエハ100に接着で
きる。第２図に示す良好な接着方法では、エピタキシヤ
ル層の部分12Aに二酸化シリコン層16Aを成長させる。こ
の酸化物層16Aの厚さは、約10−2000Aの範囲で選べる。
上限は酸化物の成長中に消費されるエピタキシヤル層の
部分12Aの量である。好ましくは、二酸化シリコン層16A
は厚さ150Aで、酸素雰囲気中で約800℃で成長させる。
別法としてエピタキシヤル層の部分に12A上にSiO2を熱
分解によつて付着し、シリコンの消費をなくすことがで
きる。どちらかの場合でも、次に水蒸気雰囲気中で接触
させ、700−1200℃（好ましくは900℃）の温度に約50分
加熱して、酸化物層16Aを機械的ウエハ100に接着する。
“機械的”（すなわち、物理支持）ウエハ100に接着で
きる。第２図に示す良好な接着方法では、エピタキシヤ
ル層の部分12Aに二酸化シリコン層16Aを成長させる。こ
の酸化物層16Aの厚さは、約10−2000Aの範囲で選べる。
上限は酸化物の成長中に消費されるエピタキシヤル層の
部分12Aの量である。好ましくは、二酸化シリコン層16A
は厚さ150Aで、酸素雰囲気中で約800℃で成長させる。
別法としてエピタキシヤル層の部分に12A上にSiO2を熱
分解によつて付着し、シリコンの消費をなくすことがで
きる。どちらかの場合でも、次に水蒸気雰囲気中で接触
させ、700−1200℃（好ましくは900℃）の温度に約50分
加熱して、酸化物層16Aを機械的ウエハ100に接着する。
第３図に示すもう一つの接着方法では、接着の前に機
械的基板100上に、任意の厚さ（たとえば20000Aまで）
の酸化物層16Bを成長させる。こうして酸化物層16Aと16
Bを接着して、非常に厚い酸化物層を形成する。かかる
薄い酸化物層は、高圧用に有利となることがある。
械的基板100上に、任意の厚さ（たとえば20000Aまで）
の酸化物層16Bを成長させる。こうして酸化物層16Aと16
Bを接着して、非常に厚い酸化物層を形成する。かかる
薄い酸化物層は、高圧用に有利となることがある。
第４図に示す第３の接着方法では、二酸化シリコンの
代りに、ホウケイ酸ガラス（BSG）やホウリンケイ酸ガ
ラス（BPSG）層などのリフロー・ガラスを使う。エピタ
キシヤル層の部分12A上にガラスを付着する際、まず厚
さ50〜1000A（典型的な場合200A）の窒化シリコン層20
を付着することが望ましい。窒化物は、次の高温加工の
間に不純物がガラスからエピタキシヤル層部分12Aに拡
散するのを防止する。接着する際、接着温度はガラス転
移温度より高くなければならないことに注意すること。
たとえば、厚さ0.4μｍの4:4:92 BPSG層を使う場合、
水蒸気雰囲気中で約900℃で接着を行なう。別法とし
て、機械的基板100上にリフロー・ガラス層を形成する
こともできる。
代りに、ホウケイ酸ガラス（BSG）やホウリンケイ酸ガ
ラス（BPSG）層などのリフロー・ガラスを使う。エピタ
キシヤル層の部分12A上にガラスを付着する際、まず厚
さ50〜1000A（典型的な場合200A）の窒化シリコン層20
を付着することが望ましい。窒化物は、次の高温加工の
間に不純物がガラスからエピタキシヤル層部分12Aに拡
散するのを防止する。接着する際、接着温度はガラス転
移温度より高くなければならないことに注意すること。
たとえば、厚さ0.4μｍの4:4:92 BPSG層を使う場合、
水蒸気雰囲気中で約900℃で接着を行なう。別法とし
て、機械的基板100上にリフロー・ガラス層を形成する
こともできる。
上記の何れかの接着操作の後、Ｐ＋基板10を除去して
エピタキシヤル層部分12Bを露出する。その結果得られ
る構造を第５図に示す。除去方法の一つは、基板10の大
部分をグラインドまたはラツプ（あるいはその他の方法
で機械的に除去）し、表面を機械方法で研摩してすり傷
を除去し、次に基板10の残りの部分を少量の過酸化水素
を加えたフツ化水素酸、硝酸、中でエッチングする。HN
Aエツチヤントは、残りの基板10、ならびに基板10から
エピタキシヤル層12へのホウ素の拡散によつて生成され
たｎ−エピタキシヤル層/P＋基板接合の上側のエピタキ
シヤル部分12Bの領域を除去する。HNAを超音波で攪拌す
ることにより、エツチング副生成物をより効率的に除去
して、エツチングの選択性を高めることができる。（す
なわち、Ｐ＋/n−接合の所でエツチングが止まる）。エ
ピタキシヤル層12の出発厚さ250nm、酸化物層16Aの出発
厚さ450Aの場合、HNAエツチング後の層12A、12B、14の
合計厚さは典型的な場合2200±200nmとなる。
エピタキシヤル層部分12Bを露出する。その結果得られ
る構造を第５図に示す。除去方法の一つは、基板10の大
部分をグラインドまたはラツプ（あるいはその他の方法
で機械的に除去）し、表面を機械方法で研摩してすり傷
を除去し、次に基板10の残りの部分を少量の過酸化水素
を加えたフツ化水素酸、硝酸、中でエッチングする。HN
Aエツチヤントは、残りの基板10、ならびに基板10から
エピタキシヤル層12へのホウ素の拡散によつて生成され
たｎ−エピタキシヤル層/P＋基板接合の上側のエピタキ
シヤル部分12Bの領域を除去する。HNAを超音波で攪拌す
ることにより、エツチング副生成物をより効率的に除去
して、エツチングの選択性を高めることができる。（す
なわち、Ｐ＋/n−接合の所でエツチングが止まる）。エ
ピタキシヤル層12の出発厚さ250nm、酸化物層16Aの出発
厚さ450Aの場合、HNAエツチング後の層12A、12B、14の
合計厚さは典型的な場合2200±200nmとなる。
全加工時間を減らすため、まず基板10を機械的方法で
除去する。すなわち、第一の除去方法の一方法は、両方
の基板の露出表面を熱二酸化シリコン層で被覆し、フツ
化水素酸などのエツチヤントを使つてこの熱二酸化シリ
コン層を基板10から除去する。次に、シリコン−二酸化
シリコンのエッチング速度比が大きなエツチヤントを使
つて、基板10を除去する。かかるエツチヤントの一例
は、エチレンシアミン ピロカテコール（EDP）であ
る。すなわち、機械的基板100の一番上にある酸化物層
が基板10のEDPエツチング中、機械的基板100を保護し、
したがつて、機械的除去ステツプが必要となる。
除去する。すなわち、第一の除去方法の一方法は、両方
の基板の露出表面を熱二酸化シリコン層で被覆し、フツ
化水素酸などのエツチヤントを使つてこの熱二酸化シリ
コン層を基板10から除去する。次に、シリコン−二酸化
シリコンのエッチング速度比が大きなエツチヤントを使
つて、基板10を除去する。かかるエツチヤントの一例
は、エチレンシアミン ピロカテコール（EDP）であ
る。すなわち、機械的基板100の一番上にある酸化物層
が基板10のEDPエツチング中、機械的基板100を保護し、
したがつて、機械的除去ステツプが必要となる。
次にシリコン−二酸化シリコン（またはエツチストツ
プが窒化シリコンの場合は、シリコン−窒化シリコン）
の選択性が大きなエツチヤントを使つて、エピタキシヤ
ル層13Bの残り部分を除去する。好ましくは、このエツ
チングは、エチレンピペリジピロカテコール（EPP）を
使つて70〜130℃で実施する。本発明者等は、EPPを使つ
て、埋込み酸化物層14の酸素イオン濃度が１×1017イオ
ン/cm2で６ミクロンのエツチ・ストツプ“有効度”を実
現できることを決定した。エツチ・ストツプ“有効度”
は、次のように説明できる。ここでHNAエツチングの後
に、エピタキシヤル層の部分12Aの残つた領域の厚さ
が、６ミクロンまでの様々な値をとると仮定する。EPP
エツチングが完了すると、この厚さのばらつきがなくな
り、エツチ・ストツプ層14の厚さが均一になる。この平
面度の改良は、本発明のように注入エツチ・ストツプを
使うことのもう一つの利点である。
プが窒化シリコンの場合は、シリコン−窒化シリコン）
の選択性が大きなエツチヤントを使つて、エピタキシヤ
ル層13Bの残り部分を除去する。好ましくは、このエツ
チングは、エチレンピペリジピロカテコール（EPP）を
使つて70〜130℃で実施する。本発明者等は、EPPを使つ
て、埋込み酸化物層14の酸素イオン濃度が１×1017イオ
ン/cm2で６ミクロンのエツチ・ストツプ“有効度”を実
現できることを決定した。エツチ・ストツプ“有効度”
は、次のように説明できる。ここでHNAエツチングの後
に、エピタキシヤル層の部分12Aの残つた領域の厚さ
が、６ミクロンまでの様々な値をとると仮定する。EPP
エツチングが完了すると、この厚さのばらつきがなくな
り、エツチ・ストツプ層14の厚さが均一になる。この平
面度の改良は、本発明のように注入エツチ・ストツプを
使うことのもう一つの利点である。
エピタキシヤル層の部分12Bを除去するために、他の
エツチヤントを使うこともできる。かかるエツチヤント
の一つは、35〜50℃に加熱した３モルの水酸化カリウム
（KOH）である。しかし、試験の結果、このエツチヤン
トを使うと、酸素イオン濃度が１×1017イオン/cm2の酸
化物の有効度が１ミクロンにしかならないことがわかつ
た。したがつて、KOHよりもEPP（エレンジアミン ピロ
カテコールなどそれと類似のエツチヤント）の法が好ま
しく、上記のようなドーバンド酸素（または窒素）イオ
ン濃度が得られる。
エツチヤントを使うこともできる。かかるエツチヤント
の一つは、35〜50℃に加熱した３モルの水酸化カリウム
（KOH）である。しかし、試験の結果、このエツチヤン
トを使うと、酸素イオン濃度が１×1017イオン/cm2の酸
化物の有効度が１ミクロンにしかならないことがわかつ
た。したがつて、KOHよりもEPP（エレンジアミン ピロ
カテコールなどそれと類似のエツチヤント）の法が好ま
しく、上記のようなドーバンド酸素（または窒素）イオ
ン濃度が得られる。
次に、エツチ・ストツプ14を除去する。二酸化シリコ
ン−シリコンのエッチング速度比が大きいエツチヤント
なら、何でも使うことができる。別法として、CF4＋O2
プラズマなどの非選択性エツチヤント中でこの層を除去
することもできる。
ン−シリコンのエッチング速度比が大きいエツチヤント
なら、何でも使うことができる。別法として、CF4＋O2
プラズマなどの非選択性エツチヤント中でこの層を除去
することもできる。
最終構造を第６図に示す。エピタキシヤル層12の残り
の部分はほぼ平面状であり、したがつて厚さがほぼ均一
である。前述のように、これは埋込みエッチ・ストツプ
層を形成するためのイオン注入中に酸素イオンが均一に
分布するためである。12Aの厚さをさらに減らしたい場
合は、酸化の後でBHF中でエッチングするとよい。測定
によればエピタキシヤル層12の残りの部分の厚さは約35
0±4nmであり、前述の先行技術の方法を使ってエピタキ
シヤル層の初期厚さ2500nmの場合に実現できる250＋150
nmよりもずっと改良されている。必要ならば、残りのエ
ピタキシヤル層を酸化エッチングし、または直接エッチ
ングして、エツチ・ストツプ14から上に残つた酸化物を
除去することができる。
の部分はほぼ平面状であり、したがつて厚さがほぼ均一
である。前述のように、これは埋込みエッチ・ストツプ
層を形成するためのイオン注入中に酸素イオンが均一に
分布するためである。12Aの厚さをさらに減らしたい場
合は、酸化の後でBHF中でエッチングするとよい。測定
によればエピタキシヤル層12の残りの部分の厚さは約35
0±4nmであり、前述の先行技術の方法を使ってエピタキ
シヤル層の初期厚さ2500nmの場合に実現できる250＋150
nmよりもずっと改良されている。必要ならば、残りのエ
ピタキシヤル層を酸化エッチングし、または直接エッチ
ングして、エツチ・ストツプ14から上に残つた酸化物を
除去することができる。
本発明のもう一つの実施例は、エピタキシヤル層にホ
ウ素イオンを注入してエツチ・ストツプ14を形成する方
法である。上記の第１の実施例の場合と同様に、Ｐ＋基
板上にｎ−エピタキシヤル層を形成する。ホウ素注入前
に、注入後の熱処理を最小限にするため、エピタキシヤ
ル層上に酸化物層（典型的な場合厚さ500nm）を成長さ
せる。次に2.0MeVで６×1014イオン/cm2のイオン濃度の
ホウ素イオンを酸化物層を通して注入し、埋込みホウ素
エツチ・ストツプ層を形成する。次に機械的基板を酸化
物に接着し、第１の実施例の場合と同様に、超音波で攪
拌しHNA中で第１の基板を除去する。次に、３モルOH中
で、約50℃でエピタキシヤル層を、注入されたエツチ・
ストツプ中のホウ素濃度がピーク値に達するまで、エッ
チングする。最後にHNAを使つてエツチ・ストツプの残
りの部分を除去する。すなわち、ピーク・ホウ素濃度
は、HNAエツチングを開始するのに必要な濃度（すなわ
ち４×1018イオン/cm2）よりも高いので、HNAエツチン
グが開始できる。HNAエツチングが一度開始されると、
ホウ素濃度以下に下がつても、エツチ・ストツプの残り
の部分を除去し続けることができる。第２のエツチ・ス
トツプの熱成長酸化物からの距離は、イオン注入によつ
て形成され、したがつてほぼ均一であることに注意する
こと。
ウ素イオンを注入してエツチ・ストツプ14を形成する方
法である。上記の第１の実施例の場合と同様に、Ｐ＋基
板上にｎ−エピタキシヤル層を形成する。ホウ素注入前
に、注入後の熱処理を最小限にするため、エピタキシヤ
ル層上に酸化物層（典型的な場合厚さ500nm）を成長さ
せる。次に2.0MeVで６×1014イオン/cm2のイオン濃度の
ホウ素イオンを酸化物層を通して注入し、埋込みホウ素
エツチ・ストツプ層を形成する。次に機械的基板を酸化
物に接着し、第１の実施例の場合と同様に、超音波で攪
拌しHNA中で第１の基板を除去する。次に、３モルOH中
で、約50℃でエピタキシヤル層を、注入されたエツチ・
ストツプ中のホウ素濃度がピーク値に達するまで、エッ
チングする。最後にHNAを使つてエツチ・ストツプの残
りの部分を除去する。すなわち、ピーク・ホウ素濃度
は、HNAエツチングを開始するのに必要な濃度（すなわ
ち４×1018イオン/cm2）よりも高いので、HNAエツチン
グが開始できる。HNAエツチングが一度開始されると、
ホウ素濃度以下に下がつても、エツチ・ストツプの残り
の部分を除去し続けることができる。第２のエツチ・ス
トツプの熱成長酸化物からの距離は、イオン注入によつ
て形成され、したがつてほぼ均一であることに注意する
こと。
本発明の上記のどちらかの実施例でも、インシユレー
タの上に薄い厚さが均一なシリコン層ができる。この層
の最終厚さは、最初に成長させたエピタキシヤル層の厚
さとは無関係である。
タの上に薄い厚さが均一なシリコン層ができる。この層
の最終厚さは、最初に成長させたエピタキシヤル層の厚
さとは無関係である。
第１図は、エピタキシヤル層と埋込みエツチ・ストツプ
層を備えたシリコン基板の断面図である。 第２図は、第１の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第３図は、第２の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第４図は、第３の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第５図は、第１の基板を除去した、機械的支持基板の断
面図である。 第６図は、エピタキシヤル層と埋込みエツチ・ストツプ
層は上側部分を除去した後、第５図に示す第２の基板の
断面図である。 10……シリコン・基板、12……エピタキシヤル層、14…
…埋込層、16……二酸化シリコン層、100……基板。
層を備えたシリコン基板の断面図である。 第２図は、第１の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第３図は、第２の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第４図は、第３の接着技術を使つて機械的支持基板に接
着された、第１図の基板の断面図である。 第５図は、第１の基板を除去した、機械的支持基板の断
面図である。 第６図は、エピタキシヤル層と埋込みエツチ・ストツプ
層は上側部分を除去した後、第５図に示す第２の基板の
断面図である。 10……シリコン・基板、12……エピタキシヤル層、14…
…埋込層、16……二酸化シリコン層、100……基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・オリバー・セジウイツク アメリカ合衆国ニユーヨーク州ブリアクリ ツフ・マナ、ラード・ロード177番地 (72)発明者 スコツト・リチヤード・ステイフラー アメリカ合衆国ニユーヨーク州コートラン ド、リンカーン・アベニユー24番地 (56)参考文献 特開 昭58−200525（ＪＰ，Ａ) 特開 昭57−134924（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シリコン基板上の絶縁層上に厚さが一様な
薄い半導体を形成する方法において、シリコン基板層上
にシリコン層を形成し、 上記シリコン層とはエッチング特性が異なる埋込み層を
形成するために上記シリコン層にイオンを注入し、 上記シリコン層を間に絶縁層を介して機械的基板に接着
し、 上記シリコン層、並びに、上記シリコン層のうち上記シ
リコン基板と上記埋込み層との間の部分を除去し、上記
埋込み層と上記絶縁層との間の部分を除去することなく
上記埋込み層を除去することを特徴とする、絶縁層上に
シリコン層を有する半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/747,746 US4601779A (en) | 1985-06-24 | 1985-06-24 | Method of producing a thin silicon-on-insulator layer |
| US747746 | 1985-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61296709A JPS61296709A (ja) | 1986-12-27 |
| JPH0834174B2 true JPH0834174B2 (ja) | 1996-03-29 |
Family
ID=25006451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140396A Expired - Fee Related JPH0834174B2 (ja) | 1985-06-24 | 1986-06-18 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4601779A (ja) |
| EP (1) | EP0207272B1 (ja) |
| JP (1) | JPH0834174B2 (ja) |
| CA (1) | CA1218762A (ja) |
| DE (1) | DE3686453T2 (ja) |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
| US4946735A (en) * | 1986-02-10 | 1990-08-07 | Cornell Research Foundation, Inc. | Ultra-thin semiconductor membranes |
| US4952446A (en) * | 1986-02-10 | 1990-08-28 | Cornell Research Foundation, Inc. | Ultra-thin semiconductor membranes |
| JPS62224687A (ja) * | 1986-03-25 | 1987-10-02 | Anelva Corp | エツチング方法 |
| WO1987006060A1 (en) * | 1986-03-28 | 1987-10-08 | Fairchild Semiconductor Corporation | Method for joining two or more wafers and the resulting structure |
| US4715941A (en) * | 1986-04-14 | 1987-12-29 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
| US4908094A (en) * | 1986-04-14 | 1990-03-13 | International Business Machines Corporation | Method for laminating organic materials via surface modification |
| US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
| US4758368A (en) * | 1986-07-21 | 1988-07-19 | Motorola Inc. | Method for etching silicon wafers using a potassium hydroxide and water etching solution |
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| US4851078A (en) * | 1987-06-29 | 1989-07-25 | Harris Corporation | Dielectric isolation process using double wafer bonding |
| US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
| US4870470A (en) * | 1987-10-16 | 1989-09-26 | International Business Machines Corporation | Non-volatile memory cell having Si rich silicon nitride charge trapping layer |
| JPH01106466A (ja) * | 1987-10-19 | 1989-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| JPH01179342A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 複合半導体結晶体 |
| NL8800953A (nl) * | 1988-04-13 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderlichaam. |
| US5062302A (en) * | 1988-04-29 | 1991-11-05 | Schlumberger Industries, Inc. | Laminated semiconductor sensor with overpressure protection |
| NL8801981A (nl) * | 1988-08-09 | 1990-03-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5147808A (en) * | 1988-11-02 | 1992-09-15 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| US5136344A (en) * | 1988-11-02 | 1992-08-04 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| US4891329A (en) * | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
| US5060526A (en) * | 1989-05-30 | 1991-10-29 | Schlumberger Industries, Inc. | Laminated semiconductor sensor with vibrating element |
| JP2779954B2 (ja) * | 1989-07-10 | 1998-07-23 | 日本電信電話株式会社 | 半導体基板の製造方法 |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US6225178B1 (en) * | 1990-01-02 | 2001-05-01 | Honeywell Inc. | Radiation hardened field oxide for VLSI sub-micron MOS device |
| US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
| US5141887A (en) * | 1990-07-02 | 1992-08-25 | Motorola, Inc. | Low voltage, deep junction device and method |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| JPH04365377A (ja) * | 1991-06-13 | 1992-12-17 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
| US5213657A (en) * | 1991-07-31 | 1993-05-25 | Shin-Etsu Handotai Kabushiki Kaisha | Method for making uniform the thickness of a si single crystal thin film |
| US5256581A (en) * | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
| EP0537677B1 (en) * | 1991-10-16 | 1998-08-19 | Sony Corporation | Method of forming an SOI structure with a DRAM |
| JP2602597B2 (ja) * | 1991-12-27 | 1997-04-23 | 信越半導体株式会社 | 薄膜ｓｏｉ基板の製造方法 |
| EP1251556B1 (en) * | 1992-01-30 | 2010-03-24 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
| US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
| US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| US5413679A (en) * | 1993-06-30 | 1995-05-09 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a silicon membrane using a silicon alloy etch stop layer |
| US5310451A (en) * | 1993-08-19 | 1994-05-10 | International Business Machines Corporation | Method of forming an ultra-uniform silicon-on-insulator layer |
| US5399231A (en) * | 1993-10-18 | 1995-03-21 | Regents Of The University Of California | Method of forming crystalline silicon devices on glass |
| US5414276A (en) * | 1993-10-18 | 1995-05-09 | The Regents Of The University Of California | Transistors using crystalline silicon devices on glass |
| US5395481A (en) * | 1993-10-18 | 1995-03-07 | Regents Of The University Of California | Method for forming silicon on a glass substrate |
| US5488012A (en) * | 1993-10-18 | 1996-01-30 | The Regents Of The University Of California | Silicon on insulator with active buried regions |
| JPH1027893A (ja) * | 1993-10-29 | 1998-01-27 | Amer Fib Inc | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 |
| JP3252569B2 (ja) * | 1993-11-09 | 2002-02-04 | 株式会社デンソー | 絶縁分離基板及びそれを用いた半導体装置及びその製造方法 |
| JP2980497B2 (ja) * | 1993-11-15 | 1999-11-22 | 株式会社東芝 | 誘電体分離型バイポーラトランジスタの製造方法 |
| WO1996003772A2 (en) * | 1994-07-26 | 1996-02-08 | Philips Electronics N.V. | Method of manufacturing a semiconductor device for surface mounting, and semiconductor device for surface mounting |
| US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
| US5455193A (en) * | 1994-11-17 | 1995-10-03 | Philips Electronics North America Corporation | Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity |
| US6484585B1 (en) | 1995-02-28 | 2002-11-26 | Rosemount Inc. | Pressure sensor for a pressure transmitter |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| US5985728A (en) * | 1995-09-01 | 1999-11-16 | Elantec Semiconductor, Inc. | Silicon on insulator process with recovery of a device layer from an etch stop layer |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| FR2746544B1 (fr) * | 1996-03-20 | 1998-05-15 | Commissariat Energie Atomique | Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat |
| US6040019A (en) * | 1997-02-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Method of selectively annealing damaged doped regions |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US5854115A (en) * | 1997-11-26 | 1998-12-29 | Advanced Micro Devices, Inc. | Formation of an etch stop layer within a transistor gate conductor to provide for reduction of channel length |
| US6069046A (en) * | 1997-11-26 | 2000-05-30 | Advanced Micro Devices, Inc. | Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| US6540827B1 (en) | 1998-02-17 | 2003-04-01 | Trustees Of Columbia University In The City Of New York | Slicing of single-crystal films using ion implantation |
| US6120597A (en) * | 1998-02-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Crystal ion-slicing of single-crystal films |
| US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
| KR20000003975A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법 |
| TW463291B (en) * | 1999-01-26 | 2001-11-11 | Trust & Amp Obey Co Ltd | Method for producing a thin film |
| US6520020B1 (en) | 2000-01-06 | 2003-02-18 | Rosemount Inc. | Method and apparatus for a direct bonded isolated pressure sensor |
| US6508129B1 (en) | 2000-01-06 | 2003-01-21 | Rosemount Inc. | Pressure sensor capsule with improved isolation |
| US6516671B2 (en) | 2000-01-06 | 2003-02-11 | Rosemount Inc. | Grain growth of electrical interconnection for microelectromechanical systems (MEMS) |
| US6561038B2 (en) | 2000-01-06 | 2003-05-13 | Rosemount Inc. | Sensor with fluid isolation barrier |
| US6505516B1 (en) | 2000-01-06 | 2003-01-14 | Rosemount Inc. | Capacitive pressure sensing with moving dielectric |
| EP1148544A1 (de) * | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zum Dünnen eines Substrats |
| US6555891B1 (en) | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| JP4574833B2 (ja) * | 2000-11-10 | 2010-11-04 | 浜松ホトニクス株式会社 | 半導体光検出器の作製方法 |
| JP2002170825A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置及びｍｉｓ型半導体装置並びにその製造方法 |
| EP1217656A1 (en) | 2000-12-20 | 2002-06-26 | STMicroelectronics S.r.l. | Process for manufacturing components in a semiconductor material with reduction in the starting wafer thickness |
| US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
| US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US6821342B2 (en) * | 2002-10-23 | 2004-11-23 | Medtronic, Inc. | Method for forming suspended microstructures |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| US7508075B2 (en) * | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
| US7279369B2 (en) * | 2003-08-21 | 2007-10-09 | Intel Corporation | Germanium on insulator fabrication via epitaxial germanium bonding |
| US8007675B1 (en) * | 2005-07-11 | 2011-08-30 | National Semiconductor Corporation | System and method for controlling an etch process for a single crystal having a buried layer |
| JP5081394B2 (ja) * | 2006-05-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| JP5386856B2 (ja) * | 2008-06-03 | 2014-01-15 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| US7807570B1 (en) * | 2009-06-11 | 2010-10-05 | International Business Machines Corporation | Local metallization and use thereof in semiconductor devices |
| EP2333824B1 (en) * | 2009-12-11 | 2014-04-16 | Soitec | Manufacture of thin SOI devices |
| US9520293B2 (en) | 2011-07-11 | 2016-12-13 | King Abdullah University Of Science And Technology | Method for producing mechanically flexible silicon substrate |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| CN109148355A (zh) * | 2018-09-05 | 2019-01-04 | 德淮半导体有限公司 | 在半导体材料层中形成隔离结构的方法和形成沟槽的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1287047B (de) * | 1965-02-18 | 1969-01-16 | Siemens Ag | Verfahren und Vorrichtung zum Abscheiden einer einkristallinen Halbleiterschicht |
| US3721593A (en) * | 1971-08-13 | 1973-03-20 | Motorola Inc | Etch stop for koh anisotropic etch |
| US3902979A (en) * | 1974-06-24 | 1975-09-02 | Westinghouse Electric Corp | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication |
| US3997381A (en) * | 1975-01-10 | 1976-12-14 | Intel Corporation | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate |
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| US4230505A (en) * | 1979-10-09 | 1980-10-28 | Rca Corporation | Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal |
| JPS57134924A (en) * | 1981-02-16 | 1982-08-20 | Toshiba Corp | Production of semiconductive single-crystal thin film |
| JPS58200525A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 半導体装置用基板の製造方法 |
| JPS5998533A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体基板およびその製造方法 |
-
1985
- 1985-06-24 US US06/747,746 patent/US4601779A/en not_active Expired - Lifetime
- 1985-11-19 CA CA000495661A patent/CA1218762A/en not_active Expired
-
1986
- 1986-05-16 DE DE8686106713T patent/DE3686453T2/de not_active Expired - Fee Related
- 1986-05-16 EP EP86106713A patent/EP0207272B1/en not_active Expired - Lifetime
- 1986-06-18 JP JP61140396A patent/JPH0834174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0207272A2 (en) | 1987-01-07 |
| US4601779A (en) | 1986-07-22 |
| EP0207272B1 (en) | 1992-08-19 |
| DE3686453T2 (de) | 1993-03-18 |
| CA1218762A (en) | 1987-03-03 |
| DE3686453D1 (de) | 1992-09-24 |
| JPS61296709A (ja) | 1986-12-27 |
| EP0207272A3 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| US5234535A (en) | Method of producing a thin silicon-on-insulator layer | |
| US4851078A (en) | Dielectric isolation process using double wafer bonding | |
| US5373184A (en) | SOI/semiconductor heterostructure fabrication by wafer bonding | |
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JP3265493B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US5670411A (en) | Process of making semiconductor-on-insulator substrate | |
| US5517047A (en) | Bonded wafer processing | |
| US5540785A (en) | Fabrication of defect free silicon on an insulating substrate | |
| US5213986A (en) | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US5086011A (en) | Process for producing thin single crystal silicon islands on insulator | |
| US4056413A (en) | Etching method for flattening a silicon substrate utilizing an anisotropic alkali etchant | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| AU745315B2 (en) | Method for manufacturing semiconductor article | |
| WO1995001650A1 (en) | Soi substrate fabrication | |
| KR20100057023A (ko) | 초박형 단결정 반도체 ｔｆｔ 및 이의 제조 방법 | |
| US5897362A (en) | Bonding silicon wafers | |
| US4106050A (en) | Integrated circuit structure with fully enclosed air isolation | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH08236615A (ja) | 誘電体分離基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |