JPH09213916A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ基板に形成した半導体素子のリーク電
流増加，信頼性上の不安定さを低減することを目的とす
る。 【解決手段】 低濃度に不純物が導入されたシリコン基
板１０上に、拡散法またはイオン注入法により高濃度に
ボロン（ｐ形不純物）が導入された不純物シリコン層１
１を形成する。次に、不純物シリコン層１１が形成され
たシリコン基板１０を熱酸化して、その表面に所定の厚
さの熱酸化膜１２を形成する。そして、シリコン基板１
０の不純物シリコン層１１が形成された面に、熱酸化膜
１２を介してシリコン基板１３を貼り合わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、絶縁膜上にシリ
コン層が形成されたＳＯＩ基板の製造方法に関する。

【０００２】

【従来の技術】近年、消費電力が少なく高速なシリコン
ＬＳＩ用のシリコン基板として、ＳＯＩ（Silicon on I
nsulator）基板が注目されている。このＳＯＩ基板の製
造方法としては、例えば、シリコン基板にイオン注入を
おこない、その後、１３００℃以上の高温で熱処理をお
こなうことで埋め込み酸化膜を形成するＳＩＯＭＯＸ
（Separation by Impanted Oxygen ）基板がある。ま
た、基板の貼り合わせにより埋め込み酸化膜を形成する
貼り合わせ基板など、いくつものＳＯＩ基板の製造方法
が提案されている。

【０００３】ＳＯＩ基板に要求される条件は、できる限
り素子を形成するシリコン層の結晶性ができる限りバル
クシリコンと同等であることや、基板のコストがバルク
シリコンウエハに近いことなどがある。しかし、これら
要求を満たす上で、未だ解決しきれていない問題が多く
残されている。これらＳＯＩ基板の製造方法の中で、以
下に示すＳＯＩ基板の製造方法は、貼り合わせ技術を用
いたものであり、エピタキシャル成長や複雑高価な専用
装置を必要としないため、安価なＳＯＩ基板を製造でき
る。

【０００４】図７は、そのＳＯＩ基板の製造方法を示す
断面図であり、７１は不純物が低濃度に導入されている
シリコン基板、７２はシリコン基板７１上に形成された
ｐ形不純物であるボロンが高濃度に導入されている不純
物シリコン層である。以下、製造方法について説明す
る。まず、図７（ａ）に示すように、シリコン基板７１
上に不純物シリコン層７２を形成し、次いで、図７
（ｂ）に示すように、予め酸化膜７４が形成されている
シリコンからなる支持基板７３とシリコン基板７１と
を、不純物シリコン層７２表面で貼り合わせる。

【０００５】次に、図７（ｃ）に示すように、シリコン
基板７１を不純物シリコン層７２の反対側より研削・研
磨し、厚さを１０μｍ程度に薄くする。次に、図７
（ｄ）に示すように、ＥＰＷ（Ethylenediamine-pyroca
techol-water：エチレンジアミンピロカテコール水）
液、または水酸化カリウム液などを用いて濃度差エッチ
ングをおこない、シリコン基板７１を除去する。このと
き、不純物シリコン層７２は、不純物を高濃度に含んで
いるのでエッチングされない。

【０００６】そして、不純物シリコン層７２を還元性雰
囲気中で熱処理することで、導入されている不純物（ボ
ロン）濃度を低減させ、酸化膜７４上にシリコン層７２
ａが形成された状態とする（図７（ｅ））。以上のこと
により形成されたＳＯＩ基板のシリコン層（７２ａ）と
埋め込み酸化膜（７４）の界面は、シリコンを熱酸化し
て形成されたシリコン−シリコン酸化膜界面（熱酸化膜
界面）ではなく、シリコンと酸化膜の貼り合わせ界面
（貼り合わせ界面）となる。

【０００７】消費電力が少なく高速なシリコンＬＳＩ用
のＳＯＩ基板の埋め込み酸化膜上のシリコン層の厚さは
１００ｎｍ以下と薄い。従って、このシリコン層中に形
成される半導体素子特性は、シリコン層の結晶性だけで
なく、シリコン層と埋め込み絶縁膜との界面の特性にも
影響される。このため、形成する素子特性を制御するた
めには、シリコン層と絶縁膜との界面特性も重要とな
る。界面特性は、通常、界面準位密度で評価されること
が多い。界面準位密度が大きい超薄膜ＳＯＩ基板を用い
て製造した半導体素子は、リーク電流が増加したり、長
時間使用していると界面特性の変動により素子特性が変
動するなどの問題を起こす可能性が大きい。従って、界
面準位密度は小さい方が望ましいが、界面準位密度は素
子の製造方法や放射線照射によっても変動する。

【０００８】

【発明が解決しようとする課題】ここで、図８に示すよ
うなＭＯＳダイオードを用いて、ＳＯＩ基板の界面特性
を評価した結果を以下に示す。図８において、８１は主
表面の面方位が（１００）面であるシリコン基板、８２
は膜厚１００ｎｍのゲート酸化膜、８３は燐をドープし
たポリシリコンからなるゲート電極、８４は層間分離
膜、８５はゲート引き出し電極である。そして、ゲート
酸化膜８２を、熱酸化により形成した酸化膜をシリコン
基板８１に貼り付けることで形成したＭＯＳダイオード
Ａと、シリコン基板８１表面を熱酸化することで形成し
たＭＯＳダイオードＢとを作製し、それぞれ低周波Ｃ−
Ｖ測定をおこなって界面準位密度を調べた。また、ＭＯ
ＳダイオードＡとして、貼り合わせの温度を、９００
℃，１０００℃，１１００℃としたものを用意した。

【０００９】図９は、そのＣ−Ｖ測定の結果を示す特性
図であり、横軸の「ｒｅｆ」はＭＯＳダイオードＢの結
果を示しており、縦軸は対数目盛である。ＭＯＳダイオ
ードＢの熱酸化膜界面の界面準位密度は、５×１０¹⁰ｃ
ｍ^-2ｅＶ^-1以下であった。これに対して、ＭＯＳダイオ
ードＡの貼り合わせ界面の界面準位密度は、貼り合わせ
の温度条件によって異なるものの、いずれも１×１０¹¹
ｃｍ^-2ｅＶ^-1と大きくなっている。この結果から、貼り
合わせ界面は、熱酸化膜界面よりも界面準位密度が大き
いことが判る。すなわち、貼り合わせ界面を持つＳＯＩ
基板に形成した半導体素子は、熱酸化膜界面を持つＳＯ
Ｉ基板に形成した半導体素子よりも、リーク電流や信頼
性の観点で問題が生じる可能性が高いことが明かとなっ
た。

【００１０】この発明は、以上のような問題点を解消す
るためになされたものであり、ＳＯＩ基板に形成した半
導体素子のリーク電流増加，信頼性上の不安定さを低減
することを目的とする。

【００１１】

【課題を解決するための手段】この発明のＳＯＩ基板の
製造方法は、まず、第１の半導体基板表面上に、それよ
り高い濃度の不純物を有する不純物半導体層を形成す
る。ついで、この不純物半導体層表面に絶縁膜を形成
し、この表面に第２の半導体基板を接着する。そして、
第１の半導体基板裏面よりこの半導体基板を除去し、不
純物半導体層を選択的に残した後、不純物半導体層を還
元性雰囲気で熱処理することでその不純物濃度を低減す
るようにした。この結果、不純物半導体層として形成し
たシリコン層が、絶縁膜を埋め込み酸化膜とした上に形
成される。

【００１２】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１．図１は、この発明の第１の実施の形態に
おけるＳＯＩ基板の製造方法を示す断面図である。ま
ず、図１（ａ）に示すように、低濃度に不純物が導入さ
れたシリコン基板１０上に、拡散法またはイオン注入法
により高濃度にボロン（ｐ形不純物）が導入された不純
物シリコン層１１を形成する。

【００１３】次に、図１（ｂ）に示すように、不純物シ
リコン層１１が形成されたシリコン基板１０を熱酸化し
て、その表面に所定の厚さの熱酸化膜１２を形成する。
この熱酸化は、ドライ酸素雰囲気中でおこなっても良
く、水蒸気を含んだ酸素雰囲気中でおこなっても良い。
また、高圧酸素法を用いれば、通常の大気圧での熱酸化
に比較して、より低温で熱酸化膜を形成できるので、不
純物シリコン層１１のボロンの再拡散を抑えることがで
きる。

【００１４】ここで、ボロンの再拡散は、その後におこ
なう選択エッチングにより絶縁膜上に残される不純物シ
リコン層１１の膜厚均一性を悪化させる。この選択エッ
チングは、不純物の濃度差を利用して選択的にエッチン
グをおこなうものである。例えば、形成する熱酸化膜１
２の膜厚に規定はないが、厚くしようとすると酸化温度
を高くする，もしくは，処理時間を長くする必要があ
る。これらはいずれもボロンの再拡散を促進させる。従
って、熱酸化膜１２を厚くすることはあまり好ましくな
い。熱酸化膜１２を形成する熱酸化処理の条件設定は、
不純物の再拡散を推定して決める必要がある。

【００１５】図２に、固相拡散によって形成したボロン
濃度７×１０¹⁹ｃｍ^-3の不純物シリコン層をドライ酸素
雰囲気中，酸化温度９００℃で酸化して、その不純物シ
リコン層上に１０ｎｍの酸化膜を形成した場合の、ボロ
ンの濃度変化をシミュレートした結果を示す。このシミ
ュレーションには、プロセスシミュレーション（Ｔ−Ｓ
ＵＰＲＥＭ４）を使用した。図２において、破線は酸化
膜を形成する前の不純物シリコン層のボロンプロファイ
ルを示し、実線は酸化膜形成後の不純物シリコン層のボ
ロンプロファイルを示す。酸化膜形成前後で比較して、
シリコン表面から０．２μｍまでは、酸化膜形成により
ボロン濃度は低下したが、０．２μｍより深いところで
は、酸化によるボロンプロファイルの変化はほとんどな
い。

【００１６】図７に示した従来の製造方法では、図７
（ｃ）〜（ｄ）で示した不純物濃度の高いところでエッ
チングをストップする濃度エッチングで、不純物シリコ
ン層７２のボロン濃度が５×１０¹⁹ｃｍ^-3以下になる
と、エッチングストップ後の膜厚均一性が悪くなること
が判っている。一方、不純物シリコン層とエッチング除
去するシリコン層との不純物濃度の差が急峻なほど、エ
ッチングストップ後の不純物シリコン層の膜厚均一性は
よい。すなわち、不純物プロファイルが変化すること
で、不純物シリコン層とエッチング除去するシリコン層
との不純物濃度の差が急峻でなくなり、不純物シリコン
層におけるボロン濃度が５×１０¹⁹ｃｍ^-3以下になる
と、エッチングストップ後の膜厚均一性が悪くなる。

【００１７】熱酸化膜を形成することは、この不純物プ
ロファイルを変化させる要因を含んでいるが、熱酸化膜
をあまり厚く形成せずにその処理温度をより低温とすれ
ば、図２で示したように、不純物プロファイルの変化を
抑えることができる。図２においては、図中右側にエッ
チング除去するシリコン層が存在することになり、実線
と破線を比較すると、シリコン層との界面に近い領域で
は、そのプロファイルの差がほとんどない。従って、あ
まり厚い熱酸化膜を形成しないなど、酸化温度と酸化時
間を考慮すれば、ボロンの濃度プロファイルをあまり変
えることなく、不純物シリコン層上に熱酸化膜を形成す
ることが可能となる。

【００１８】次に、図１（ｃ）に示すように、シリコン
基板１０の不純物シリコン層１１が形成された面に、熱
酸化膜１２を介してシリコン基板１３を貼り合わせる。
この貼り合わせは、まず、室温で貼り合わせた上に、そ
の接着強度を高めるために熱処理を加える。この熱処理
は、上述したように、ボロンの再拡散が可能な限り抑え
られるように１０００℃以下でおこなう。処理時間は３
０〜６０分間程度とする。

【００１９】次に、図１（ｄ）に示すように、シリコン
基板１０側より研削・研磨をおこない、シリコン基板１
０を１０μｍ程度まで薄くする。次いで、図１（ｅ）に
示すように、そのシリコン基板１０をＥＰＷ液あるいは
水酸化カリウム溶液などのエッチング液を用いてエッチ
ングし、不純物シリコン層１１を露出させてエッチング
を停止する。

【００２０】そして、その露出した不純物シリコン層１
１を還元性雰囲気中で熱処理し、ボロンを外方拡散させ
た。このことにより、不純物シリコン層１１はボロンの
濃度が低下し、図１（ｆ）に示すように、シリコン基板
１３上に、熱酸化膜１２を介して不純物が低濃度となっ
たシリコン層１１ａが形成され、薄膜ＳＯＩ基板が完成
する。この薄膜ＳＯＩ基板では、シリコン層１１ａと埋
め込み酸化膜となる熱酸化膜１２との界面は、界面準位
密度の小さなものとなる。

【００２１】実施の形態２．図３は、この発明の第２の
実施の形態におけるＳＯＩ基板の製造方法を説明するた
めの断面図である。この実施の形態２においては、ま
ず、図３（ａ）に示すように、シリコン基板１０表面に
熱酸化膜１２を形成する。次いで、イオン注入法により
ボロンイオンを注入することで、図３（ｂ）に示すよう
に、熱酸化膜１２下のシリコン基板１０に不純物シリコ
ン層１１を形成する。そして、図３（ｃ）に示すよう
に、シリコン基板１０の不純物シリコン層１１が形成さ
れている面に、熱酸化膜１２を介してシリコン基板１３
を貼り付ける。

【００２２】この後は、上記実施の形態１と同様であ
り、この実施の形態２においては、熱酸化膜１２を形成
した後に、不純物シリコン層１１を形成するようにした
ものである。この不純物シリコン層１１の形成において
は、イオン注入の加速エネルギーを、先に形成してある
熱酸化膜１２の膜厚によって決定する。

【００２３】そして、イオン注入したボロンを電気的に
活性化するために、窒素雰囲気中で８００〜１０００℃
程度の熱処理をおこなう。８００℃以下では、イオン注
入したボロンの活性化率が低い。一方、１０００℃以上
では、前述したように、ボロンの熱拡散による問題が発
生してくる。なお、この活性化のための熱処理は、シリ
コン基板１３の貼り合わせ接着強度を強めるための熱処
理と兼ねるようにしても良い。

【００２４】実施の形態３．ところで、上記実施の形態
１，２においては、熱酸化によって形成した酸化膜のみ
を、そのまま埋め込み酸化膜として用いるようにしてい
るが、これに限るものではなく、熱酸化膜に加えて他の
手法により酸化膜を形成して用いるようにしても良い。
図４は、この実施の形態３におけるＳＯＩ基板の製造方
法を説明するための断面図である。

【００２５】この実施の形態３においては、上記実施の
形態と同様にして、不純物シリコン層１１が形成され、
その表面に熱酸化膜１２が形成されたシリコン基板１０
を用意する（図４（ａ））。そして、図４（ｂ）に示す
ように、そのシリコン基板１０の不純物シリコン層１１
が形成されている面の熱酸化膜１２上に、絶縁膜１５を
所望の膜厚だけ堆積する。この絶縁膜の堆積は、熱ＣＶ
Ｄ法や、プラズマＣＶＤ法を用いるようにすればよい。
熱ＣＶＤ法による絶縁膜の堆積においては、４００〜８
５０℃程度の温度で処理がおこなわれるので、ボロンの
再拡散による問題は発生しない。

【００２６】そして、図４（ｃ）に示すように、シリコ
ン基板１０の不純物シリコン層１１が形成されている面
に、熱酸化膜１２および絶縁膜１５を介してシリコン基
板１３を貼り付ける。これ以降は、上記実施の形態１と
同様にすれば、薄膜ＳＯＩ基板が完成する。この実施の
形態３においては、不純物シリコン層１１に面した熱酸
化膜１２に加えて絶縁膜１５が埋め込み酸化膜となる。

【００２７】なお、上記実施の形態においては、シリコ
ン基板を貼り合わせるようにしているが、これに限るも
のではなく、図５および図６に示すように、熱酸化膜１
２もしくは絶縁膜１５を形成した後、熱酸化膜１４が形
成されたシリコン基板１３を貼り合わせるようにしても
良い。このようにすることでも、埋め込み酸化膜の膜厚
を自由に調整することができる。また、この方法では、
酸化膜面同士の貼り合わせとなるが、なんら問題はな
い。

【００２８】

【発明の効果】以上説明したように、この発明では、第
１の半導体基板裏面よりこの半導体基板を除去し、不純
物半導体層を選択的に残した後、不純物半導体層を還元
性雰囲気で熱処理することでその不純物濃度を低減する
ようにした。このため、この発明によれば、形成したＳ
ＯＩ基板のシリコン膜と埋め込み酸化膜界面の界面準位
密度を低減することができ、このＳＯＩ基板に形成した
半導体素子のリーク電流増加，信頼性上の不安定などの
問題を解決することが可能となる。

【図面の簡単な説明】

【図１】 この発明の第１の実施の形態におけるＳＯＩ
基板の製造方法を示す断面図である。

【図２】 シリコン層中のボロンの濃度変化をシミュレ
ートした結果を示す特性図である。

【図３】 この発明の第２の実施の形態におけるＳＯＩ
基板の製造方法を説明するための断面図である。

【図４】 この発明の実施の形態３におけるＳＯＩ基板
の製造方法を説明するための断面図である。

【図５】 この発明におけるＳＯＩ基板の製造方法を説
明するための断面図である。

【図６】 この発明におけるＳＯＩ基板の製造方法を説
明するための断面図である。

【図７】 従来のＳＯＩ基板の製造方法を説明するため
の断面図である。

【図８】 ＭＯＳダイオードの構成を示す断面図であ
る。

【図９】 Ｃ−Ｖ測定の結果を示す特性図である。

【符号の説明】

１０…シリコン基板、１１…不純物シリコン層、１１ａ
…シリコン層、１２…熱酸化膜、１３…シリコン基板。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１の半導体基板表面上に、前記第１の
   半導体基板より高い濃度の不純物を有する不純物半導体
   層を形成する第１の工程と、 前記不純物半導体層表面に絶縁膜を形成する第２の工程
   と、 前記絶縁膜表面に第２の半導体基板を接着する第３の工
   程と、 前記第１の半導体基板裏面よりこの第１の半導体基板を
   除去し、前記不純物半導体層を選択的に残す第４の工程
   と、 前記不純物半導体層を還元性雰囲気で熱処理することで
   その不純物濃度を低減する第５の工程とを少なくとも備
   えたことを特徴とするＳＯＩ基板の製造方法。
2. 【請求項２】 請求項１記載のＳＯＩ基板の製造方法に
   おいて、 前記絶縁膜は、少なくとも前記第１の半導体基板表面を
   熱酸化することで形成した熱酸化膜から構成されている
   ことを特徴とするＳＯＩ基板の製造方法。
3. 【請求項３】 請求項１または２記載のＳＯＩ基板の製
   造方法において、 前記第２の半導体基板は、表面に絶縁膜が形成されてい
   ることを特徴とするＳＯＩ基板の製造方法。