JPH04365377A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04365377A JPH04365377A JP3142104A JP14210491A JPH04365377A JP H04365377 A JPH04365377 A JP H04365377A JP 3142104 A JP3142104 A JP 3142104A JP 14210491 A JP14210491 A JP 14210491A JP H04365377 A JPH04365377 A JP H04365377A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- single crystal
- layer
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 229910052681 coesite Inorganic materials 0.000 claims description 21
- 229910052906 cristobalite Inorganic materials 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 229910052682 stishovite Inorganic materials 0.000 claims description 21
- 229910052905 tridymite Inorganic materials 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 53
- 229910052710 silicon Inorganic materials 0.000 abstract description 53
- 239000010703 silicon Substances 0.000 abstract description 53
- 238000005530 etching Methods 0.000 abstract description 22
- 238000005498 polishing Methods 0.000 abstract description 3
- 230000018109 developmental process Effects 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 86
- 235000012431 wafers Nutrition 0.000 description 17
- 229910004205 SiNX Inorganic materials 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
である。
である。
【０００２】
【従来の技術】図２（ａ）〜（ｄ）に、単結晶シリコン
と単結晶シリコンの張り合わせ法を用いた従来の絶縁膜
上単結晶シリコン（以下ＳＯＩ： Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ と略す）の作成
方法を示す。図２（ａ）において、単結晶シリコン２１
を熱酸化しシリコン酸化膜ＳｉＯ２ 層２２を形成する
。
と単結晶シリコンの張り合わせ法を用いた従来の絶縁膜
上単結晶シリコン（以下ＳＯＩ： Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ と略す）の作成
方法を示す。図２（ａ）において、単結晶シリコン２１
を熱酸化しシリコン酸化膜ＳｉＯ２ 層２２を形成する
。
【０００３】図２（ｂ）、（ｃ）において、図２（ａ）
で用意したＳｉＯ２ 付きシリコンと他の単結晶シリコ
ン２３を高温状態において張り合わせる。図２（ｄ）に
おいて、ＳｉＯ２ を表面に形成したシリコン２１を研
磨又はエッチングにより厚さ数ミクロン以下に薄くする
。図２（ｄ）に示すように、従来のＳＯＩの構造は厚い
単結晶シリコンと薄い単結晶シリコンの間にＳｉＯ２
一層が存在している場合が一般的であった。
で用意したＳｉＯ２ 付きシリコンと他の単結晶シリコ
ン２３を高温状態において張り合わせる。図２（ｄ）に
おいて、ＳｉＯ２ を表面に形成したシリコン２１を研
磨又はエッチングにより厚さ数ミクロン以下に薄くする
。図２（ｄ）に示すように、従来のＳＯＩの構造は厚い
単結晶シリコンと薄い単結晶シリコンの間にＳｉＯ２
一層が存在している場合が一般的であった。
【０００４】図３（ａ）〜（ｄ）に、従来のＳＯＩウェ
ハを用いたシリコンエッチングの工程断面図を示す。図
３（ａ）において、３１はその中にトランジスタ等のデ
バイスを作る薄いシリコン層、３２はＳｉＯ２ 膜、３
３は厚いシリコン基板、３４はレジストである。
ハを用いたシリコンエッチングの工程断面図を示す。図
３（ａ）において、３１はその中にトランジスタ等のデ
バイスを作る薄いシリコン層、３２はＳｉＯ２ 膜、３
３は厚いシリコン基板、３４はレジストである。
【０００５】図３（ｂ）において、露光と現像により薄
いシリコン層のエッチングすべき箇所の上部のレジスト
をとり、窓あけする。図３（ｃ）において、エッチング
すべき箇所のシリコンをドライエッチングする。ウェハ
内で薄いシリコン層３１には厚みのバラツキがあるため
、エッチングすべき箇所のシリコンをウェハ内全体に渡
って確実にエッチングする場合、ウェハ内のある箇所で
は、図３（ｃ）に示すように、薄いシリコン層３１の下
にあるＳｉＯ２ 層３２の一部又は全てをエッチングし
て、深い段差３５が形成されてしまう場合が起こり得る
。
いシリコン層のエッチングすべき箇所の上部のレジスト
をとり、窓あけする。図３（ｃ）において、エッチング
すべき箇所のシリコンをドライエッチングする。ウェハ
内で薄いシリコン層３１には厚みのバラツキがあるため
、エッチングすべき箇所のシリコンをウェハ内全体に渡
って確実にエッチングする場合、ウェハ内のある箇所で
は、図３（ｃ）に示すように、薄いシリコン層３１の下
にあるＳｉＯ２ 層３２の一部又は全てをエッチングし
て、深い段差３５が形成されてしまう場合が起こり得る
。
【０００６】図３（ｄ）は、レジスト３４を除去した後
の断面図を示している。深い段差３５とシリコンアイラ
ンド３６が形成される。段差３５は大きく、この後の工
程である多くの露光・現像工程において、シリコンアイ
ランド３６上と段差の下のＳｉＯ２ ３２上の焦点が合
いにくく、正常なパターンを形成できなくなる。又、Ｓ
ｉＯ２ 層は光学的に透明であり、シリコンアイランド
以外の透明なＳｉＯ２ を利用したい場合があり、シリ
コンのエッチング時に、その下のＳｉＯ２ 層が消失し
てしまうことは問題となる。
の断面図を示している。深い段差３５とシリコンアイラ
ンド３６が形成される。段差３５は大きく、この後の工
程である多くの露光・現像工程において、シリコンアイ
ランド３６上と段差の下のＳｉＯ２ ３２上の焦点が合
いにくく、正常なパターンを形成できなくなる。又、Ｓ
ｉＯ２ 層は光学的に透明であり、シリコンアイランド
以外の透明なＳｉＯ２ を利用したい場合があり、シリ
コンのエッチング時に、その下のＳｉＯ２ 層が消失し
てしまうことは問題となる。
【０００７】図４（ａ）、（ｂ）において、本発明が適
用される技術の１つである透明基板に単結晶シリコン薄
膜を接着する技術の実施例を示す。図４（ａ）において
、４１はトランジスタ等のデバイス層が形成されている
単結晶シリコンアイランド層、４２はＳｉＯ２ 層、４
３は基板の単結晶シリコン層を示す。４１、４２、４３
は従来のＳＯＩウェハを利用して作られたものである。 ４４は透明な接着剤であり、４５は石英又はガラス層の
透明基板である。この後、光学的に不透明な厚いシリコ
ン基板４３をエッチングする。このエッチング終了後、
シリコンアイランド４１がない箇所４６は、裏面から上
面にかけて光学的に透明になり、この箇所と液晶等の光
学材料と組み合わせることにより、光のスイッチング素
子を形成することが可能となる。
用される技術の１つである透明基板に単結晶シリコン薄
膜を接着する技術の実施例を示す。図４（ａ）において
、４１はトランジスタ等のデバイス層が形成されている
単結晶シリコンアイランド層、４２はＳｉＯ２ 層、４
３は基板の単結晶シリコン層を示す。４１、４２、４３
は従来のＳＯＩウェハを利用して作られたものである。 ４４は透明な接着剤であり、４５は石英又はガラス層の
透明基板である。この後、光学的に不透明な厚いシリコ
ン基板４３をエッチングする。このエッチング終了後、
シリコンアイランド４１がない箇所４６は、裏面から上
面にかけて光学的に透明になり、この箇所と液晶等の光
学材料と組み合わせることにより、光のスイッチング素
子を形成することが可能となる。
【０００８】実際の例では、裏面シリコン４３の厚みは
５００〜６００μｍ、ＳｉＯ２ ４２の厚みは０．２〜
１．０μｍ程である。このため、図４（ｂ）に示すよう
に、裏面シリコン４３をエッチングする時ＳｉＯ２ ４
２が十分なエッチングストッパになり得ず、ウェハ全面
に渡って消失してしまう恐れが十分ある。更に、エッチ
ングが進行して、エッチング速度がウェハ内で異なり、
裏面シリコンの一部の箇所で、シリコンの厚み全部がエ
ッチされた時、裏面に現れたＳｉＯ２ は周囲にまだ残
っているシリコンからの応力によって破られてしまう危
険もある。
５００〜６００μｍ、ＳｉＯ２ ４２の厚みは０．２〜
１．０μｍ程である。このため、図４（ｂ）に示すよう
に、裏面シリコン４３をエッチングする時ＳｉＯ２ ４
２が十分なエッチングストッパになり得ず、ウェハ全面
に渡って消失してしまう恐れが十分ある。更に、エッチ
ングが進行して、エッチング速度がウェハ内で異なり、
裏面シリコンの一部の箇所で、シリコンの厚み全部がエ
ッチされた時、裏面に現れたＳｉＯ２ は周囲にまだ残
っているシリコンからの応力によって破られてしまう危
険もある。
【０００９】
【発明が解決しようとする課題】図３と図４の従来の実
施例の説明において述べたように、トランジスタ等のデ
バイス層をその中に形成するシリコンアイランド層３６
を形成するために薄いシリコン層３１をエッチングする
時、及び厚い裏面シリコン４３をエッチングする時にＳ
ＯＩウェハの絶縁物であるＳｉＯ２ 層がウェハ内の一
部又は全面で消失又は破れてしまう問題が生じる可能性
がある。
施例の説明において述べたように、トランジスタ等のデ
バイス層をその中に形成するシリコンアイランド層３６
を形成するために薄いシリコン層３１をエッチングする
時、及び厚い裏面シリコン４３をエッチングする時にＳ
ＯＩウェハの絶縁物であるＳｉＯ２ 層がウェハ内の一
部又は全面で消失又は破れてしまう問題が生じる可能性
がある。
【００１０】本発明は、シリコンアイランド形成時の薄
いシリコン層エッチング時及び厚い裏面シリコンエッチ
ング時に、このＳｉＯ２ 層又はこれに代わる透明膜が
残るようにすることを目的とするものである。
いシリコン層エッチング時及び厚い裏面シリコンエッチ
ング時に、このＳｉＯ２ 層又はこれに代わる透明膜が
残るようにすることを目的とするものである。
【００１１】
【課題を解決するための手段】本発明は、上記した従来
技術の欠点を解決するために、ＳＯＩウェハの絶縁物層
に対応する透明膜が、窒化シリコン膜又は炭化シリコン
膜又はＳｉＯ２ の上下両側又は上下何れかの片側に窒
化シリコン膜又は炭化シリコン膜から成る構造であるこ
とを特徴とする。
技術の欠点を解決するために、ＳＯＩウェハの絶縁物層
に対応する透明膜が、窒化シリコン膜又は炭化シリコン
膜又はＳｉＯ２ の上下両側又は上下何れかの片側に窒
化シリコン膜又は炭化シリコン膜から成る構造であるこ
とを特徴とする。
【００１２】
【作用】本発明の半導体装置は、トランジスタ等のデバ
イス層をその中に作るシリコンアイランド形成時の薄い
シリコン層エッチング後、及び裏面の厚いシリコンのエ
ッチング後の両方の場合、光学的に透明な膜を破壊され
ずあるいは消失されることなく残すことが可能となる。
イス層をその中に作るシリコンアイランド形成時の薄い
シリコン層エッチング後、及び裏面の厚いシリコンのエ
ッチング後の両方の場合、光学的に透明な膜を破壊され
ずあるいは消失されることなく残すことが可能となる。
【００１３】
【実施例】図１（ａ）〜（ｄ）に、単結晶シリコンと単
結晶シリコンの張り合わせ法を用いた本発明の半導体装
置の作成方法を示す。図１（ａ）において、単結晶シリ
コン１１を熱窒化又はシリコン窒化膜を堆積したり、あ
るいは炭化シリコン膜を堆積し、シリコン窒化膜（以下
、ＳｉＮｘ と略す）あるいは炭化シリコン膜１２を形
成する。次に熱酸化あるいはＳｉＯ２ 膜を堆積するこ
とにより、シリコン酸化膜１３を形成する。さらにその
上にＳｉＮｘ 膜あるいは炭化シリコン膜１４を堆積す
る。
結晶シリコンの張り合わせ法を用いた本発明の半導体装
置の作成方法を示す。図１（ａ）において、単結晶シリ
コン１１を熱窒化又はシリコン窒化膜を堆積したり、あ
るいは炭化シリコン膜を堆積し、シリコン窒化膜（以下
、ＳｉＮｘ と略す）あるいは炭化シリコン膜１２を形
成する。次に熱酸化あるいはＳｉＯ２ 膜を堆積するこ
とにより、シリコン酸化膜１３を形成する。さらにその
上にＳｉＮｘ 膜あるいは炭化シリコン膜１４を堆積す
る。
【００１４】図１（ｂ）、（ｃ）において、図１（ａ）
で用意したＳｉＮｘ 膜あるいは炭化シリコンとＳｉＯ
２ 膜が付いたシリコンと他の単結晶シリコン１５を高
温状態において張り合わせる。図１（ｄ）において、単
結晶シリコン１１を研磨又はエッチングにより厚さ数ミ
クロン以下に薄くする。
で用意したＳｉＮｘ 膜あるいは炭化シリコンとＳｉＯ
２ 膜が付いたシリコンと他の単結晶シリコン１５を高
温状態において張り合わせる。図１（ｄ）において、単
結晶シリコン１１を研磨又はエッチングにより厚さ数ミ
クロン以下に薄くする。
【００１５】図５には改めて本発明の半導体装置の構造
断面図を示す。薄い単結晶シリコン５１と厚い単結晶シ
リコン５５の間に、ＳｉＯ２ 膜５３をＳｉＮｘ 膜あ
るいは炭化シリコン膜５２と５４で挟み込んだ構造を持
つ透明膜が存在している。図面では示さないが、本発明
の半導体装置の構造として、図５に示す５２又は５４の
何れか一方のＳｉＮｘ 膜又は炭化シリコン膜がない構
造も含む。あるいは、５２のＳｉＮｘ 膜又は炭化シリ
コン膜の上部又は５４のＳｉＮｘ 膜又は炭化シリコン
膜の下部に他の透明膜がある場合も本発明の構造の中に
含む。
断面図を示す。薄い単結晶シリコン５１と厚い単結晶シ
リコン５５の間に、ＳｉＯ２ 膜５３をＳｉＮｘ 膜あ
るいは炭化シリコン膜５２と５４で挟み込んだ構造を持
つ透明膜が存在している。図面では示さないが、本発明
の半導体装置の構造として、図５に示す５２又は５４の
何れか一方のＳｉＮｘ 膜又は炭化シリコン膜がない構
造も含む。あるいは、５２のＳｉＮｘ 膜又は炭化シリ
コン膜の上部又は５４のＳｉＮｘ 膜又は炭化シリコン
膜の下部に他の透明膜がある場合も本発明の構造の中に
含む。
【００１６】図５の構造を持つ本発明の半導体装置は、
２枚の単結晶ウェハの張り合わせ方法だけから作られる
のではなく、他の方法からも作ることができる。即ち、
１枚の単結晶シリコン基板に、窒素あるいは炭素、酸素
、窒素あるいは炭素の順にそれぞれ適量を適切な加速エ
ネルギーでイオン注入しても、図５の本発明の半導体装
置を形成することができる。この場合、５２と５４のＳ
ｉＮｘ膜又は炭化シリコン膜を形成する時の窒素又は炭
素のイオン注入時の加速エネルギーは当然のことながら
異なり、後者のイオン注入時の加速エネルギーの方が高
い。
２枚の単結晶ウェハの張り合わせ方法だけから作られる
のではなく、他の方法からも作ることができる。即ち、
１枚の単結晶シリコン基板に、窒素あるいは炭素、酸素
、窒素あるいは炭素の順にそれぞれ適量を適切な加速エ
ネルギーでイオン注入しても、図５の本発明の半導体装
置を形成することができる。この場合、５２と５４のＳ
ｉＮｘ膜又は炭化シリコン膜を形成する時の窒素又は炭
素のイオン注入時の加速エネルギーは当然のことながら
異なり、後者のイオン注入時の加速エネルギーの方が高
い。
【００１７】図６（ａ）〜（ｆ）において本発明の実施
例を示す。図６（ａ）において、６１は厚い単結晶シリ
コン基板、６２と６４はＳｉＮｘ 膜、６３はシリコン
酸化膜、６５はその中にトランジスタ等のデバイスを作
成する薄い単結晶シリコン層、６６はレジストを示して
いる。図６（ｂ）において、露光と現像により薄い単結
晶シリコン層６５のエッチングすべき箇所の上部のレジ
ストをとり窓あけする。
例を示す。図６（ａ）において、６１は厚い単結晶シリ
コン基板、６２と６４はＳｉＮｘ 膜、６３はシリコン
酸化膜、６５はその中にトランジスタ等のデバイスを作
成する薄い単結晶シリコン層、６６はレジストを示して
いる。図６（ｂ）において、露光と現像により薄い単結
晶シリコン層６５のエッチングすべき箇所の上部のレジ
ストをとり窓あけする。
【００１８】図６（ｃ）において、エッチングすべき箇
所のシリコンをドライエッチングする。ウェハ内で薄い
単結晶シリコン層６５の厚みバラツキがあるため、ウェ
ハ内全体で確実にシリコンをエッチングすると、図６（
ｃ）に示すように、シリコン窒化膜６４の一部がエッチ
ングされる。しかし、その下にあるシリコン酸化膜６３
はエッチングされずに初期の厚みを保つことができる。
所のシリコンをドライエッチングする。ウェハ内で薄い
単結晶シリコン層６５の厚みバラツキがあるため、ウェ
ハ内全体で確実にシリコンをエッチングすると、図６（
ｃ）に示すように、シリコン窒化膜６４の一部がエッチ
ングされる。しかし、その下にあるシリコン酸化膜６３
はエッチングされずに初期の厚みを保つことができる。
【００１９】次に図６（ｄ）において、必要であれば熱
リン酸液につけて残っているシリコン窒化膜を取り除く
。図６（ｃ）に示すシリコンのエッチング時に、シリコ
ン酸化膜６３はシリコン窒化膜６４が存在することによ
り保護され、シリコン酸化膜６３はエッチングされるこ
とはない。シリコンアイランド６７が形成された後、そ
の中にトランジスタ等のデバイスを形成する。その後、
図６（ｅ）に示すように接着剤６８により石英基板６９
とこのウェハを接着する。
リン酸液につけて残っているシリコン窒化膜を取り除く
。図６（ｃ）に示すシリコンのエッチング時に、シリコ
ン酸化膜６３はシリコン窒化膜６４が存在することによ
り保護され、シリコン酸化膜６３はエッチングされるこ
とはない。シリコンアイランド６７が形成された後、そ
の中にトランジスタ等のデバイスを形成する。その後、
図６（ｅ）に示すように接着剤６８により石英基板６９
とこのウェハを接着する。
【００２０】次に図６（ｆ）に示すように、裏面の厚い
シリコン６１を全てエッチングする。裏面シリコンの厚
みはウェハ内全体でバラついており、ウェハ内でシリコ
ン厚みが薄い箇所では、ＳｉＮｘ 膜６２もエッチャン
トにより同時にこの時エッチングされることもある。Ｓ
ｉＮｘ 膜６２の膜厚を適切に選択するか、エッチャン
トとしてヒドラジンなどの有機アルカリ等を選択すれば
、裏面シリコン６３を全てエッチングした後、ウェハ内
全面でＳｉＮｘ 膜６２を残すようにすることができる
。この後、必要であれば熱リン酸液により、ＳｉＮｘ
を全てエッチングすると、図６（ｆ）に示す構造を得る
ことができる。その結果、シリコン酸化膜６３が裏面シ
リコン６１のエッチング時に全くエッチングされずに、
そのまま残すことが可能となる。この結果、シリコンア
イランド６７中に形成されたトランジスタ等のデバイス
は、シリコン酸化膜６３の存在によってＳｉＮｘ が残
っている場合は、ＳｉＮｘ の存在により更に強力に裏
面からの汚染に対し保護される。
シリコン６１を全てエッチングする。裏面シリコンの厚
みはウェハ内全体でバラついており、ウェハ内でシリコ
ン厚みが薄い箇所では、ＳｉＮｘ 膜６２もエッチャン
トにより同時にこの時エッチングされることもある。Ｓ
ｉＮｘ 膜６２の膜厚を適切に選択するか、エッチャン
トとしてヒドラジンなどの有機アルカリ等を選択すれば
、裏面シリコン６３を全てエッチングした後、ウェハ内
全面でＳｉＮｘ 膜６２を残すようにすることができる
。この後、必要であれば熱リン酸液により、ＳｉＮｘ
を全てエッチングすると、図６（ｆ）に示す構造を得る
ことができる。その結果、シリコン酸化膜６３が裏面シ
リコン６１のエッチング時に全くエッチングされずに、
そのまま残すことが可能となる。この結果、シリコンア
イランド６７中に形成されたトランジスタ等のデバイス
は、シリコン酸化膜６３の存在によってＳｉＮｘ が残
っている場合は、ＳｉＮｘ の存在により更に強力に裏
面からの汚染に対し保護される。
【００２１】図７は本発明の他の実施例を示す半導体装
置の断面構造である。７１はその中にトランジスタ等の
デバイスを形成する単結晶シリコン、７２はシリコン酸
化膜、７３はＳｉＮｘ 、７４はシリコン単結晶基板を
示す。この構造はシリコン酸化膜７２の下にシリコン窒
化膜があり、裏面シリコン７４のエッチング時にシリコ
ン酸化膜７２がエッチングされないで済む。
置の断面構造である。７１はその中にトランジスタ等の
デバイスを形成する単結晶シリコン、７２はシリコン酸
化膜、７３はＳｉＮｘ 、７４はシリコン単結晶基板を
示す。この構造はシリコン酸化膜７２の下にシリコン窒
化膜があり、裏面シリコン７４のエッチング時にシリコ
ン酸化膜７２がエッチングされないで済む。
【００２２】９２の透明膜はシリコン窒化膜又は炭化シ
リコン膜の単一膜から成る。これらシリコン窒化膜又は
炭化シリコン膜の単一膜においても、裏面シリコンのエ
ッチングに対し、エッチングストッパになり、かつ引っ
張り応力を有することにより裏面シリコンのエッチング
時にこれら単一膜は破れることはない。図１０は本発明
の他の実施例を示す半導体装置の断面図である。１０１
はその中にトランジスタ等のデバイスを形成する単結晶
シリコン、１０２と１０４はシリコン窒化膜又は炭化シ
リコン膜、１０３と１０５はシリコン酸化膜、１０６は
単結晶シリコン基板を示す。
リコン膜の単一膜から成る。これらシリコン窒化膜又は
炭化シリコン膜の単一膜においても、裏面シリコンのエ
ッチングに対し、エッチングストッパになり、かつ引っ
張り応力を有することにより裏面シリコンのエッチング
時にこれら単一膜は破れることはない。図１０は本発明
の他の実施例を示す半導体装置の断面図である。１０１
はその中にトランジスタ等のデバイスを形成する単結晶
シリコン、１０２と１０４はシリコン窒化膜又は炭化シ
リコン膜、１０３と１０５はシリコン酸化膜、１０６は
単結晶シリコン基板を示す。
【００２３】図１０の本発明の実施例と図１の本発明の
実施例の異なる点は、図１０におけるシリコン酸化膜１
０５が図１の実施例ではないということだけである。図
１０におけるシリコン酸化膜１０５を用いた理由は、シ
リコン酸化膜とシリコン酸化膜を透明膜を介して張り合
わせる場合、シリコン単結晶と張り合わせられる側の透
明膜の面が、シリコン窒化膜や炭化シリコン膜より、シ
リコン酸化膜の方が密着し易いためである。このように
、透明膜の上下片側あるいは両側がシリコン酸化膜より
成る構造の半導体装置も本発明の範囲に含まれる。
実施例の異なる点は、図１０におけるシリコン酸化膜１
０５が図１の実施例ではないということだけである。図
１０におけるシリコン酸化膜１０５を用いた理由は、シ
リコン酸化膜とシリコン酸化膜を透明膜を介して張り合
わせる場合、シリコン単結晶と張り合わせられる側の透
明膜の面が、シリコン窒化膜や炭化シリコン膜より、シ
リコン酸化膜の方が密着し易いためである。このように
、透明膜の上下片側あるいは両側がシリコン酸化膜より
成る構造の半導体装置も本発明の範囲に含まれる。
【００２４】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置は、透明膜がシリコン窒化膜又は炭化シリコン
膜又は少なくともＳｉＯ２ の上下両側あるいは上下何
れか一方にシリコン窒化膜又は炭化シリコン膜がある構
造を持つことにより、透明膜上の薄いシリコン層にシリ
コンアイランドを形成する時及び裏面の厚いシリコン層
を全てエッチングする時にシリコン酸化膜が全くエッチ
ングされることがなく、しかもエッチング中に透明膜が
部分的に破れることもなく、シリコンアイランドと絶縁
膜の段差も厳しくなく作ることができ、その結果、露光
・現像工程で正常なパターンを形成することができる利
点を有する。しかも、酸化シリコン膜又は窒化シリコン
膜、又は炭化シリコン膜が残ることにより、シリコンア
イランド中に形成されたトランジスタのデバイスは外部
からの汚染にさらされることもない利点を有する。
導体装置は、透明膜がシリコン窒化膜又は炭化シリコン
膜又は少なくともＳｉＯ２ の上下両側あるいは上下何
れか一方にシリコン窒化膜又は炭化シリコン膜がある構
造を持つことにより、透明膜上の薄いシリコン層にシリ
コンアイランドを形成する時及び裏面の厚いシリコン層
を全てエッチングする時にシリコン酸化膜が全くエッチ
ングされることがなく、しかもエッチング中に透明膜が
部分的に破れることもなく、シリコンアイランドと絶縁
膜の段差も厳しくなく作ることができ、その結果、露光
・現像工程で正常なパターンを形成することができる利
点を有する。しかも、酸化シリコン膜又は窒化シリコン
膜、又は炭化シリコン膜が残ることにより、シリコンア
イランド中に形成されたトランジスタのデバイスは外部
からの汚染にさらされることもない利点を有する。
【図１】（ａ）〜（ｄ）は本発明の実施例を示す工程断
面図である。
面図である。
【図２】（ａ）〜（ｄ）は従来技術の実施例を示す工程
断面図である。
断面図である。
【図３】（ａ）〜（ｄ）は従来技術の実施例を示す工程
断面図である。
断面図である。
【図４】（ａ）〜（ｂ）は本発明が適用される技術の一
実施例を示す工程断面図である。
実施例を示す工程断面図である。
【図５】本発明の実施例を示す構造断面図である。
【図６】（ａ）〜（ｆ）は本発明の実施例を示す工程断
面図である。
面図である。
【図７】本発明の実施例を示す構造断面図である。
【図８】本発明の実施例を示す構造断面図である。
【図９】本発明の実施例を示す構造断面図である。
【図１０】本発明の実施例を示す構造断面図である。
１１、５１、７１、８１、９１、１０１ 薄い単結晶
シリコン層 １５、５５、７４、８４、９３、１０６ 厚い単結晶
シリコン層 １３、５３、７２、８２、１０３、１０５ シリコン
酸化膜層 １２、１４、５２、５４、 シリコン窒化膜又は炭化
シリコン膜 ３６、６７ シリコンアイランド ４４、６８ 接着剤 ４５、６９ 石英基板
シリコン層 １５、５５、７４、８４、９３、１０６ 厚い単結晶
シリコン層 １３、５３、７２、８２、１０３、１０５ シリコン
酸化膜層 １２、１４、５２、５４、 シリコン窒化膜又は炭化
シリコン膜 ３６、６７ シリコンアイランド ４４、６８ 接着剤 ４５、６９ 石英基板
Claims (4)
- 【請求項１】 透明膜上単結晶シリコンにおいて、そ
の透明膜は窒化シリコン膜又は炭化シリコン膜又は少な
くとも酸化シリコン膜ＳｉＯ２ の上下両側又は上下何
れか片側に窒化シリコン膜又は炭化シリコン膜があるこ
とを特徴とする半導体装置。 - 【請求項２】 単結晶シリコンと単結晶シリコンの張
り合わせ法を用いて透明膜上単結晶シリコンを形成する
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 イオン注入法を用いて透明膜上単結晶
シリコンを形成することを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 透明膜の上下の片側又は両側が酸化シ
リコン膜ＳｉＯ２ により形成されていることを特徴と
する請求項１、２、３記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142104A JPH04365377A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
| KR1019920010089A KR100243881B1 (ko) | 1991-06-13 | 1992-06-10 | 반도체 기판 및 반도체장치의 제조방법 |
| US08/293,415 US5585304A (en) | 1991-06-13 | 1994-08-02 | Method of making semiconductor device with multiple transparent layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142104A JPH04365377A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365377A true JPH04365377A (ja) | 1992-12-17 |
Family
ID=15307526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3142104A Pending JPH04365377A (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5585304A (ja) |
| JP (1) | JPH04365377A (ja) |
| KR (1) | KR100243881B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613593A (ja) * | 1992-06-25 | 1994-01-21 | Nec Corp | 半導体基板 |
| JP2010258364A (ja) * | 2009-04-28 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | 低応力膜を備えたｓｏｉウェーハ |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004865A (en) * | 1993-09-06 | 1999-12-21 | Hitachi, Ltd. | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5700703A (en) * | 1996-08-06 | 1997-12-23 | Motorola | Method of fabricating buried control elements in semiconductor devices |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6155909A (en) | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JPH1154438A (ja) * | 1997-07-31 | 1999-02-26 | Matsushita Electron Corp | 立方晶窒化物半導体装置およびその製造方法 |
| US6369423B2 (en) | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
| US6180495B1 (en) * | 1998-04-03 | 2001-01-30 | Motorola, Inc. | Silicon carbide transistor and method therefor |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| KR100318467B1 (ko) * | 1998-06-30 | 2002-02-19 | 박종섭 | 본딩형실리콘이중막웨이퍼제조방법 |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6753260B1 (en) * | 2001-10-05 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Composite etching stop in semiconductor process integration |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| US7268065B2 (en) * | 2004-06-18 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing metal-silicide features |
| KR100790869B1 (ko) * | 2006-02-16 | 2008-01-03 | 삼성전자주식회사 | 단결정 기판 및 그 제조방법 |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| JP4643617B2 (ja) * | 2007-06-26 | 2011-03-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US9488891B2 (en) * | 2013-04-22 | 2016-11-08 | National University Of Singapore | Thin-surface liquid crystal based voltage sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525286A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Method of producing ic device |
| JPS61234547A (ja) * | 1985-04-11 | 1986-10-18 | Aisin Seiki Co Ltd | 半導体基板の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0193830A3 (en) * | 1980-04-10 | 1986-10-01 | Massachusetts Institute Of Technology | Solar cell device incorporating plural constituent solar cells |
| JPS57211749A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Manufacture of dielectric separating substrate |
| JPS5826308A (ja) * | 1981-08-07 | 1983-02-16 | Matsushita Electric Ind Co Ltd | 薄膜素子部品 |
| JPS58200524A (ja) * | 1982-05-19 | 1983-11-22 | 株式会社日立製作所 | コンデンサブツシングの金属箔插入装置 |
| US4697330A (en) * | 1983-02-23 | 1987-10-06 | Texas Instruments Incorporated | Floating gate memory process with improved dielectric |
| JPS59197129A (ja) * | 1983-04-25 | 1984-11-08 | Nec Corp | 半導体装置の製造方法 |
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| JPS63122265A (ja) * | 1986-11-12 | 1988-05-26 | Seiko Epson Corp | シリコン・オン・インシユレ−タ−基板 |
| JPS6412543A (en) * | 1987-07-07 | 1989-01-17 | Toshiba Corp | Manufacture of semiconductor device |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| JP2608443B2 (ja) * | 1988-02-04 | 1997-05-07 | 富士通株式会社 | 半導体ウエハの製造方法 |
| JPH02130817A (ja) * | 1988-11-10 | 1990-05-18 | Nippon Sheet Glass Co Ltd | 単結晶薄膜形成用基板 |
| NL8902271A (nl) * | 1989-09-12 | 1991-04-02 | Philips Nv | Werkwijze voor het verbinden van twee lichamen. |
| US5059543A (en) * | 1990-09-21 | 1991-10-22 | The Board Of Regents Acting For And On Behalf Of The University Of Michigan | Method of manufacturing thermopile infrared detector |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| JPH05226307A (ja) * | 1992-02-17 | 1993-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
-
1991
- 1991-06-13 JP JP3142104A patent/JPH04365377A/ja active Pending
-
1992
- 1992-06-10 KR KR1019920010089A patent/KR100243881B1/ko not_active IP Right Cessation
-
1994
- 1994-08-02 US US08/293,415 patent/US5585304A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525286A (en) * | 1975-06-30 | 1977-01-14 | Ibm | Method of producing ic device |
| JPS61234547A (ja) * | 1985-04-11 | 1986-10-18 | Aisin Seiki Co Ltd | 半導体基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613593A (ja) * | 1992-06-25 | 1994-01-21 | Nec Corp | 半導体基板 |
| JP2010258364A (ja) * | 2009-04-28 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | 低応力膜を備えたｓｏｉウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243881B1 (ko) | 2000-02-01 |
| US5585304A (en) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04365377A (ja) | 半導体装置 | |
| US6417075B1 (en) | Method for producing thin substrate layers | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5238865A (en) | Process for producing laminated semiconductor substrate | |
| JPH07153835A (ja) | 接合式ｓｏｉ半導体装置及びその製造方法 | |
| KR960042925A (ko) | Soi 기판의 제조방법 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH06224404A (ja) | 集積回路装置の製造方法 | |
| US20080176382A1 (en) | Process of forming and controlling rough interfaces | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH0521764A (ja) | 半導体基板の製造方法 | |
| JPH04163907A (ja) | 半導体基板 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JP3585337B2 (ja) | 中空梁を有するマイクロデバイス及びその製造方法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPH06163677A (ja) | 半導体装置の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05152427A (ja) | 半導体装置の製造方法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 |