KR960042925A - Soi 기판의 제조방법 - Google Patents

Soi 기판의 제조방법 Download PDF

Info

Publication number
KR960042925A
KR960042925A KR1019950011622A KR19950011622A KR960042925A KR 960042925 A KR960042925 A KR 960042925A KR 1019950011622 A KR1019950011622 A KR 1019950011622A KR 19950011622 A KR19950011622 A KR 19950011622A KR 960042925 A KR960042925 A KR 960042925A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
thickness
forming
semiconductor material
Prior art date
Application number
KR1019950011622A
Other languages
English (en)
Other versions
KR0168348B1 (ko
Inventor
이병훈
강치중
이경욱
차기호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950011622A priority Critical patent/KR0168348B1/ko
Priority to US08/563,803 priority patent/US5665631A/en
Priority to JP31182395A priority patent/JP3934170B2/ja
Publication of KR960042925A publication Critical patent/KR960042925A/ko
Application granted granted Critical
Publication of KR0168348B1 publication Critical patent/KR0168348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

SOI 기판의 제조방법이 개시되어 있다. 본 발명은 SOI 기판의 상부층인 반도체층과 같은 형의 스트레스틀 갖는 반도체 물질층을 지지기판의 뒷면, 즉 SIO 기판의 뒷면에 형성하여 SOI 기판이 휘는 현상을 방지할 수 있다. 이는 상기 반도체층이 균일한 두께를 가지면서 형성되는 것을 가능하도록 하여 상기 SOI 기판을 이용한 반도체장치를 제작할 때 사진공정시 마스크의 오정렬 및 열공정 후 상기 반도체층의 들뜸(lifting) 현상을 방지 할 수 있다.

Description

SOI 기판의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 제2E도는 본 발명에 의한 SOI 기판을 제조하는 방법을 설명하기 위한 단면도들이다.

Claims (7)

  1. 지지기판 또는 반도체기판의 한쪽면에 형성된 제1산화층을 매개물로 하여 지지기판과 반도체기판을 서로 결합(bond)시키는 단계; 상기 결합된 지지기판과 반도체기판의 노출EHLS 표면에 제2산화층을 형성하는 단계; 상기 제2산화층 표면에 상기 반도체기판과 같은 형의 스트레스(stress)를 갖는 제1두께의 반도체 물질층을 형성하는 단계; 및 상기 반도체기판의 표면에 형성된 제2산화층 및 제1두께의 반도체 물질층과 상기 반도체기판의 상부를 연속적으로 연마한 후, 연마된 표면을 폴리슁 (polishing)하여 변형된 제2산화층, 변형된 제1두께의 반도체 물질층, 및 상기 반도체기판의 일 부분으로 이루어진 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 SOI 기판의 제조방법.
  2. 제1항에 있어서, 상기 반도체층을 형성하는 단계 이후에, 상기 지지기판의 뒷면에 형성된 변형된 제1두께의 반도체 물질층 표면에 이와 같은 반도체 물질층을 추가로 증착하여 상기 제1두께보다 두꺼운 제2두께의 반도체 물질층을 형성하는 단계; 및 상기 제2두께의 반도에 물질층을 전면식각하여 상기 제2두께보다 얇은 제3두께의 반도체 물질층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 SOI 기판의 제조방법.
  3. 제1항에 있어서, 상기 반도체층을 형성하는 단계 이후에, 상기 지지기판의 뒷면에 형성된 변형된 제1두께의 반도체 물질층을 전면식각하여 상기 제1두께보다 얇은 제4두께의 반도체 물질층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 SOI 기판의 제조방법.
  4. 제1항에 있어서, 상기 반도체기판은 실리콘 웨이퍼인 것을 특징으로 하는 SOI 기판의 제조방법.
  5. 제1항에 있어서, 상기 제1두께의 반도체 물질층은 폴리실리콘으로 형성하는 것을 특징으로 하는 SOI 기판의 제조방법.
  6. 제1항에 있어서, 상기 폴리슁(polishing)은 CMP(chemical mechanical polishing) 공정으로 실시하는 것을 특징으로 하는 SOI 기판의 제조방법.
  7. 제1항에 있어서, 상기 제2산화층은 습식산화공정에 의한 열산화층으로 형성하는 것을 특징으로 하는 SIO 기판의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011622A 1995-05-11 1995-05-11 Soi 기판의 제조방법 KR0168348B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950011622A KR0168348B1 (ko) 1995-05-11 1995-05-11 Soi 기판의 제조방법
US08/563,803 US5665631A (en) 1995-05-11 1995-11-28 SOI substrate manufacturing method
JP31182395A JP3934170B2 (ja) 1995-05-11 1995-11-30 Ｓｏｉ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011622A KR0168348B1 (ko) 1995-05-11 1995-05-11 Soi 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR960042925A true KR960042925A (ko) 1996-12-21
KR0168348B1 KR0168348B1 (ko) 1999-02-01

Family

ID=19414244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011622A KR0168348B1 (ko) 1995-05-11 1995-05-11 Soi 기판의 제조방법

Country Status (3)

Country Link
US (1) US5665631A (ko)
JP (1) JP3934170B2 (ko)
KR (1) KR0168348B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383849B1 (en) * 1996-06-29 2002-05-07 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating the same
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
KR100304197B1 (ko) * 1998-03-30 2001-11-30 윤종용 소이제조방법
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP2003031779A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp Ｓｏｉウェハの製造方法
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US7247546B2 (en) * 2004-08-05 2007-07-24 International Business Machines Corporation Method of forming strained silicon materials with improved thermal conductivity
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
KR100850119B1 (ko) * 2006-12-26 2008-08-04 동부일렉트로닉스 주식회사 Ｓｏｉ웨이퍼 및 제조방법
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
US9129942B2 (en) 2012-06-05 2015-09-08 International Business Machines Corporation Method for shaping a laminate substrate
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
CN105990215B (zh) * 2015-03-02 2019-04-26 北大方正集团有限公司 Soi基片的制作方法和soi基片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH04266047A (ja) * 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPH06275525A (ja) * 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates

Also Published As

Publication number Publication date
JPH08306891A (ja) 1996-11-22
US5665631A (en) 1997-09-09
JP3934170B2 (ja) 2007-06-20
KR0168348B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960042925A (ko) Soi 기판의 제조방법
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR960019499A (ko) 에스오아이(soi)기판의 제조방법
EP0757377A3 (en) Semiconductor substrate and fabrication method for the same
JPH04365377A (ja) 半導体装置
JPH03145129A (ja) 半導体装置及びその製造方法
KR920005249A (ko) 집적된 실리콘 및 비-실리콘 반도체 장치의 제조방법
JPH098124A (ja) 絶縁分離基板及びその製造方法
KR920008983A (ko) 반도체 압력센서 및 그 제조방법
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JPS6038831A (ja) 半導体装置およびその製造方法
JPH02237121A (ja) 半導体装置の製造方法
JPH02177433A (ja) 半導体基板の製法
JPH0555357A (ja) 半導体装置の製造方法
JP2874463B2 (ja) 半導体装置の製造方法
JPH05152427A (ja) 半導体装置の製造方法
JPH03136346A (ja) Ｓｏｉ基板の製造方法
JPH0555358A (ja) 半導体装置の製造方法
JPH03270254A (ja) 半導体装置の製造方法
KR960015711A (ko) 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법
JPH02237066A (ja) 半導体装置の製造方法
JP3518083B2 (ja) 基板の製造方法
KR940000494B1 (ko) 규소기판의 접착방법
KR970052020A (ko) 에스 오 아이 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee