KR940000494B1 - 규소기판의 접착방법 - Google Patents

규소기판의 접착방법 Download PDF

Info

Publication number
KR940000494B1
KR940000494B1 KR1019900021818A KR900021818A KR940000494B1 KR 940000494 B1 KR940000494 B1 KR 940000494B1 KR 1019900021818 A KR1019900021818 A KR 1019900021818A KR 900021818 A KR900021818 A KR 900021818A KR 940000494 B1 KR940000494 B1 KR 940000494B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon
gas passage
gas
present
Prior art date
Application number
KR1019900021818A
Other languages
English (en)
Other versions
KR920013609A (ko
Inventor
강상원
안근영
이경수
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019900021818A priority Critical patent/KR940000494B1/ko
Publication of KR920013609A publication Critical patent/KR920013609A/ko
Application granted granted Critical
Publication of KR940000494B1 publication Critical patent/KR940000494B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

규소기판의 접착방법
제1a도는 종래의 규소기판을 접착한 상태를 나타낸 기판의 단면도.
제1b도는 종래의 규소기판을 접착한 상태에서 미접착 부분에 대한 기판의 단면도.
제2a도는 본 발명의 규소질화막을 증착한 기판의 단면도.
제2b도는 본 발명의 기체통로의 형상을 실현하고 규소질화막을 식각한 기판의 단면도.
제2c도는 본 발명의 산화시킨 후의 단면도.
제2d도는 본 발명의 규소질화막을 제거한 후의 단면도.
제2e도는 본 발명의 규소산화막을 제거하고 기체통로를 형성한 후의 단면도.
제2f도는 본 발명의 기판접착후 최종 구조의 단면도.
제3a도는 본 발명의 기판전면에 있어서 기체통로의 양상.
제3b도는 제3a도에서 AA를 따라 절단했을때의 단면도.
제4a도는 본 발명의 저온산화막을 증착한 기판의 단면도.
제4b도는 본 발명의 기체통로의 형상을 실현하고 저온산화막을 식각한 후의 기판의 단면도.
제4c도는 본 발명의 규소기판을 건식식각하고 저온산화막을 제거한 기판의 단면도.
제4d도는 본 발명의 기체통로가 형성된 지지규소기판과 소자기판의 접착후 최종 구조단면도.
제5도는 본 발명의 기체통로가 소자기판에 형성되고 정착되었을 때의 단면도.
제6a도는 본 발명의 기체통로가 소자기판과 지지기판에 제작되고 각 기체통로들이 어긋나지 않았을때의 단면도.
제6b도는 본 발명의 기체 통로가 소자기판과 지지기판에 제작되고 각 기체통로들이 어긋났을때의 단면도.
제7a도는 본 발명의 선택적산화방식에 의한 기체통로 제작에서 기판표면이 산화막을 갖는 구조의 단면도.
제7b도는 본 발명의 건식식각에 의한 메사(mesa)구조를 이용해 기체통로가 제작되었을때 기판표면이 산화막을 갖는 구조.
제7c도는 본 발명의 규소산화막 혹은 규소질화막 자체에 기체통로를 형성할 경우의 단면도.
제7d도는 본 발명의 규소산화막이나 규소질화막을 측벽으로 이영하고 기판의 규소층을 노출시킨 경우의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,16,36,43,62,72 : 소자규소기판 32a, 32 : 저온증착산화막
33 : 건식식각될 기판부분 2,12,24,31,41,61,71 : 지지규소판
3,15,35,42,65,75 : 접착계면 4 : 미접착부분
13 : 선택적으로 산화될 부위 11,11a,32,32a,78,80 : 규소질화막
13,73,76,77,79 : 규소산화막 14,23,34,40,63,63a,63b,74 : 기체통로
본 발명은 규소기판의 제조방법에 관한 것으로, 기체포집을 방지하기 위하여 기체통로를 형성함으로써 미접착부분의 발생을 없게하기 위한 규소기판의 접착방법에 관한 것이다.
일반적으로 두장의 규소기판을 접착시키기 위하여 한장의 규소기판위에 다른 규소기판을 올려놓으면 두장의 기판사이에 얇은막의 분위기 기체가 존재한다는 것은 이미 잘 알려진 시실이다.
그리고 종래에는 제1a도에 도시된 바와 같이 기판들이 이상적으로 편평하고 접착이 단 한점에서만 시작되면 분위기 기체가 기판사이에 포집되지 않은 경우를 보여주고 있으며 또한 기판들이 이상적으로 편평하더라도 접착이 두점이상에서 시작하여 진행되는 경우에는 접착된 영역이 미접착 영역을 둘러싸는 경우가 발생할 수 있다.
또한 종래의 미접착부분이 없는 기판접착의 경우에는 (b)도에 도시한 바와 같이 접착영역으로 둘러싸인 미접착영역(5)에서는 기판사이에 아직 분위기 기체가 존재하고 이기체가 더 이상의 접착의 진행을 억제하여 이 부분은 미접착영역(5)으로 남게된다.
한편 기판들이 이상적으로 편평하지 않은 경우에는 접착이 단 한곳에서 시작되었다 하더라도 기판표면의 요청에 의하여 (4) 분위기 기체가 포집되어 미접착영역(5)이 발생할 수 있으며 최초기판 접착시 생성된 미접착영역은 어떠한 다른 방법으로 처리에 의해서도 소멸되지 않은 문제점을 가지게 된다. 이에 따라 본 발명은 기판접착시 미접착영역 발생을 방지하기 위하여 두기판 사이에서 포집될 수 있는 분위기 기체를 배출시킬수 있도록한 규소기판의 접착방법을 제공하는 것을 그 목적으로 한다.
이를 위한 본 발명은 규소기판에 기체가 빠져나갈 수 있는 기체통로를 형성하기 위한 것으로 기체통로를 형성하는 방법은 선택적산화방식(LOCOS : Local oxidation of silicon)과 건식식각방법을 이용한 메사(mesa) 구조방식을 사용할 수 있다. 그중 선택적산화방식을 이용하여 기체통로를 형성하는 방법은 한쪽은 소자기판, 다른 한쪽은 지지기판이 되는 두 규소기판을 접착하는 것으로서 하부에 위치하는 기판을 지지기판이라 하고, 상부에 위치하는 기판을 소자기판이라고 한다.
본 발명을 첨부도면에 의거 상세히 기술하여 보면 다음과 같다. 지지규소기판( 12)위에 다음의 선택적산화방식에서 산화방지마스크로 사용될 규소질화막(11)을 소정의 두께로 증착하고(제2a도), 상기의 규소질화막(11)을 사진식각(lithograhy)과 질화막식각을 수행함으로써 선택적으로 산화될 부위(13)를 형성하고(제2b도), 기체통로가 될 부위(10)들이 선택적으로 산화되어 규소산화막(13)으로 형성되며(제2c도). 선택적 산화마스크를 사용하여 질화막(11a)을 제거하고(제2d도), 선택적 산화층(13)을 제거한 후 기체통로(14)를 형성한 상태(제2e도), 기체통로(14)가 형성된 지지기판(12)과 소자기판(16)을 접착시킨 상태(제2f도)를 나타낸 것이다.
선택적으로 산화되어 근본적으로 기체통로가 될 부위(21), 이 기판(22)전면에 걸쳐 한쪽끝에서 다른쪽 끝까지 기판을 가로지르는 양상을 보여준다(제3a도). 또한 AA를 따라 절단한 상태의 단면도(제3b도)를 나타낸 것이다.
지지규소기판(31)위에 건식식각에서 식각마스크로 쓰일 저온산화막(32)을 소정의 두께로 증착하고(제4a도), 사진식각과 식각마스크인 저온산화막(32)을 식각하여 선택적으로 식각될 규소기판부위(33) (6)가 드러난 상태를 나타낸 것으로(제4b도), 건식식각이 수행되어 기체통로(34)가 형성된 상태의 기판(제4c도), 기체통로(34)가 형성된 지지기판(31)과 소자기판(36)을 접착시킨 상태(제4d도)를 나타낸 것이다.
한편, 제5도에 도시한 것과같이 소자기판(43)에 기체통로(40)가 형성한 후 지지기판(42)과 접착하여도 동일한 특성을 가지게 된다. 또한 제6도에 도시한 바와같이 기체통로(53)가 소자기판(52)과 지지기판(51)에 형성되고 그 기체통로(53)들이 어긋나지 않을때 무방한 특성을 가지게 된다(제6a도).
기체통로(63),(64)가 지지기판(61)과 소자기판(62)에 형성되고 그 기체통로( 63),(64)들이 어긋난 경우에 같은 특성을 가지게 된다(제6b도).
규소산화막(73)과 규소질화막(76)이 표면재료로 사용하여도 동일한 특성을 가지게 된다(제7a,b도). 산화막이나 질화막(77)(78) 자체에 기체통로(74)를 형성할 경우에 같은 특성을 가지게 된다(제7c도). 산화막이나 질화막(79)(80)이 기체통로(74)의 측벽이 되고 규소기판이 노출될때에도 무방한 특성을 가지게 된다(제7d도) 이때 기체통로를 형성한 후 기판접착법은 규소판간 접착뿐만아니라 이종의 기판간의 접착시에도 사용가능하며 상기에서 설명한 바와같이 기체통로는 선택적 산화방식 또는 건식식간에 메사(mesa)구조법에 의해서도 형성될 수 있다. 또한 기체통로가 접착될 후 기판중에 어느 한쪽에만 형성한 후 접착할 수 있고 또한 양쪽기판에 기체통로를 형성한 두 접착할 수도 있다.
따라서 본 발명은 기판접착에 있어서 기체가 배출될 수 있는 기체통로를 형성시켜 줌으로써 기판접착시 기체의 배출을 용이하게하고 일단 포집된 기체도 배출될 수 있는 기체통로를 제공하여 긍극적으로는 포집된 기체에 의한 미접착 부분의 발생을 방지할 수 있다.

Claims (3)

  1. 기판의 접촉방법에 있어서, 지지규소기판(10)위에 규소질화막(11)을 소정의 두께로 증착하고, 선택적 산화될 부위(13)를 증착하는 단계와, 기체통로가 될 부위(10)들을 선택적으로 산화하여 규소산화막(13)으로 형성하는 단계와, 선택적 산화마스크를 이용하여 질화막(11a) 및 선택적 산화층(13)을 차례로 제거하고, 기체통로(14)를 형성하는 단계들로 이루어짐을 특징으로 하는 규소기판의 접착방법.
  2. 제1항에 있어서, 선택적산화방식과 건식식각법에 의하여 기체통로(14)를 형성하는 것을 특징으로 하는 규소기판의 접착방법.
  3. 제1항에 있어서, 기체통로(40)를 소자기판(43)에만 형성하여 접착하거나 기체통로(63)가 지지기판(61)과 소자기판(62)에 모두 형성하는 것을 특징으로 하는 규소기판의 접착방법.
KR1019900021818A 1990-12-26 1990-12-26 규소기판의 접착방법 KR940000494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021818A KR940000494B1 (ko) 1990-12-26 1990-12-26 규소기판의 접착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021818A KR940000494B1 (ko) 1990-12-26 1990-12-26 규소기판의 접착방법

Publications (2)

Publication Number Publication Date
KR920013609A KR920013609A (ko) 1992-07-29
KR940000494B1 true KR940000494B1 (ko) 1994-01-21

Family

ID=19308480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021818A KR940000494B1 (ko) 1990-12-26 1990-12-26 규소기판의 접착방법

Country Status (1)

Country Link
KR (1) KR940000494B1 (ko)

Also Published As

Publication number Publication date
KR920013609A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
JP3033412B2 (ja) 半導体装置の製造方法
US5414297A (en) Semiconductor device chip with interlayer insulating film covering the scribe lines
KR960042925A (ko) Soi 기판의 제조방법
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
KR940000494B1 (ko) 규소기판의 접착방법
JP2812013B2 (ja) 半導体装置の製造方法
JP2705124B2 (ja) 半導体装置の製造方法
JPH04139828A (ja) 半導体装置の製造方法
JPH0555361A (ja) 半導体装置及びその製造方法
JPH0555357A (ja) 半導体装置の製造方法
JPS5849027B2 (ja) 半導体集積回路装置の製法
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JPH03263352A (ja) 半導体装置およびその製造方法
JPS6258541B2 (ko)
JPH06163528A (ja) 半導体装置の製造方法
JPS63313834A (ja) 半導体集積回路
JPH02116131A (ja) 半導体装置の製造方法
JPS62219961A (ja) 薄膜型mos構造半導体装置の製造法
KR100253586B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
JPH05299414A (ja) 半導体装置における素子分離酸化膜の形成方法
KR0141106B1 (ko) 반도체소자의제조방법
JP2699389B2 (ja) 半導体装置の製造方法
JPH0482249A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee