JPS613431A - 多層配線を有する半導体装置およびその製造方法 - Google Patents
多層配線を有する半導体装置およびその製造方法Info
- Publication number
- JPS613431A JPS613431A JP12321984A JP12321984A JPS613431A JP S613431 A JPS613431 A JP S613431A JP 12321984 A JP12321984 A JP 12321984A JP 12321984 A JP12321984 A JP 12321984A JP S613431 A JPS613431 A JP S613431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- insulating protective
- conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は表面が平担な配線構造を備えた多層配線半導体
装置およびその製造方法に関する。
装置およびその製造方法に関する。
（従来技術）、。
半導体装置の多層配線は従来シリコン窒化膜を層間絶縁
膜として形成される。
膜として形成される。
第１図（ａ）〜（Ｃ）は、プラズマＣＶＤ法で形成する
シリコン窒化膜（Ｓｉ３Ｎ４）を眉間絶縁膜とした多層
配線半導体装置の配線構造およびその形成工程を示す図
である。すなわち、シリコン半導体基板１には先ずシリ
コン絶縁保護膜２が形成されついで第１層目のアルミニ
ー−ム配線層３が蒸着またはスパッタ法で図（ａ）のよ
うに形成される。ついで図（ｂ）に示すようにシリコン
窒化膜４がプラズマＣＶＤ法で形成され、更に図（Ｃ）
にあるようにスルー・ホール５が第１層目のアルミニュ
ーム配線層３に達するまで開けられ、同じく蒸着または
スパッタ法で形成された第２層目のアルミニー−ム配線
層６との間のコンタクトが形成されるものである。従っ
て完成した多層配線は図（Ｃ）で明らかに分るように第
２層目以降がスルー・ホール５を中心にして陥没し、配
線表面の凹凸がはげしい構造のものとなり、製造面にお
ける取扱い上の困難性はもとより、配線切れなど信頼性
を著しく損う恐れを生ずる。このスルー・ホー／Ｉ１５
による配線表面凹凸形成の影響は積層数が太ぎくなるに
従って急激に増大することは明らかである。
シリコン窒化膜（Ｓｉ３Ｎ４）を眉間絶縁膜とした多層
配線半導体装置の配線構造およびその形成工程を示す図
である。すなわち、シリコン半導体基板１には先ずシリ
コン絶縁保護膜２が形成されついで第１層目のアルミニ
ー−ム配線層３が蒸着またはスパッタ法で図（ａ）のよ
うに形成される。ついで図（ｂ）に示すようにシリコン
窒化膜４がプラズマＣＶＤ法で形成され、更に図（Ｃ）
にあるようにスルー・ホール５が第１層目のアルミニュ
ーム配線層３に達するまで開けられ、同じく蒸着または
スパッタ法で形成された第２層目のアルミニー−ム配線
層６との間のコンタクトが形成されるものである。従っ
て完成した多層配線は図（Ｃ）で明らかに分るように第
２層目以降がスルー・ホール５を中心にして陥没し、配
線表面の凹凸がはげしい構造のものとなり、製造面にお
ける取扱い上の困難性はもとより、配線切れなど信頼性
を著しく損う恐れを生ずる。このスルー・ホー／Ｉ１５
による配線表面凹凸形成の影響は積層数が太ぎくなるに
従って急激に増大することは明らかである。
また同じようなことは第１１−目アルミニーーム３の離
間領域７上にも現われ、この領域上のシリコン窒化膜４
を陥没さ騒る。従って若しこの離間領域７上に第２層目
が配線されることがあれは、全く同様なことがおき積層
数の大きな多層配線半導体装置を構成することはできな
い。
間領域７上にも現われ、この領域上のシリコン窒化膜４
を陥没さ騒る。従って若しこの離間領域７上に第２層目
が配線されることがあれは、全く同様なことがおき積層
数の大きな多層配線半導体装置を構成することはできな
い。
（発明の目的）
本発明の目的は、上記の情況に鑑み、平担な配線構造を
備えた多層配線半導体装置およびその製造方法を提供す
ることである。
備えた多層配線半導体装置およびその製造方法を提供す
ることである。
（発明の構成）
本発明の多層配線半導体装置は、半導体基板と前記半導
体基板の絶縁保護膜上に形成された第１層目の配線導体
Ｉ−と、前記配線導体層上に設けられた突起状導体と、
前記突起状導体の上面を残し前記絶縁保護膜の全面に被
着されたガラス層からなる平担表面の絶縁保護膜と、前
記突起状導体の上面を含み前記ガラス層絶縁保護膜上に
形成され前記ガラス層絶縁保護膜を眉間絶縁層とする第
２層目の配線導体層な備えることを含んで構成される。
体基板の絶縁保護膜上に形成された第１層目の配線導体
Ｉ−と、前記配線導体層上に設けられた突起状導体と、
前記突起状導体の上面を残し前記絶縁保護膜の全面に被
着されたガラス層からなる平担表面の絶縁保護膜と、前
記突起状導体の上面を含み前記ガラス層絶縁保護膜上に
形成され前記ガラス層絶縁保護膜を眉間絶縁層とする第
２層目の配線導体層な備えることを含んで構成される。
また本発明多層配線半導体装置の製造方法は、半導体基
板の絶縁保護膜上に、形成すべき第１層目の配線導体層
よりも厚膜の導体層を形成する工程と、前記厚膜の導体
層を選択的に除去し、第１層目の配線導体層および前記
配線導体層上の突起状導体領域をそれぞれ形成する工程
と、前記絶縁保護膜の全面に前記突起状導体領域の高さ
を超える厚膜のガラス層からなる絶縁保護膜を形成する
バイアス・スパック工程と、前記突起状導体領域の上面
を残し前記ガラス層からなる絶縁保護膜をエツチングす
るエッチ・バック工程Ｅ、前記突起状導体領域の上面を
含み前記ガラス層からなる絶縁保護膜上に第２層目の配
線導体層を形成する工程を含んで構成される。
板の絶縁保護膜上に、形成すべき第１層目の配線導体層
よりも厚膜の導体層を形成する工程と、前記厚膜の導体
層を選択的に除去し、第１層目の配線導体層および前記
配線導体層上の突起状導体領域をそれぞれ形成する工程
と、前記絶縁保護膜の全面に前記突起状導体領域の高さ
を超える厚膜のガラス層からなる絶縁保護膜を形成する
バイアス・スパック工程と、前記突起状導体領域の上面
を残し前記ガラス層からなる絶縁保護膜をエツチングす
るエッチ・バック工程Ｅ、前記突起状導体領域の上面を
含み前記ガラス層からなる絶縁保護膜上に第２層目の配
線導体層を形成する工程を含んで構成される。
（発明の効果）
本発明によれば、配線導体層間のコンタクトは全て１つ
下層の配線導体層上に形成した突起状導体を介して行な
われる構造であるため、上層に位置する配線導体層には
従来の如き陥没部が形成されない。またバイアス・スパ
ック法によるガラス層からなる絶縁保護膜を層間絶縁膜
に用いているので、第１層目の配線導体に離間領域が存
在する場合でも離間領域内を平担に埋め全面にわたりほ
ぼ平担な層間絶縁膜を得ることが可能である。従って配
線導体層の積層数が多い場合でも常に配線導体層の上面
は平担であり、配線切れなどの問題点を除去することが
できる。以下図面を参照して本発明の詳細な説明する。
下層の配線導体層上に形成した突起状導体を介して行な
われる構造であるため、上層に位置する配線導体層には
従来の如き陥没部が形成されない。またバイアス・スパ
ック法によるガラス層からなる絶縁保護膜を層間絶縁膜
に用いているので、第１層目の配線導体に離間領域が存
在する場合でも離間領域内を平担に埋め全面にわたりほ
ぼ平担な層間絶縁膜を得ることが可能である。従って配
線導体層の積層数が多い場合でも常に配線導体層の上面
は平担であり、配線切れなどの問題点を除去することが
できる。以下図面を参照して本発明の詳細な説明する。
（実施例の説明）
第２図（ａ）〜（ｆ）は本発明の一実施例を示す配線導
体の構造図およびその製造工程図で、第１図（ａ）〜（
Ｃ）と共通するものには同一符号が付されている。
体の構造図およびその製造工程図で、第１図（ａ）〜（
Ｃ）と共通するものには同一符号が付されている。
シリコン半導体基板１の絶縁保護膜（８ｉ０２） ２上
には厚膜の導体層が形成される。この導体層は形成すべ
き第１層目の配線導体層３よりも導体層８の膜厚を加え
た分だげ厚膜の例えばアルミニュームからなり、要すれ
ばモリブデン、チタンまたはタングステンなどの遷移金
属９を内在させる。
には厚膜の導体層が形成される。この導体層は形成すべ
き第１層目の配線導体層３よりも導体層８の膜厚を加え
た分だげ厚膜の例えばアルミニュームからなり、要すれ
ばモリブデン、チタンまたはタングステンなどの遷移金
属９を内在させる。
〔図（ａ）〕。ついでこの導体層８を選択的にエツチン
グして突起状導体領域８ａおよび８ｂを形成する。
グして突起状導体領域８ａおよび８ｂを形成する。
〔図（ｂ）〕。ついで要すれば図（Ｃ）の如く選択的に
エツチングし、第１層目の配線導体３を突起状導体領域
８ａまたは８ｂをそれぞれ含む２つの部分に分離する。
エツチングし、第１層目の配線導体３を突起状導体領域
８ａまたは８ｂをそれぞれ含む２つの部分に分離する。
ここで３ａ、 ３ｂは分離された２つの配線導体、９ａ
、９ｂはそれぞれ配線導体３ａおよび３ｂ上に残された
遷移金属層、１０は離間領域である。ついでこの全面に
わたりバイアス・スパッタ法によりガラス層からなる絶
縁保護膜１１が２つの突起状導体層８ａおよび８ｂの高
さを超えて形成される。この絶縁保護膜１１は二酸化シ
リコン（８１０２）からなり平担に形成されるＩ〔図（
ｄ）〕。これをエッチ・バック法を用い、突起状導体領
域８ａおよび８ｂの上面を残し選択的に絶縁保護膜１１
をエツチングし、更に第２層目の配線導体６ａおよび６
ｂをそれぞれ形成すれば、本発明の配線導体構造を備え
た多層配線半導体装置を得ることができるｌ〔図（ｅ）
および（ｆ）〕。
、９ｂはそれぞれ配線導体３ａおよび３ｂ上に残された
遷移金属層、１０は離間領域である。ついでこの全面に
わたりバイアス・スパッタ法によりガラス層からなる絶
縁保護膜１１が２つの突起状導体層８ａおよび８ｂの高
さを超えて形成される。この絶縁保護膜１１は二酸化シ
リコン（８１０２）からなり平担に形成されるＩ〔図（
ｄ）〕。これをエッチ・バック法を用い、突起状導体領
域８ａおよび８ｂの上面を残し選択的に絶縁保護膜１１
をエツチングし、更に第２層目の配線導体６ａおよび６
ｂをそれぞれ形成すれば、本発明の配線導体構造を備え
た多層配線半導体装置を得ることができるｌ〔図（ｅ）
および（ｆ）〕。
以上詳細に説明したように、本発明多層配線半導体装置
は全ての配線導体層が平担に形成されるので、断線その
他の事故の恐れなく大きな積層数の多層配線構造を容易
に実現し得る効果を有する。
は全ての配線導体層が平担に形成されるので、断線その
他の事故の恐れなく大きな積層数の多層配線構造を容易
に実現し得る効果を有する。
第１図（ａ）〜（Ｃ）は、プラズマＣＶＤ法で形成する
シリコン窒化膜（Ｓｉ３Ｎ４）を層間絶縁膜とした多層
配線半導体装置の配線構造およびその形成工程図、第２
図（ａ）〜（ｆ）は本発明の一実施例を示す配線導体の
構造図およびその製造工程図である。 １・・・・・・半導体基板、２・・・・・・絶縁保護膜
、３ａ、３ｂ・・・・・・第１層目配線導体、８ａ、８
ｂ・・・・・・医起状導体、 ９ａ、９ｂ・・・・・・
遷移金属層、１０・・・・・・離間領域、１１・・・・
・・ガラス層からなる絶縁保護膜、６ａ、６ｂ・・・・
・・第２層目の配線導体層。 （α少 （−ｂ）。 ８ ｆ 区 とａ） （Ｃ） 躬２図
シリコン窒化膜（Ｓｉ３Ｎ４）を層間絶縁膜とした多層
配線半導体装置の配線構造およびその形成工程図、第２
図（ａ）〜（ｆ）は本発明の一実施例を示す配線導体の
構造図およびその製造工程図である。 １・・・・・・半導体基板、２・・・・・・絶縁保護膜
、３ａ、３ｂ・・・・・・第１層目配線導体、８ａ、８
ｂ・・・・・・医起状導体、 ９ａ、９ｂ・・・・・・
遷移金属層、１０・・・・・・離間領域、１１・・・・
・・ガラス層からなる絶縁保護膜、６ａ、６ｂ・・・・
・・第２層目の配線導体層。 （α少 （−ｂ）。 ８ ｆ 区 とａ） （Ｃ） 躬２図
Claims (4)
- （１）半導体基板と、前記半導体基板の絶縁保護膜上に
形成された第１層目の配線導体層と、前記配線導体層上
に設けられた突起状導体と、前記突起状導体の上面を残
し前記絶縁保護膜の全面に被着されたガラス層からなる
平担表面の絶縁保護膜と、前記突起状導体の上面を含み
前記ガラス層絶縁保護膜上に形成され前記ガラス層絶縁
保護膜を層間絶縁層とする第２層目の配線導体層を備え
ることを特徴とする半導体装置。 - （２）前記第１層目配線導体層と突起状導体との間に遷
移金属を介在させることを特徴とする特許請求の範囲第
（１）項記載の半導体装置。 - （３）半導体基板の絶縁保護膜上に、形成すべき第１層
目の配線導体層よりも厚膜の導体層を形成する工程と、
前記厚膜の導体層を選択的に除去し、第１層目の配線導
体層および前記配線導体層上の突起状導体領域をそれぞ
れ形成する工程と、前記絶縁保護膜の全面に前記突起状
導体領域の高さを超える厚膜のガラス層からなる絶縁保
護膜を形成するバイアス・スパッタ工程と、前記突起状
導体領域の上面を残し前記ガラス層からなる絶縁保護膜
をエッチングするエッチ・バック工程と、前記突起状導
体領域の上面を含み前記ガラス層からなる絶縁保護膜上
に第２層目の配線導体層を形成する工程を含むことを特
徴とする半導体装置の製造方法。 - （４）前記形成すべき第１層目の配線導体層よりも厚膜
の導体層がその遷移金属層を内在させて形成されること
を特徴とする特許請求の範囲第（３）項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12321984A JPS613431A (ja) | 1984-06-15 | 1984-06-15 | 多層配線を有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12321984A JPS613431A (ja) | 1984-06-15 | 1984-06-15 | 多層配線を有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613431A true JPS613431A (ja) | 1986-01-09 |
Family
ID=14855147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12321984A Pending JPS613431A (ja) | 1984-06-15 | 1984-06-15 | 多層配線を有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613431A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256742A (ja) * | 1985-05-10 | 1986-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構造体及びその製造方法 |
| JPS62279661A (ja) * | 1986-03-24 | 1987-12-04 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | 集積回路に貫通導体を形成する方法 |
| JPH01223748A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 多層配線の形成方法 |
| US5266835A (en) * | 1988-02-02 | 1993-11-30 | National Semiconductor Corporation | Semiconductor structure having a barrier layer disposed within openings of a dielectric layer |
| JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
-
1984
- 1984-06-15 JP JP12321984A patent/JPS613431A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256742A (ja) * | 1985-05-10 | 1986-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構造体及びその製造方法 |
| JPS62279661A (ja) * | 1986-03-24 | 1987-12-04 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | 集積回路に貫通導体を形成する方法 |
| US5266835A (en) * | 1988-02-02 | 1993-11-30 | National Semiconductor Corporation | Semiconductor structure having a barrier layer disposed within openings of a dielectric layer |
| JPH01223748A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 多層配線の形成方法 |
| JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
| US8273671B2 (en) | 2002-05-23 | 2012-09-25 | Schott Ag | Glass material for radio-frequency applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| US6952051B1 (en) | Interlevel dielectric structure | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JP2001036010A (ja) | 半導体装置の製造方法 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS59104143A (ja) | 配線の形成方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS6310898B2 (ja) | ||
| JPH06124944A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS6239823B2 (ja) | ||
| JPS60233840A (ja) | 段差の被覆方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPH07201992A (ja) | 半導体装置の製造方法 |