JP2010153927A - 高周波用途のためのガラス材料 - Google Patents

高周波用途のためのガラス材料 Download PDF

Info

Publication number
JP2010153927A
JP2010153927A JP2010086382A JP2010086382A JP2010153927A JP 2010153927 A JP2010153927 A JP 2010153927A JP 2010086382 A JP2010086382 A JP 2010086382A JP 2010086382 A JP2010086382 A JP 2010086382A JP 2010153927 A JP2010153927 A JP 2010153927A
Authority
JP
Japan
Prior art keywords
layer
glass
glass material
substrate
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010086382A
Other languages
English (en)
Inventor
Juergen Leib
ライプ，ユルゲン
Dietrich Mund
ムント，ディートリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Priority claimed from PCT/EP2003/003907 external-priority patent/WO2003088347A2/de
Application filed by Schott AG filed Critical Schott AG
Publication of JP2010153927A publication Critical patent/JP2010153927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

【課題】
本発明は、基板上の高周波用途に適した導体構造体の形成に適したガラス材料及び高周波基板を提供することを目的とする。
【解決手段】
高周波基板または高周波導体構成の高周波特性を改善するために、本発明は、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、１ＧＨｚを超える少なくともある周波数範囲において７０×１０−４以下の損失係数ｔａｎδを有する高周波基板または高周波導体構成用の絶縁層を形成するためのガラス材料を提案する。
【選択図】 図１

Description

本発明は一般に高周波回路の分野を扱い、特に、本発明は基板上の高周波用途に適した導体構造体の形成に適したガラス材料に関し、また高周波基板にも関する。
半導体産業のすう勢は一層高いデータ伝送率に向かっていることが知られている。ギガヘルツ帯の周波数のために、送りシステムおよび放出システムにおいて信号減衰の増大をもたらす。これまでは、導電層で印刷した後、積層および焼結を行うことで高周波回路用の３次元または多層配線を実現する、一次印刷セラミック（ＨＴＣＣ）およびガラス・セラミック（ＬＴＣＣ）多層膜がこのタイプのシステムに使用されてきた。さらに、気密的ではない有機多層膜も使用されている。しかし、高周波では、このタイプの配線システムの伝送損は、相互接続の減衰のために増大する。一般に４０ＧＨｚを超える非常に高い周波数でＨＴＣＣおよびＬＴＣＣを使用することは、このような周波数帯で比較的高い誘電率（ＤＫ）および損失角（ｔａｎδ）による制限を受ける。ＨＴＣＣおよびＬＴＣＣセラミックは、高周波特性に悪影響を及ぼし、かつ粒度に相当する表面輪郭を有するそこに組み込まれた相互接続につながる必然的な粒度を有する。この表面粗さは線路損失の増大につながる。
知られている高周波導電体基板におけるこの高い減衰度の更なる原因は、特に、通常は薄膜技術を用いた、特にはスクリーン印刷を用いた相互接続の塗布にある。この技術を用いて形成される相互接続は、相互接続輪郭が著しく不均一で粗い。この相互接続の不均質さがアンテナとして働くので、放射を通して大きな損失が生じる。
さらに、焼結を行えば、基板の収縮は避けられず、所望の寸法を正確に維持することが困難になる。
より最近の進歩は、種々のＰＶＤ法を用いて蒸着コーティングまたはスパッタリングによって相互接続を塗布することによって薄膜技術の不利を交換することに向かっている。しかし、以前のプロセッサにおいて必要とされる配線スタックを形成するためのＨＴＣＣまたはＬＴＣＣ材料の焼結には、依然として大きな問題がある。例えば、ＬＴＣＣセラミックの焼結は少なくとも９５０℃の温度を必要とする。ＨＴＣＣセラミックの焼結にいたっては１５００℃の温度が必要となる。このような温度は相互接続構造体を変化させることになり、相互接続材料の選択が制限される。
国際特許出願「ＰｒＯｃｅｓｓ ｆＯｒ ｐｒＯｄｕｃｉｎｇ ａ ｃＯｍｐＯｎｅｎｔ ｗｉｔｈ ａ ｃＯｎｄｕｃｔＯｒ ａｒｒａｎｇｅｍｅｎｔ ｓｕｉｔａＢｌｅ ｆＯｒ ｒａｄｉＯ−ｆｒｅｑｕｅｎｃｙ ａｐｐＬｉｃａｔｉＯｎｓ」 国際特許出願「ＰｒＯｃｅｓｓ ｆＯｒ ｐｒＯｄｕｃｉｎｇ ａ ｃＯｍｐＯｎｅｎｔ ｈａｖｉｎｇ ａ ｃＯｎｄｕｃｔＯｒ ａｒｒａｎｇｅｍｅｎｔ ｗｈｉｃｈ ｉｓ ｓｕｉｔａＢｌｅ ｆＯｒ ｒａｄｉＯ−ｆｒｅｑｕｅｎｃｙ ａｐｐＬｉｃａｔｉＯｎｓ」
したがって、本発明は、特に高周波特性の点で、相互接続系のために改良された材料を提供し、かつ高周波導体構成の高周波特性を改善する目的に基づく。
この目的は、独立請求項に開示されるように、高周波基板または高周波導体構成用の絶縁層を形成するためのガラス材料、高周波導体構成または高周波相互接続系を有する構成要素を形成する方法、および高周波導体構成を有する構成要素によって非常に驚くほど簡単な方法で達成される。有利な構成および改良点が対応する従属項の主題を成す。
塗布層として特に０．０５μｍ〜５ｍｍの範囲、好適には０．０５μｍ〜１ｍｍの範囲の層厚を有する、高周波基板または高周波導体構成用の絶縁層を形成するための本発明のガラス材料は、１ＧＨｚを超える少なくともある周波数範囲において７０×１０−４以下の損失係数ｔａｎδを有する。
ＬＴＣＣおよびＨＴＣＣ材料はその良好な封止特性のために特に価値があり、このタイプの基板を構成要素のハウジングの一部として使用することを可能にする。ガラスの透過性はほとんどの気体に対して著しく低いので、ガラス層のこの封止特性はより一層良好なものである。
層として塗布されるガラス材料の損失係数が低いために、本発明のガラス材料は高周波用途に非常に適している。
塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する本発明のガラス材料は、特に有利には、４０ＧＨｚの周波数において５０×１０−４以下の損失係数ｔａｎδを有してよい。この低い損失係数のために、本発明のガラス材料はマイクロ波帯の非常に高い周波数であっても高周波用途の使用に非常に適したものとなる。
本発明の改善によれば、本発明のガラス材料を用いて塗布された０．０５μｍ〜５ｍｍの範囲の層厚を有する層の損失係数ｔａｎδは、４０ＧＨｚのマイクロ波周波数においてはさらに３０×１０−４以下である。この損失係数はマイクロ波帯におけるＬＴＣＣおよびＨＴＣＣ基板の損失係数よりも一層低いものである。
本発明のガラス材料の特に有利な実施形態によれば、層を堆積させる材料が蒸着され得る。これにより、本発明のガラス材料を用いてＰＶＤコーティングまたは蒸着コーティングによってベース上に絶縁層を堆積させることが可能となる。特に、ベース、例えば、基板上の熱負荷がほんの軽いものとなるので、このことは特に有利である。さらに、例えば、被覆される表面とは反対に、ある距離だけ離れて配置され、かつ本発明のガラス材料を含んだターゲットからガラス材料の蒸着によってガラス層を堆積させることによって、非常に薄く均質な絶縁層を形成することが可能となる。したがって、本ガラス材料を使用すれば、例えば、高周波基板などの高周波構成要素の集積密度を大きくすることも可能となる。
したがって、ガラス層またはガラス質層が蒸着源に向いた基板の表面上に形成され、かつ該源から放出される蒸気に曝露されるように、本発明のこの実施形態のガラス材料を蒸着することができる。本発明のガラス材料のこの特性は、すべてのガラス材料によって提供されるわけではない。多くのガラス材料に関しては、ガラス層またはガラス質層は形成されず、むしろ非ガラス質酸化層が堆積されるだけであり、そのような層は一般に良好な封止および／または高周波特性を有していない。
特に、少なくとも二成分系の材料を含んだガラスは、蒸着コーティングガラスあるいはガラス質層またはガラス層として再度蒸着あるいは堆積され得るガラス材料として特に適している。このタイプのガラスを蒸着することで堆積されたガラス層は、それに欠陥がないために特に優れた封止特性および高周波特性を有する。
電子ビーム蒸着法によって本発明のガラス材料を蒸着できると、特に便宜的である。電子ビーム蒸着法によって、電子ビームが入射する地点に、本ガラス材料を含んだターゲット上に非常に小さなソース・スポットを形成することが可能となるので、電子ビームの出力をこのスポットに集められる。電子ビーム蒸着法によって被覆される基板上で高い堆積率を達成することも可能となる。
例えば電子ビーム蒸着用のガラス・ターゲットを形成するために、ガラス材料の加工を簡単にできるようにするには、ガラス材料が１３００℃より低い動作点を有していることが有利である。このコンテクストにおいて動作点という用語は一般に、ガラスの粘度が１０４デシ・パスカルにおける温度を意味するものと理解される。
導体構造体からの放射損を低くするには、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、ガラス材料が、１ＧＨｚを超える少なくともある周波数の範囲において５以下の相対誘電率εＲを有することが有利である。
塗布層として有利な改善では、特に０．０５μｍ〜５ｍｍの範囲の層厚を有するガラス材料は、同様に４０ＧＨｚの周波数のマイクロ波帯において、５以下の相対誘電率εＲ、特に４±０．５の相対誘電率εＲを有してよい。
本発明のさらなる実施形態によれば、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有するガラス材料は、２０℃〜３００℃の温度範囲において２．９×１０−６／Ｋ〜３．５×１０−６／Ｋの範囲でα２０〜３００の熱膨張係数を有する。この熱膨張係数は、とりわけ、シリコンまたはＢＯｒＯｆｌＯａｔ（登録商標）３３ガラスの熱膨張係数によく適合する。これにより、例えば、基板材料としてシリコンまたはＢＯｒＯｆｌＯａｔ（登録商標）３３ガラスを用いた場合に、温度応力を実質的に回避することが可能となる。
塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、ガラス材料が、２０℃〜３００℃の温度範囲において熱膨張係数α２０〜３００＝（３．２±０．２）×１０−６／Ｋを有している場合に、さらに良い熱的適合が達成される。
本発明のさらに別の実施形態は、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有するシリコン基板の絶縁層として使用される場合に熱応力を低減させるために、基板材料（例えばシリコン）の熱膨張係数に対して２０℃〜３００℃の温度範囲で１×１０−６／Ｋだけ異なる熱膨張係数を有するガラス材料を提供する。
本発明のガラス材料を用いて形成されたガラス層の封止特性を長期間維持するには、酸またはアルカリの作用に対してガラス層ができる限り抵抗性を有するのが便宜的である。したがって、本発明の一実施形態は塗布層として≦２の耐酸性クラスまで耐酸性のあるガラス材料を提供する。本発明のさらなる実施形態によれば、塗布層であるガラス材料は≦３の耐アルカリ性クラスまで耐アルカリ性を有している。
成分が以下の組成の範囲内のガラス材料が適切であることが証明されている：
組成 組成範囲
ＳｉＯ２ ４０〜９０
Ｂ２Ｏ３ １０〜４０
Ａｌ２Ｏ３ ０〜５
Ｋ２Ｏ ０〜５
Ｌｉ２Ｏ ０〜３
Ｎａ２Ｏ ０〜３
上記数値は重量百分率である。
高周波特性および蒸着特性は、特に、重量百分率で以下の成分を含む本発明のガラス材料を用いて改善することができる：
組成 組成範囲
ＳｉＯ２ ６０〜９０
Ｂ２Ｏ３ １０〜３０
Ａｌ２Ｏ３ ０〜３
Ｋ２Ｏ ０〜３
Ｌｉ２Ｏ ０〜２
Ｎａ２Ｏ ０〜２
本発明のガラス材料は好適には、重量百分率で以下の組成を有する：
組成 ガラス１ ガラス２
ＳｉＯ２ ８４±５ ７１±５
Ｂ２Ｏ３ １１±５ ２６±５
Ｎａ２Ｏ ２±０．２ ０．５±０．２
Ｌｉ２Ｏ ０．３±０．２ ０．５±０．２
Ｋ２Ｏ ０．３±０．２ １．０±０．２
Ａｌ２Ｏ３ ０．５±０．２ １．０±０．２
それぞれ重量百分率でＳｉＯ２７１％、Ｂ２Ｏ３２６％、Ａｌ２Ｏ３１％、Ｋ２Ｏ１％、Ｌｉ２ＯおよびＮａ２Ｏを各々０．５％含む組成を含有するこのタイプのガラスについて、以下の特性が測定された：
２０℃〜３００℃の熱膨張係数：α２０〜３００＝３．２×１０−６／Ｋ
屈折率： ｎｄ＝１．４６５
転移温度： Ｔｇ＝４６６℃
軟化点： ＴＥＷ＝７４２℃
動作点： ＴＶＡ＝１２０７℃
４０ＧＨｚでの相対誘電率： εＲ＝３．９
４０ＧＨｚでの損失係数： ｔａｎδ＝２６×１０−４
密度： ρ＝２．１２ｇ／ｃｍ３
耐水性クラス２
耐酸性クラス２
耐アルカリ性クラス３
この特に適したガラスを以下ではガラスＧ０１８−１８９とも呼ぶ。
さらなる実施形態が、それぞれ重量百分率でＳｉＯ２８４％、Ｂ２Ｏ３１１％、Ａｌ２Ｏ３＜２％、Ｎａ２Ｏ２．０％、Ｌｉ２ＯおよびＫ２Ｏを各々０．３％含む組成を含有する適したガラスによって提供され、以下の特性が測定された：
２０℃〜３００℃の熱膨張係数：α２０〜３００＝２．７５×１０−６／Ｋ
屈折率： ｎｄ＝１．４７
転移温度： Ｔｇ＝５６２℃
４０ＧＨｚでの相対誘電率： εＲ＝５
４０ＧＨｚでの損失係数： ｔａｎδ＝４０×１０−６
密度： ρ＝２．２ｇ／ｃｍ３
耐水性クラス： １
耐酸性クラス： １
耐アルカリ性クラス２
同様に特に適したこのガラスを以下ではガラス８３２９とも呼ぶ。
上記組成は塗布前のガラス材料に関連するものである。このタイプのガラス材料を用いて塗布された層は、上記と異なる組成を有してもよい。一例として、層が蒸着コーティングによって堆積され、かつガラス材料の成分が異なる蒸気圧を有する場合、層の組成は本発明のガラス材料の組成と異なってよい。
上記ガラス材料は特に有利には、高周波導体構造体または高周波基板用の絶縁層を形成するのに用いられてよい。
この目的のために、高周波導体構成を有する構成要素を形成するのに対応する方法は、有利には、特に上記のガラス材料を用いてコンタクト−コネクション領域上に少なくとも１つの開口部を有する構造化されたガラス層を基板上に堆積させる工程と、前記コンタクト−コネクション領域と電気的に接触する少なくとも１つの導体構造体を前記ガラス層に塗布する工程とから構成される。
特に上記利点のために、ガラス材料の蒸着によってガラス層を堆積させることが考慮される。
したがって、高周波導体構成を有する構成要素を製造するために、本発明の工程を使用することができ、該構成要素は、少なくとも１つのコンタクト−コネクション領域を有する基板と、該基板の少なくとも一方の側上で、コンタクト−コネクション領域と電気的に接触するバイアを備えた少なくとも１つの開口部を有するガラス層と、該バイアと接触するガラス層上の少なくとも１つの導体構造体とから構成される。
このコンテクストでは、構成要素という用語は電子部品のみを包含するわけではないことを理解すべきである。本発明のコンテクストでは、構成要素という用語は高周波導体構成あるいは高周波導体系を有する被覆された基板も包含し、これはキャリアとして、およびさらなる構成要素の接続のためのユニットとして機能する。キャリア材料および高周波導体系を有する同様の構成要素は、一般に高周波基板とも呼ばれる。
適した基板材料は、特に、シリコン、セラミック、ガラス、あるいは可塑物さえ含む。特に集積導体構成を有する複合材料を含む、複合材料、例えば、ガラス−可塑物積層物を用いることも可能である。シリコンと同様に、例えば、ガリウムヒ素などの他の半導体材料を用いることも可能である。シリコン、セラミック、およびガラスは、その熱膨張係数が蒸着コーティングによって塗布されるガラスの熱膨張係数と非常に類似しているために、特に適した基板材料である。
ガラス層は本発明のガラス材料の蒸着コーティングによって堆積されるのが特に好ましい。しかし、例えば、本発明のガラス材料を含んだターゲットからスパッタリングによって被覆される基板の表面上にガラス層を堆積させることも可能である。
本発明の改善によれば、ガラス層はプラズマ・イオン支援堆積法（ＰＩＡＤ）を用いて蒸着コーティングによって塗布される。この場合、イオン・ビームは蒸着コーティング工程の間に被コーティング面に導かれる。この工程によって高密度化が達成され、欠陥密度は低減される。
例えば、相互接続などの導体構造体と同様、１つまたは複数の受動電気構成要素をガラス層に塗布し、かつ導体構造体と接触させるか、あるいは接続することも可能である。一例として、コンデンサ、抵抗器、コイル、バリスタ、ＰＴＣ、ＮＴＣを受動電気構成要素としてガラス層に塗布すること、あるいはフィルタ素子をガラス層に塗布することが可能である。
本発明の特に有利な実施形態は、基板上に３次元あるいは多層の導体系を形成することを提供する。このために、構造化されたガラス層を堆積させる工程および少なくとも１つの導体構造体を塗布する工程が多数回にわたって実行される。多層導体系の１つまたは複数の個々の層上に形成される特に受動構成要素を有する３次元の導体系を形成するために、個々のガラス層および／または導体構造体は異なって構造化されてよい。この場合、有利には、後の段階で塗布される導体構造体を先の段階で塗布された導体構造体のコンタクト−コネクション領域に接続または接触することが可能であるので、導体構成の２つの個々の層間に電気接続が形成され、また個々の層は相互に電気的に接続され得る。したがって、それによって、第１のガラス層上の導体構造体はバイアを介して第２のガラス層上の導体構造体と電気的に接触した状態で、蒸着コーティングによって塗布され、かつ各々そこに塗布された導体構造体を含んだ少なくとも２つのガラス層を有する多層導体構成を備えた構成要素を形成することが可能となる。
しかし、相互に重ねて、あるいはずらせて設けられた２つ以上のバイアを相互に重ねられた個々のガラス層において接触させることも可能となるので、例えば、一例として、基板のコンタクト−コネクション領域が複数のガラス層を通して外部とスルー・コンタクトされるか、あるいはさらなる層の導体構造体と接続される。
さらに本方法の有利な実施形態は、蒸着コーティングによって、コンタクト−コネクション領域上に少なくとも１つの開口部を有する構造化されたガラス層を堆積させる工程を提供し、この方法は、コンタクト−コネクション領域を被覆する構造化された中間層を塗布する工程と、蒸着コーティングによってガラス層を基板および該基板上に存在する構造化された中間層に塗布する工程であり、好ましくは該ガラス層の厚さは構造化された中間層の厚さより薄い工程と、構造化された中間層上に設けられたガラス層のそれら領域がガラス層によって持ち上げられた状態で、構造化された中間層を除去する工程とを含む。
フォトリソグラフィ・レジスト構造化に加え、このタイプの構造化された中間層を、例えば、印刷によって直接製造することも可能である。
本方法のさらなる改善は、コンタクト−コネクション領域に隣接する領域に対して突出し、かつ蒸着コーティングによってガラス層を塗布する前に少なくとも１つのコンタクト−コネクション領域に塗布される中間層の構造体によって被覆された導電性材料を提供する。これによってコンタクト−コネクション領域上に導電性の隆起した構造体が形成される。この工程は、例えば、中間層を導電性材料の層と共にフォトリソグラフィ構造化することによって実行され得、この場合、該導電性材料の層は、中間層と共にコンタクト−コネクション領域を囲繞する領域から除去される。次に、有利には、その厚さが塗布された導電性材料の厚さにほぼ相当するようにガラス層を蒸着コーティングによって塗布することができるので、コンタクト−コネクション領域上のガラス層が除去された後に、実質的に平坦な表面が現れる。
本発明のさらに別の改善によれば、まず、少なくとも１つの開口部を有するガラス層がコンタクト−コネクション領域の上かまたは有利には横方向にずらして直接堆積され、次いで、ガラス層のこの少なくとも１つの開口部は導電性材料で充填される。これはまた次の１つまたは複数の導体構造体の塗布のためのベースとして実質的に平坦な表面を形成する。
さらには、蒸着コーティングによってガラス層が塗布される間に、基板は５０℃〜２００℃、好適には８０℃〜１２０℃の温度範囲に保たれることが有利であることが証明されている。とりわけ、この基板の加熱によって機械的応力の形成が妨げられる。ガラス層のモルフォロジのためには徐々に加熱することも有利である。つまり、これらの基板温度では、特に孔隙のないガラス層を製造することが可能であった。
最大でも１０−４ｍＢａｒの範囲、好適には１０−５ｍＢａｒ以下の範囲に保たれる蒸着コーティング・チャンバ内の基準圧は、必要とされる層の品質にとって同様に好ましい。
さらに、低孔密度を有する連続したガラス層を基板上に形成するには、被覆される基板の表面が５０μｍより小さい表面粗さを有しているのが便宜的である。
本発明の方法のさらに別の有利な改善は、１分当たり少なくとも０．５μｍの層厚の堆積速度の蒸着コーティングによって塗布されるガラス層を提供する。この速い堆積速度は、ガラス層の層品質を劣化させることなく容易に達成され得、短い製造時間で実施することを可能にする。対照的に、例えば、スパッタリングなどの他の真空蒸着法で達成される堆積速度は、１分当たり数ナノメートルに過ぎない。
さらに、導体構造体の塗布は有利には、凹状に構造化された中間層を塗布する工程と、次に該中間層で被覆されたベース上に導電性材料を堆積する工程を含む。この場合、ベースは１つまたは複数の塗布されたガラス層を有する基板およびそこに配置された導体構造体を有する基板および／または複数の基板を含む。この中間層はフォトリソグラフィを用いて構造化されてもよいか、あるいは構造化印刷法によって製造されてもよい。
基板自体、例えば、相互接続の形態で既に導体構造体を有しているかもしれない。これら相互接続は構造化されたガラス層を堆積させる工程の前に直接基板に塗布されてもよい。特に、次には、基板に直接塗布された相互接続上にコンタクト−コネクション領域を設け、かつ次いで該コンタクト−コネクション領域を後で絶縁性ガラス層に塗布される導体構造体に接触させることが可能である。このような方法で、ガラス層を堆積させ、次いで少なくとも１つの導体構造体をガラス層に塗布する工程をちょうど一回実行した後に、高周波用途に適した多層相互接続系を、あるいは高周波用途に適した多層導体構成を形成することが可能となる。当然、このコンテクストでは、ガラス層を堆積させる工程および導体構造体を塗布する工程を繰り返し実行することによって、特に電気構成要素もそこに組み込んだ３次元相互接続系のさらなる層を形成することがさらに可能である。
本発明のさらに別の実施形態は、基板の第１の側上に１つまたは複数の能動半導体領域を有する半導体基板を含む基板を提供する。一例として、この基板は集積半導体回路を含んでよい。この場合、前記少なくとも１つの導体構造体は、それが塗布される間に能動半導体領域の接続場所に接続され得るので、導体構造体との、故に導体構成とも電気的接触が得られる。
これまで、例えば、ＬＴＣＣモジュールにおいては、セラミックは半導体ビルディング・ブロックのキャリアを形成するように、個々の半導体ビルディング・ブロックをモノリシック形態でセラミック内の空洞に集積する方針が取られてきた。対照的に、本発明により逆の方針を取ることが可能となるので、導体構成はチップに直接塗布され、故にチップは導体構成のキャリアとして機能する。
本発明のさらなる実施形態は少なくとも１つのバイアを有する基板を提供する。次いで、少なくとも１つの導体構造体は、それが塗布されている間に、基板を通るバイアに接続され得る。特に、本発明のこの実施形態によって、基板の一方の側上の構造体を基板の別の側上の高周波導体構成に接続することができる。
単層あるいは多層導体構成が基板上に完成すると、先に塗布された層を被覆するようにさらなる最終ガラス層を蒸着コーティングによって堆積させることがさらに可能である。基板上で導体構成のコンタクト−コネクションを可能にするために、少なくとも１つのバイアを最終ガラス層を介して形成することが有利には可能である。このガラス層はその下にある導体構成のガラス層と同じ方法で形成され得る。このさらなる層は、外部に対して導体構成を絶縁する絶縁層として機能することができる。
本発明の構成要素を経済的に製造するために、複数の構成要素が同時に加工されるように、基板がまだウェハに接合されている間に基板を被覆することも有利である。
本出願と同日に本出願人によって出願された「ＰｒＯｃｅｓｓ ｆＯｒ ｐｒＯｄｕｃｉｎｇ ａ ｃＯｍｐＯｎｅｎｔ ｗｉｔｈ ａ ｃＯｎｄｕｃｔＯｒ ａｒｒａｎｇｅｍｅｎｔ ｓｕｉｔａＢｌｅ ｆＯｒ ｒａｄｉＯ−ｆｒｅｑｕｅｎｃｙ ａｐｐＬｉｃａｔｉＯｎｓ」と題された国際特許出願は、蒸着コーティングによって堆積されるガラス層が絶縁層として使用される高周波導体構成を有する構成要素およびその製造方法を開示している。特に本発明のガラス材料は上記出願の方法および構成要素にも使用することができ、この点に関し上記出願の開示の内容が本願明細書に参照によって明示的に組み入れられている。
本願明細書および上記に参照した本出願人の名による「ＰｒＯｃｅｓｓ ｆＯｒ ｐｒＯｄｕｃｉｎｇ ａ ｃＯｍｐＯｎｅｎｔ ｈａｖｉｎｇ ａ ｃＯｎｄｕｃｔＯｒ ａｒｒａｎｇｅｍｅｎｔ ｗｈｉｃｈ ｉｓ ｓｕｉｔａＢｌｅ ｆＯｒ ｒａｄｉＯ−ｆｒｅｑｕｅｎｃｙ ａｐｐＬｉｃａｔｉＯｎｓ」と題する組み入れられた国際特許出願に記載された方法および構成要素は、本発明のガラス材料の使用に特に適している。しかし、当然、本発明のガラス材料を用いて、高周波用途のために類似の構成要素または他のタイプの構成要素を形成することも可能である。したがって、本発明の１つの態様は一般に、そのような素子の高周波特性を改善するために、高周波導体構造体または高周波基板用の絶縁層を形成する本発明のガラス材料の使用に関する。
以下の説明においては、本発明が例示的実施形態に基づき、かつ図面を参照してより詳細に説明され、そこでは同一または類似の要素には同じ参照番号を付し、種々の実施形態の特徴は相互に組み合わされ得る。
本発明の第１の実施形態を示す断面図である。 基板の対抗する側に２つの導体構成を有する本発明のさらなる実施形態を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 本発明の方法の一実施形態に関連する工程を示す断面図である。 図３Ｂ〜３Ｅに示した本発明の方法の処理工程の一変形例である。 図３Ｂ〜３Ｅに示した本発明の方法の処理工程の一変形例である。 図３Ｂ〜３Ｅに示した本発明の方法の処理工程の一変形例である。 図３Ｂ〜３Ｅに示した本発明の方法の処理工程の一変形例である。 図３Ｂ〜３Ｅに示した本発明の方法の処理工程の一変形例である。 ウェハにまだ接合された状態で導体構成を備えた本発明の構成要素の実施形態を示す断面図である。 ウェハにまだ接合された状態で導体構成を備えた本発明の構成要素の実施形態を示す断面図である。 ウェハにまだ接合された状態で導体構成を備えた本発明の構成要素の実施形態を示す断面図である。 ＲＦ測定構造体用の層構成を示す略図である。 開放共平面導波路ＣＰＷ１／２用の層構成を示す略図である。 埋め込み共平面導波路ＣＰＷ３用の層構成を示す略図である。 測定した試験片の特性を示す表であり、測定値は以下の図１２〜２３に示す。 試験片Ｇ１ＡＣＰＷ２＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ１ＡＣＰＷ２＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ１ＡＣＰＷ２＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ１ＡＣＰＷ３＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ１ＡＣＰＷ３＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ１ＡＣＰＷ３＿２（ガラス８３２９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ２＿６（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ２＿６（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ２＿６（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ３＿２（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ３＿２（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。 試験片Ｇ２ＡＣＰＷ３＿２（ガラスＧ０１８−１８９）の散乱パラメータの大きさおよび位相プロファイルを示すグラフである。
図１は本発明の構成要素の第１の実施形態の簡略化した断面図であり、全体を参照番号１０で示し、第１の側３および該第１の側３と反対にある側５を含んだ基板１を有しており、同様に高周波導体構成は基板の第１の側３上に配置され、かつ参照番号４によって全体が示されている。導体構造体６１〜６４を含む層６が基板１上に配置されている。この導体構造体６１〜６４は、例えば、相互接続であってよい。さらに、導体構造体６１〜６４のいくつかは受動電気構成要素として形成されてもよい。コンタクト−コネクション領域７１〜７４が基板１の第１の側３上のこれら導体構造体６１〜６４上に形成されている。層６の導体構造体が塗布された後、絶縁ガラス層９が蒸着コーティングによって構造化された形態で基板の第１の側３上に堆積されるので、このガラス層はコンタクト−コネクション領域７１〜７４上に開口部８を有する。この開口部８は導電性充填物１９によって充填されるので、各場合において導電性充填物と組み合わされた開口部が絶縁ガラス層９を貫通するバイアを形成する。さらなる導体構造体１１１、１１２、１１３を有する層１１が前記ガラス層９に塗布される。この導体構造体１１１、１１２、１１３はそれぞれ、少なくとも１つのバイアと接触するので、この導体構造体１１１、１１２、１１３は層６の導体構造体６１〜６４に電気的に接続される。したがって、基板は多層導体構成を有し、個々の層６および１１は優れた高周波特性を有する絶縁ガラス層９によって分離される。
用途に応じて、ガラス層９は０．０５μｍ〜５ｍｍの範囲の厚さを有してよく、便宜的には０．０５μｍ〜１ｍｍの範囲の厚さを有するガラス層が蒸着コーティングによって形成される。
導体構造体１１１、１１２、１１３の外側絶縁として働くさらなる最終的な蒸着コーティングガラス層１３が、導電構造体１１１、１１２、１１３を含む層１１上に堆積される。これら導体構造体のコンタクト−コネクションを可能にするために、さらに、導電構造体１１１、１１２、１１３と接触するさらなるバイア１５が最終的な蒸着コーティングガラス層１３内に存在している。加えて、構成要素１０が、例えば、ＳＭＴ回路基板に固定かつ接続されるために、溶着ビード１７がバイア１５に塗布される。
層９、１３を形成するために、本発明のガラス材料を含むターゲットを電子ビーム蒸着法によって蒸着し、基板１上に堆積させることが好ましい。
絶縁層９、１３を形成するのに用いられるガラス材料は、層厚が０．０５μｍ〜５ｍｍの範囲の塗布層として、１ＧＨｚを超える少なくともある周波数範囲において５０×１０−４以下の損失係数ｔａｎδを有する、特に本発明のガラスである。
上記のガラス８３２９および特にＧ０１８−１８９がその優れた高周波特性のために、この目的に特に適している。
図２は本発明の構成要素１０のさらなる実施形態の断面図である。この実施形態は、２つの対向する側３および５の各々の上に高周波導体構成４１および４２をそれぞれ有する。この導体構成４１および４２は図１に示した実施形態の導体構成４と類似する構造である。
詳細には、再度各場合において導体構成４１および４２は、蒸着コーティングによって塗布されたガラスのガラス層９を有し、これは開口部の下に設けられたコンタクト−コネクション領域と電気的に接触するスルー・コンタクトのための導電性材料が存在する開口部を有する。それら部分に関してバイアと接触する導体構造体を有する層６は、各場合において導体構成４１および４２のガラス層９上に配置されている。図１に示した実施形態においても同様に、ガラス層９上の導体構造体はさらなる最終的な蒸着コーティングガラス層１３で被覆され、ここでは構成要素の接続用のバイア１５が存在している。
図３Ａ〜３Ｇは断面図を用いて、本発明の方法の一実施形態に従って本発明の構成要素の製造に関連する工程を示している。
図３Ａは第１の処理工程後の基板１を示し、特に適した相互接続のような導体構造体６１〜６４を含んだ層６が高周波導体構成が塗布される側の上に形成されている。これらの導体構造体は、例えば、図３Ａには示していない基板の電子部品のコンタクト場所であってよいか、あるいはそのようなコンタクト場所に接続されてよい。
次に、さらなる処理工程では、ガラス層が堆積され、このガラス層は表面の下のコンタクト−コネクション領域７１〜７４の上に開口部を有する。この目的のために、まず図３Ｂの下部に示すように、さらなる工程では対応するコンタクト−コネクション領域７１〜７４を被覆する構造体２１を有する構造化された中間層が塗布される。これは適したフォトレジスト・コーティングのフォトリソグラフィ構造化によって実現されるのが好ましい。しかし、代替的には、構造体２１を形成するために、例えば、表面の印刷などの別の方法を用いることも可能である。
次に、図３Ｃに示すように、ガラス層９が蒸着コーティングによって塗布され、このガラス層は中間層の構造体２１によって被覆されるコンタクト−コネクション領域７１〜７４と、ベースの表面を囲繞する領域の両方を被覆する。このコンテクストでは、ガラス層９の厚さは構造化された中間層の厚さより薄いことが好ましい。次に、中間層の構造体２１を被覆しているか、あるいは構造化された中間層上に位置するガラス層９の領域９０がガラス層によって持ち上げられた状態で、この中間層が除去される。
図３Ｄはこの工程後の基板を示しており、したがってここでは下の表面のコンタクト−コネクション領域７１〜７４上に開口部８を備えたガラス層９を有している。次に、図３Ｅに示すように、開口部８が、例えば、導電性材料１９によって充填され得る。次に、図３Ｆに示すように、導体構造体１１１、１１２、１１３および受動構成要素２３を含む層１１がガラス層９に塗布され得る。構成要素２３は、例えば、コンデンサ、抵抗器、コイル、バリスタ、ＰＴＣ、ＮＴＣ、またはフィルタ素子を含んでよい。特に、コンデンサおよびコイルは、相互の上に設けられ、かつ蒸着コーティングガラス層を介して相互に絶縁された個々の層の導体構造体によって実現されてもよい。一例として、個々の層１１の個々の層６の導体構造体およびその上に位置する、個々の層１１のさらなる導体構造体をこの目的に用いることができる。
例えば、さらなる凹状に構造化された中間層の塗布および導電性材料の堆積によって導体構造体を塗布することができ、導体構造体１１１、１１２、１１３が開口部８内の導電性材料１９と接触するので、それぞれ関連するコンタクト−コネクション領域７１〜７４との電気的接続または電気的接触も形成される。
導体構造体は、例えば、異なる材料を用いた複数の工程において実行される導体構造体の塗布によって、異なる導電性材料または半導体材料を含む構造体を有してもよい。これによって、さらなる機能性を導体構成に組み込むことも可能となり、例えばこれによって半導体−金属コンタクトまたは熱電コンタクトが形成される。
図３Ｅに示した導電性材料１９を用いたガラス層９を貫通するバイアの形成および図３Ｆに示した導体構造体の塗布は、１回の工程で実行されてもよい。一例として、導体構造体１９は電気めっきで形成され得るので、最初に堆積される材料はコンタクト−コネクション領域７１〜７４を始点として、開口部８を充填し、次にガラス層９の表面上で成長を続けて、その材料はそこで導体構造体を形成し、また意図される場合、受動構成要素２３を形成してよい。蒸着コーティングまたはスパッタリングによって導体構造体１１１、１１２、１１３を形成することも可能であり、この場合コンタクト−コネクション領域７１〜７４および開口部８の縁部を被覆することも可能であるので、対応する導体構造体はコンタクト−コネクション領域７１〜７４と電気的に接触する。
次に、中間層上に堆積された導電性材料がまた持ち上げられ、かつガラス層９の表面を含む意図される導体構造体および任意の塗布された構成要素が適所に残された状態で、中間層が再度除去され得る。
続いて、導体構成のさらなる層を形成するために、例えばガラスＧ０１８−１８９などの本発明によるガラス材料を用いて基板の上に蒸着コーティングすることにより、コンタクト−コネクション領域上に開口部を有する構造化ガラス層を堆積させる図３Ｂ〜３Ｆに示した工程と導体構造体を塗布する工程を繰り返すことができる。この場合、後の段階で塗布される導体構造体は先の段階で塗布された導体構造体のコンタクト−コネクション領域に接触され得る。
この目的のために、図３Ｆ〜３Ｇに示すように、再度、構造体２１を有する中間層が被覆された基板１の表面の対象とするコンタクト−コネクション領域７５、７６に塗布され、該コンタクト−コネクション領域は便宜的には塗布された導体構造体またはバイアの上にも位置する。次に、該ガラス層９１内の開口部を通るバイアを有するさらなる絶縁ガラス層９１が、コンタクト−コネクション領域７５、７６上に形成され、この形成は図３Ｃ〜３Ｅに関して記載した処理工程と同様に実行される。
図４Ａ〜４Ｅは図３Ｂ〜図３Ｅに関して示した本発明の方法の処理工程の一変形例を示している。本発明の方法のこの変形例は導電性材料に基づいており、それぞれのコンタクト−コネクション領域に隣接する領域に対して突出し、かつ中間層の構造体によって被覆され、蒸着コーティングによってガラス層を塗布する前にコンタクト−コネクション領域に塗布される。次に、この導電性材料がバイアを形成する。
詳細には、図４Ａに関して示すように、まず図３Ａのように準備された基板１を始点として、導電層２５が形成され、次にフォトリソグラフィで構造化可能な中間層２７が形成される。
図４Ｂは中間層２７のフォトリソグラフィ構造化後の基板を示している。この層は意図されるコンタクト−コネクション領域７１〜７４を被覆する構造体２１が適所に残るように構造化されている。次に、図４Ｃに示すように、導電層２５がコンタクト−コネクション領域７１〜７４を囲繞している被覆されていない領域から除去される。これは例えば、エッチングなどの当該技術では標準的な方法で実行され得る。したがって、コンタクト−コネクション領域７１〜７４は、それぞれのコンタクト−コネクション領域と隣接する領域に対して隆起しているか、あるいは突出し、かつ各場合において中間層２７の構造体２１によって被覆された導電性材料によって被覆される。
次に、図４Ｄに示すように、絶縁ガラス層９が本発明によるガラス材料の蒸着を用いて蒸着コーティングによって塗布され、ガラス層９の厚さは隆起した導電性材料１９の厚さにほぼ相当するように選択されるのが好ましい。最終的に、中間層の構造体２１は、例えば、適した溶剤を用いて除去され、この工程では構造体２１を被覆するガラス層９の領域９０が持ち上げられる。その結果、それぞれのコンタクト−コネクション領域上に開口部を含み、かつ該開口部に設けられる導電性材料の形態でバイアを含んだガラス層を有する基板が得られる。この処理状態を図４Ｅに示す。導電性材料１９の厚さに匹敵するガラス層９の厚さを適切に選択した結果、導電性材料の表面およびガラス層９の表面はほぼ同じ高さになるので、結果として平坦な表面が得られる。次に、図３Ｆ〜３Ｇに関して説明したように、この工程が継続されてよく、この場合、図４Ａ〜４Ｅに関して説明したのと同じ方法あるいは同様の方法で、バイアを用いて、図３Ｇの第２のガラス層９１および任意のさらなるガラス層を製造することができる。
本発明の方法の有利な改善によれば、構成要素１０はまだウェハに接合されたままで、基板を被覆することによって形成される。この点で、図５〜７は被覆されたウェハ２の種々の実施形態を示しており、構成要素はウェハから個々の基板１を分離することによって得られる。
図５は本発明の一実施形態を示しており、ここでは半導体ウェハ２はひと続きのガラスおよび相互接続層を備えている。この目的に使用されるウェハ材料は、シリコンであることが好ましく、これはこの材料が蒸着コーティングガラスの熱膨張係数と非常によくマッチする熱膨張係数を有していることによる。まだウェハに接合されている間に一旦基板が被覆され、かつ一旦図５に示した処理状態が形成されると、高周波用途に適した導体構造体を有する構成要素１０を最終的に得るために、個々の基板１が、意図される分離軸線２９に沿って分割されることによって分離される。
第１の側３上で、ウェハ２は接続場所３５に接続された個々の能動半導体領域３３を有する。
本発明のこの実施形態では、導体構成４はウェハ２の第２の側５上、あるいはウェハ２の基板１の第２の側５上に設けられ、この第２の側は能動半導体領域３３を有する第１の側とは反対側に存在する。
わかりやすくするために導体構成４が簡略化した形態で示されており、特に、導体構造体はすべて参照番号１００で示されている。導体構成４の個々の層は有利には図３Ａ〜３Ｇおよび／または図４Ａ〜４Ｅに関して説明したように形成されてよい。特に、図５に示した導体構成４も多層形態で形成され、したがってこの目的のために構造化ガラス層を堆積させ、かつ導体構造体１００を塗布する工程が相応して多数回にわたって実行され、かつ後の段階で塗布される導体構造体１００が、先の段階で塗布された導体構造体１００のコンタクト−コネクション領域に接触される。
さらに、接続場所３５に電気的に接続される基板１を貫通するバイア３７が、ウェハ２内に導かれる。このバイアは好適には、第２の側５からエッチ・ストップとして同時に機能する好適な金属性の接続場所３５までピットをウェハにエッチングすることによって形成されてよい。次に、受動層３９がエッチ・ピットの壁上に形成され、このエッチ・ピットは導電性材料４３で充填される。側３上で被覆されていない、バイア３７の導電性材料４３は、導体構成４の導体構造体１００のためにコンタクト−コネクション領域として働く。
さらに、バイアを有する第２の側５の表面の領域は、導体構成４の導体構造体１００のいくつかのためにコンタクト−コネクション領域として使用される。したがって、これら導体構造体１００が予め堆積されたガラス層９を塗布する間にコンタクト−コネクション領域と接触される場合、したがって、この導体構造体も基板１の第１の側上の接続場所３５に電気的に接続される。このようにして、導体構成を介して能動半導体領域３３を提供することおよび能動半導体領域からの電気信号を導体構成４の導体構造体１００に放出することが可能となる。
ウェハからの分離により次に得られる構成要素を封止かつ保護するために、図５に示した実施形態も側３上に蒸着コーティングガラスおよび可塑性カバー３１の付加的な封止層１４を備えている。
図６は本発明のさらなる実施形態を示し、同様にウェハに接合されている基板が導体構成４で被覆されている。本発明のこの実施形態は図５に示した実施形態と類似している。図６に示した実施形態では、個々の基板１に割当てられた能動半導体領域３３を有する半導体ウェハ２も使用されている。図５に示した実施形態のように、導体構成４の第１のガラス層９に導体構造体１００を塗布する間に、能動半導体領域３３の接続場所３５が導体構造体１００に接続される。
しかし、図５に示した実施形態とは異なり、導体構成４のガラス層９、９１、９２、９３、および１３は、基板１の第１の側３上に蒸着コーティングによって塗布され、この上には能動半導体領域３３も設けられている。導体構成４の低部のガラス層９内のバイア１５はコンタクト場所３５に直接塗布され、したがってコンタクト場所３５は第１のガラス層９上の対応する導体構造体１００に対する基板１のコンタクト−コネクション領域を形成する。
一例として図５および６に示すように、被覆されたウェハ２の分離によって得られる構成要素１０は、例えば、１０ＧＨｚを超える周波数、特に、約４０ＧＨｚ以上の範囲の周波数用の高周波伝送／受信モジュールとして設計されてよい。
図７は本発明のウェハにまだ接合された状態の高周波導体構成４を備えた基板１のさらに別の実施形態を示している。この場合、ガラス層９、９１、９２、９３、１３および導体構造体１００を含んだ導体構成４は、基板１が同様にバイア３７を有するウェハに塗布されている。基板１および導体構成４を有する構成要素１０はウェハから分離された後、構成要素１０の外部コンタクト場所に接続され得るさらなる構成要素用の高周波再配線基板として働く。この目的のため、表面実装技術を用いてさらなる構成要素を設けかつ接続できるように、外部コンタクト場所は、例えば、溶着ビード１７を備えている。この場合、基板１は能動構成要素を有していない。したがって、基板ウェハ２はガラスまたは可塑物などの絶縁材料から製造されてもよい。ウェハまたは基板１の構成要素１０の材料として使用されるのに特に適したガラスはＢＯｒＯｆｌＯａｔ（登録商標）３３ガラスであり、これは好適な蒸着コーティングガラスの熱膨張係数に実質的に一致する熱膨張係数を有している。
ＲＦ特性の特徴を示すために、図８は測定した試験用構造体の厚さを含む概略的な層構成を示す。図９および１０は開放および埋め込み共平面導波路の実現された構造体を示している。下に示した散乱パラメータＳ１２、Ｓ２１、Ｓ１１およびＳ２２の測定値はこれら構造体に基づいて実現された。図１２〜２３に示す選択された測定用の試験片の記号は、図１１に示した表に記載している。
図１２〜１４は散乱パラメータＳ１１およびＳ２２、Ｓ１２およびＳ２１の大きさ、およびアルミニウムの相互接続間の絶縁体としてガラス８３２９を用いた開放共平面導波路の散乱パラメータＳ１２およびＳ２１の位相プロファイルを示す。散乱パラメータＳ１２およびＳ２１は伝送減衰とも呼ばれ、散乱パラメータＳ１１およびＳ２２は反射減衰と呼ばれる。
図１２はこの試験片において−２０ｄＢ〜−４０ｄＢから最大で５０ＧＨｚの範囲では、信号の反射Ｓ１１およびＳ２２が著しく低いことを明白に示している。さらに、図１３に示した測定値からは、最大で５０ＧＨｚの範囲では散乱パラメータＳ１２およびＳ２１の減衰の値は−２ｄＢより小さく低いことが明らかである。それぞれの周波数における電気信号の伝送に対する値を表している散乱パラメータＳ１２およびＳ２１は、最大で５０ＧＨｚの範囲を示す。散乱パラメータＳ２１の線形位相のプロファイルは、最大で５０ＧＨｚの範囲では分散が非常に低いということである。
図１２〜１４に関して示した測定値はまた、以下のさらなる試験片で実行された測定によって検証され得る：
図１５〜１７はガラス８３２９を用いた埋め込み共平面導波路の測定値を示す。
図１８〜２０はガラス８３２９を用いた開放共平面導波路の測定値を示す。
図２１〜２３はガラスＧ０１８−１８９を用いた埋め込み共平面導波路の測定値を示す。
上記測定値から、ＲＦガラスＧ０１８−１８９を用いたときに散乱パラメータＳ１２およびＳ２１の減衰がより低い方に向かうことが明らかとなった。
１ 基板
２ 半導体ウェハ
３ １の第１側
４、４１、４２ 導体構成
５ １の第２側
６ １の上の導電構造物を有する層
６１〜６４ ６の導体構造体
７１〜７４ コンタクト−コネクション領域
８ コンタクト−コネクション領域７１〜７４の９の開口部
９、９１〜９３ 蒸着コーディングガラス層
１０ 構成要素
１１ 導体構造物を有する層
１００、１１１、１１２、１１３ 導体構造体
１３ 最終的な蒸着コーディングガラス層
１４ 蒸着コーディングガラスの封止層
１５ バイア
１７ 溶着ビード
１９ 導電性材料
２１ 中間層のレジスト構造体
２３ 受動電気構成要素
２５ 導電層
２７ フォトリソグラフィで構造化可能な中間層
２９ 分離軸線
３１ 可塑性カバー
３３ 能動半導体領域
３５ ３３の接続場所
３７ １を貫通するバイア
３９ 受動層
４３ ３７の導電性充填物
７５、７６ コンタクト−コネクション領域
９０ レジスト構造体上の蒸着コーティングガラス層の領域

Claims (56)

  1. １ＧＨｚを超える少なくともある周波数範囲において７０×１０−４以下の損失係数ｔａｎδを有し、塗布層（９、９１、９２、９３、１３）として特に０．０５μｍ〜５ｍｍの範囲、好適には０．０５μｍ〜１ｍｍの範囲の層厚を有する、高周波基板または高周波導体構成用の絶縁層を形成するガラス材料であって、重量百分率で以下の組成を有する：
    ＳｉＯ２ ７１±５、
    Ｂ２Ｏ３ ２６±５、
    Ａｌ２Ｏ３ １±０．２、
    Ｋ２Ｏ １±０．２、
    Ｌｉ２Ｏ ０．５±０．２、
    Ｎａ２Ｏ ０．５±０．２。
  2. ガラス材料を含み、かつ１ＧＨｚを超える少なくともある周波数範囲において７０×１０−４以下の損失係数ｔａｎδを有し、特に０．０５μｍ〜５ｍｍの範囲、好適に０．０５μｍ〜１ｍｍの範囲の層厚を有する高周波基板または高周波導体構成用の絶縁層（９、９１、９２、９３、１３）。
  3. 約４０ＧＨｚの範囲の周波数において５０×１０−４以下の損失係数ｔａｎδを有する請求項１に記載の絶縁層（９、９１、９２、９３、１３）。
  4. ４０ＧＨｚの周波数において３０×１０−４以下の損失係数ｔａｎδを有する請求項１乃至３の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  5. 蒸着されたガラス材料の堆積によって形成される請求項１乃至４の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  6. 電子ビーム蒸着法によって蒸着されたガラス材料の堆積によって形成される請求項１乃至５の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  7. １３００℃より低い動作点において形成される請求項１乃至６の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  8. １ＧＨｚを超える少なくともある周波数範囲において５以下の相対誘電率εＲを有する請求項１乃至７の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  9. ４０ＧＨｚの周波数において、５以下の相対誘電率εＲ、特に５より小さい相対誘電率εＲを有する請求項１乃至８の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  10. ２０℃〜３００℃の温度範囲において２．９×１０−６／Ｋ〜３．５×１０−６／Ｋの範囲でα２０〜３００の熱膨張係数を有する請求項１乃至９の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  11. ２０℃〜３００℃の温度範囲において熱膨張係数α２０〜３００＝（３．２±０．２）×１０−６／Ｋを有する請求項１乃至１０の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  12. 絶縁層が基板材料の熱膨張係数とは２０℃〜３００℃の温度範囲において１×１０−６／Ｋ未満だけ異なる熱膨張係数を有する、基板材料に塗布される請求項１乃至１１の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  13. 耐酸性クラス２までの耐酸性を有する請求項１乃至１２の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  14. 耐アルカリ性クラス３までの耐アルカリ性を有する請求項１乃至１３の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）。
  15. 重量百分率で以下の組成を有するガラス材料から形成される請求項１乃至１４の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）：
    ＳｉＯ２ ４０〜９０、
    Ｂ２Ｏ３ １０〜４０、
    Ａｌ２Ｏ３ ０〜５、
    Ｋ２Ｏ ０〜５、
    Ｌｉ２Ｏ ０〜３、
    Ｎａ２Ｏ ０〜３。
  16. 重量百分率で以下の組成を有するガラス材料から形成される請求項１乃至１５の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）：
    ＳｉＯ２ ６０〜９０、
    Ｂ２Ｏ３ １０５〜３０５、
    Ａｌ２Ｏ３ ０〜３、
    Ｋ２Ｏ ０〜３、
    Ｌｉ２Ｏ ０〜２、
    Ｎａ２Ｏ ０〜２。
  17. 重量百分率で以下の組成を有するガラス材料から形成される請求項１乃至１６の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）：
    ＳｉＯ２ ７１±５、
    Ｂ２Ｏ３ ２６±５、
    Ａｌ２Ｏ３ １±０．２、
    Ｋ２Ｏ １±０．２、
    Ｌｉ２Ｏ ０．５±０．２、
    Ｎａ２Ｏ ０．５±０．２。
  18. 重量百分率で以下の組成を有するガラス材料から形成される請求項１乃至１７の何れか１項に記載の絶縁層（９、９１、９２、９３、１３）：
    ＳｉＯ２ ８４±５、
    Ｂ２Ｏ３ １１±５、
    Ａｌ２Ｏ３ ０．５±０．２、
    Ｋ２Ｏ ０．３±０．２、
    Ｌｉ２Ｏ ０．３±０．２、
    Ｎａ２Ｏ ２±０．２。
  19. 高周波導体構成（４、４１、４２）を有する構成要素（１０）を形成する方法であって、
    特に請求項１に記載のガラス材料を用いて、少なくとも１つの開口部（８）を有する、特に請求項１乃至１８の何れか１項に記載の構造化されたガラス層（９、９１、９２、９３、１３）を基板（１）上のコンタクト−コネクション領域（７１〜７４）の上に堆積させる工程と、
    前記コンタクト−コネクション領域（７１〜７４）と電気的に接触する、少なくとも１つの導体構造体（１００、１１１、１１２、１１３）を前記ガラス層（９、９１、９２、９３）に塗布する工程とから構成される方法。
  20. 前記ガラス層がガラス材料の蒸着によって堆積される請求項１９に記載の方法。
  21. 前記少なくとも１つの導体構造体と接触する少なくとも１つの受動電気構成要素が、前記ガラス層（９、９１、９２、９３）に塗布される請求項１９または２０に記載の方法。
  22. 先の段階で塗布された導体構造体のコンタクト−コネクション領域に後の段階で塗布される導体構造体を接触させた状態で、構造化されたガラス層を堆積させる前記工程と、少なくとも１つの導体構造体（１１１、１１２、１１３）を塗布する前記工程が多数回にわたって実行される請求項１９乃至２１の何れか１項に記載の方法。
  23. 少なくとも１つの開口部（８）を有する構造化されたガラス層（９、９１、９２、９３、１３）を蒸着コーティングによってコンタクト−コネクション領域（７１〜７４）の上に堆積させる前記工程が、
    前記コンタクト−コネクション領域を被覆する構造化された中間層（２１）を塗布する工程と、
    蒸着コーティングによって前記基板および該基板上に存在する前記中間層（２１）にガラス層（９、９１、９２、９３、１３）を塗布する工程であり、該ガラス層（９、９１、９２、９３、１３）の厚さは前記構造化された中間層（２１）の厚さより薄いことが好ましい工程と、
    前記構造化された中間層（２１）上に位置する前記ガラス層（９、９１、９２、９３、１３）のそれら領域（９０）がガラス層によって持ち上げられた状態で、前記構造化された中間層（２１）を除去する工程とから構成される請求項１９乃至２２の何れか１項に記載の方法。
  24. 蒸着コーティングによって前記ガラス層を塗布する前に、前記コンタクト−コネクション領域に隣接する領域に対して突出する導電性材料（１９）が、前記少なくとも１つのコンタクト−コネクション領域（７１〜７４）に塗布され、且つこの材料（１９）が前記構造化された中間層（２１）によって被覆される請求項２３に記載の方法。
  25. 前記構造化された中間層（２１）が印刷またはフォトリソグラフィ構造化によって形成される請求項２３又は２４に記載の方法。
  26. 導体構造体の塗布が、少なくとも凹状に構造化された中間層を塗布する工程および導電性材料を堆積させる工程を含んだ請求項１９乃至２５の何れか１項に記載の方法。
  27. 構造化されたガラス層（９、９１、９２、９３、１３）を堆積させる工程の前に、少なくとも１つの導体構造体、特に相互接続が前記基板に塗布される請求項１９乃至２６の何れか１項に記載の方法。
  28. 請求項１乃至１７の何れか１項に記載のガラス材料を用いて最終ガラス層（１３）を堆積し、かつ該最終ガラス層（１３）に少なくとも１つのバイア（１５）を形成する工程
    を含む請求項１９乃至２７の何れか１項に記載の方法。
  29. 前記基板（１）が能動半導体領域（３３）を有する半導体基板を含み、前記少なくとも１つの導体構造体（１００、１１１、１１２、１１３）が、それが塗布されている間に、前記能動半導体領域（３３）の接続場所（３、５）に接続される請求項１９乃至２８の何れか１項に記載の方法。
  30. 前記少なくとも１つの導体構造体（１００、１１１、１１２、１１３）が、それが塗布されている間に前記基板（１）を通るバイア（３７）に接続される請求項１９乃至２９の
    何れか１項に記載の方法。
  31. 蒸着コーティングによって前記ガラス層（９、９１、９２、９３、１３）を塗布する間に、前記基板（１）が５０℃〜２００℃、好適には８０℃〜１２０℃に保たれる請求項１９乃至３０の何れか１項に記載の方法。
  32. 前記ガラス層（９、９１、９２、９３）が、１分当たり少なくとも０．１μｍの層厚の堆積速度の蒸着コーティングによって塗布される請求項１９乃至３１の何れか１項に記載の方法。
  33. 前記ガラス層（９、９１、９２、９３、１３）内の前記少なくとも１つの開口部（８）が導電性材料（１９）で充填される請求項１９乃至３２の何れか１項に記載の方法。
  34. 前記基板（１）がまだ前記ウェハに接合されている間に被覆される請求項１９乃至３３の何れか１項に記載の方法。
  35. 蒸着コーティングによるガラス層（９、９１、９２、９３、１３）の塗布がプラズマ・イオン支援堆積法（ＰＩＡＤ）によって行われる請求項１９乃至３４の何れか１項に記載の方法。
  36. 特に請求項１９乃至３５の何れか１項に記載の方法を用いて形成される、高周波導体構成（４、４１、４２）を有する構成要素（１０）であって、
    少なくとも１つのコンタクト−コネクション領域（７１〜７４）を有する基板（１）と、
    前記基板（１）の少なくとも一方の側（３、５）上にあって、バイアを有する少なくとも１つの開口部（８）を備えたガラス層であり、該ガラス層は特に請求項１乃至１７の何れか１項に記載のガラス材料の蒸着によって堆積され、かつ該バイアは前記コンタクト−コネクション領域（７１〜７４）と電気的に接触するガラス層と、
    前記バイアと接触する、前記ガラス層（９、９１、９２、９３）上の少なくとも１つの導体構造体（１００、１１１、１１２、１１３）とを備えた構成要素（１０）。
  37. 前記少なくとも１つの導体構造体（１００、１１１、１１２、１１３）に接続された少なくとも１つの受動電気構成要素（２３）を前記ガラス層（９、９１、９２、９３、１３）上に含む請求項３６に記載の構成要素。
  38. 蒸着コーティングによって塗布され、かつ各々該ガラス層に塗布された導体構造体（１００、１１１、１１２、１１３）を含む少なくとも２つのガラス層（９、９１、９２、９３、１３）を有する多層導体構成（４、４１、４２）を備え、第１のガラス層上の導体構造体がバイア（１５）を介して第２のガラス層上の導体構造体と電気的に接触する請求項３６及び３７の何れか１項に記載の構成要素。
  39. 前記基板（１）が、前記基板（１）の第１の側（３）上に、前記導体構造体に接続された少なくとも１つの能動半導体領域（３３）を有する半導体基板を含む請求項３６乃至３８の何れか１項に記載の構成要素。
  40. １ＧＨｚを超える少なくともある周波数範囲において７０×１０−４以下の損失係数ｔａｎδを有し、塗布層（９、９１、９２、９３、１３）として特に０．０５μｍ〜５ｍｍの範囲、好適には０．０５μｍ〜１ｍｍの範囲の層厚を有する、高周波基板または高周波導体構成用の絶縁層を形成するガラス材料の使用。
  41. 前記材料が、特に０．０５μｍ〜５ｍｍの範囲の層厚を有する塗布層（９、９１、９２、９３、１３）として、約４０ＧＨｚの範囲の周波数において５０×１０−４以下の損失係数ｔａｎδを有する請求項２に記載のガラス材料の使用。
  42. 前記材料が、特に０．０５μｍ〜５ｍｍの範囲の層厚を有する塗布層（９、９１、９２、９３、１３）として、４０ＧＨｚの周波数において３０×１０−４以下の損失係数ｔａｎδを有する請求項４０及び４１の何れか１項に記載のガラス材料の使用。
  43. 層（９、９１、９２、９３、１３）を堆積させるために、前記ガラス材料を蒸着することのできる請求項４０乃至４２の何れか１項に記載のガラス材料の使用。
  44. 電子ビーム蒸着法によって前記ガラス材料を蒸着することのできる請求項４０乃至４３の何れか１項に記載のガラス材料の使用。
  45. 前記ガラス材料が１３００℃より低い動作点を有する請求項４０乃至４４の何れか１項に記載のガラス材料の使用。
  46. 前記ガラス材料が、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、１ＧＨｚを超える少なくともある周波数範囲において５以下の相対誘電率εＲを有する請求項４０乃至４５の何れか１項に記載のガラス材料の使用。
  47. 前記ガラス材料が、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、４０ＧＨｚの周波数において、５以下の相対誘電率εＲ、特に５より小さい相対誘電率εＲを有する請求項４０乃至４６の何れか１項に記載のガラス材料の使用。
  48. 前記ガラス材料が、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、２０℃〜３００℃の温度範囲において２．９×１０−６／Ｋ〜３．５×１０−６／Ｋの範囲でα２０〜３００の熱膨張係数を有する請求項４０乃至４７の何れか１項に記載のガラス材料の使用。
  49. 前記ガラス材料が、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、２０℃〜３００℃の温度範囲において熱膨張係数α２０〜３００＝（３．２±０．２）×１０−６／Ｋを有する請求項４０乃至４８の何れか１項に記載のガラス材料の使用。
  50. 前記ガラス材料が、塗布層として特に０．０５μｍ〜５ｍｍの範囲の層厚を有する、基板材料の熱膨張係数とは２０℃〜３００℃の温度範囲において１×１０−６／Ｋ未満だけ異なる熱膨張係数を有する請求項４０乃至４９の何れか１項に記載のガラス材料の使用。
  51. 前記ガラス材料が、塗布層として、耐酸性クラス２までの耐酸性を有する請求項４０乃至５０の何れか１項に記載のガラス材料の使用。
  52. 前記ガラス材料が、塗布層として、耐アルカリ性クラス３までの耐アルカリ性を有する請求項４０乃至５１の何れか１項に記載のガラス材料の使用。
  53. 重量百分率で以下の組成を有する請求項４０乃至５２の何れか１項に記載のガラス材料の使用：
    ＳｉＯ２ ４０〜９０、
    Ｂ２Ｏ３ １０〜４０、
    Ａｌ２Ｏ３ ０〜５、
    Ｋ２Ｏ ０〜５、
    Ｌｉ２Ｏ ０〜３、
    Ｎａ２Ｏ ０〜３。
  54. 重量百分率で以下の組成を有する請求項４０乃至５３の何れか１項に記載のガラス材料の使用：
    ＳｉＯ２ ６０〜９０、
    Ｂ２Ｏ３ １０５〜３０５、
    Ａｌ２Ｏ３ ０〜３、
    Ｋ２Ｏ ０〜３、
    Ｌｉ２Ｏ ０〜２、
    Ｎａ２Ｏ ０〜２。
  55. 重量百分率で以下の組成を有する請求項４０乃至５４の何れか１項に記載のガラス材料の使用：
    ＳｉＯ２ ７１±５、
    Ｂ２Ｏ３ ２６±５、
    Ａｌ２Ｏ３ １±０．２、
    Ｋ２Ｏ １±０．２、
    Ｌｉ２Ｏ ０．５±０．２、
    Ｎａ２Ｏ ０．５±０．２。
  56. 重量百分率で以下の組成を有する請求項４０乃至５５の何れか１項に記載のガラス材料の使用：
    ＳｉＯ２ ８４±５、
    Ｂ２Ｏ３ １１±５、
    Ａｌ２Ｏ３ ０．５±０．２、
    Ｋ２Ｏ ０．３±０．２、
    Ｌｉ２Ｏ ０．３±０．２、
    Ｎａ２Ｏ ２±０．２。
JP2010086382A 2002-05-23 2010-04-02 高周波用途のためのガラス材料 Pending JP2010153927A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
PCT/EP2003/003907 WO2003088347A2 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004508402A Division JP5027992B2 (ja) 2002-05-23 2003-05-23 高周波用途のためのガラス材料

Publications (1)

Publication Number Publication Date
JP2010153927A true JP2010153927A (ja) 2010-07-08

Family

ID=31983847

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004508402A Expired - Lifetime JP5027992B2 (ja) 2002-05-23 2003-05-23 高周波用途のためのガラス材料
JP2004508410A Withdrawn JP2005535108A (ja) 2002-05-23 2003-05-23 高周波用途に適した導体構成を有する構成要素を製造する方法
JP2010086382A Pending JP2010153927A (ja) 2002-05-23 2010-04-02 高周波用途のためのガラス材料

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2004508402A Expired - Lifetime JP5027992B2 (ja) 2002-05-23 2003-05-23 高周波用途のためのガラス材料
JP2004508410A Withdrawn JP2005535108A (ja) 2002-05-23 2003-05-23 高周波用途に適した導体構成を有する構成要素を製造する方法

Country Status (6)

Country Link
US (1) US8273671B2 (ja)
EP (1) EP1506578A2 (ja)
JP (3) JP5027992B2 (ja)
CN (1) CN1656612A (ja)
AU (1) AU2003247287A1 (ja)
WO (1) WO2003100846A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111303A (ja) * 2014-12-10 2016-06-20 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786002B2 (en) 2002-05-23 2010-08-31 Schott Ag Method for producing a component comprising a conductor structure that is suitable for use at high frequencies
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US20040061232A1 (en) 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
DE102007016659B8 (de) * 2007-04-04 2015-12-03 Tricumed Medizintechnik Gmbh Infusionspumpe, Kanalplatte für eine Infusionspumpe und Verfahren zu ihrer Herstellung
DE102008034372B4 (de) * 2008-07-23 2013-04-18 Msg Lithoglas Ag Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
DE102008044938B4 (de) 2008-08-29 2013-10-10 Schott Ag Verfahren zur Terminierung von lichtleitenden Faserbündeln sowie Hülse mit einem Faserbündel
DE102008037613A1 (de) * 2008-11-28 2010-06-02 Schott Solar Ag Verfahren zur Herstellung eines Metallkontakts
EP2659987A1 (en) * 2009-03-26 2013-11-06 Norwegian University of Science and Technology (NTNU) Acoustic backing layer for use in an ultrasound transducer
DE102009002662B4 (de) 2009-04-27 2022-11-24 Ifm Electronic Gmbh Kapazitiver Drucksensor als Kombinationssensor zur Erfassung weiterer Messgrößen
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
KR20140143214A (ko) * 2012-03-30 2014-12-15 엠에스지 리토글라스 게엠베하 반도체 장치 및 유리질 층의 제조 방법
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
JP6832630B2 (ja) * 2016-03-28 2021-02-24 富士通インターコネクトテクノロジーズ株式会社 配線基板の製造方法
CN116282904A (zh) 2016-09-13 2023-06-23 Ａｇｃ株式会社 高频器件用玻璃基板和高频器件用电路基板
RU2701611C1 (ru) * 2017-11-07 2019-09-30 Ферро Корпорэйшн Композиции диэлектрика с низкой к для применений при высоких частотах
DE102018112069A1 (de) * 2018-05-18 2019-11-21 Schott Ag Verwendung eines Flachglases in elektronischen Bauteilen
CN109206015B (zh) * 2018-10-08 2022-03-11 浙江矽瓷科技有限公司 一种低温、低电压阳极键合基板材料及其制备方法
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
DE102020133756A1 (de) 2020-12-16 2022-06-23 Infineon Technologies Ag Hochfrequenzvorrichtungen mit dämpfenden dielektrischen Materialien

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120699B2 (ja) * 1971-08-27 1976-06-26
JPS53106464A (en) * 1977-02-28 1978-09-16 Sharp Kk Multilayer circuit board
JPS58212940A (ja) * 1982-04-16 1983-12-10 トムソン−セ−エスエフ マイクロ波回路用基板およびその製造方法
JPS6046034A (ja) * 1983-08-08 1985-03-12 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法
JPS613431A (ja) * 1984-06-15 1986-01-09 Nec Corp 多層配線を有する半導体装置およびその製造方法
JPS61151038A (ja) * 1984-12-24 1986-07-09 Toshiba Glass Co Ltd 半導体被覆用タ−ゲツトガラス
JPS63175431A (ja) * 1986-12-22 1988-07-19 エイ・ティ・アンド・ティ・コーポレーション ホウケイ酸ガラスを有する半導体装置の製造方法
JPH03257040A (ja) * 1989-10-19 1991-11-15 E I Du Pont De Nemours & Co 結晶化可能な低誘電率低誘電体損組成物
JPH04320356A (ja) * 1991-04-19 1992-11-11 Fujitsu Ltd 薄膜回路基板の製造方法
JPH0669653A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd 多層回路基板及びその製造方法
JPH06112710A (ja) * 1992-09-25 1994-04-22 Sumitomo Metal Ind Ltd 高周波回路基板
JPH07118060A (ja) * 1993-08-24 1995-05-09 Nippon Electric Glass Co Ltd 高誘電率ガラスセラミック
JPH08217577A (ja) * 1995-02-13 1996-08-27 Mitsubishi Materials Corp 窒化アルミニウム基板及びその製造方法
JPH09142876A (ja) * 1995-09-22 1997-06-03 Murata Mfg Co Ltd 高周波用低誘電率ガラス組成物
JPH11511719A (ja) * 1995-01-27 1999-10-12 サーノフ コーポレイション 低誘電損失ガラス
JP2002009106A (ja) * 2000-06-21 2002-01-11 Nippon Telegr & Teleph Corp <Ntt> 素子実装基板および素子実装方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2965519A (en) 1958-11-06 1960-12-20 Bell Telephone Labor Inc Method of making improved contacts to semiconductors
US3543394A (en) * 1967-05-24 1970-12-01 Sheldon L Matlow Method for depositing thin films in controlled patterns
US3417393A (en) 1967-10-18 1968-12-17 Texas Instruments Inc Integrated circuit modular radar antenna
DE1934217C3 (de) * 1969-07-05 1974-05-22 Leybold-Heraeus Gmbh & Co Kg, 5000 Koeln Glas für die Herstellung dünner Schichten durch Aufdampfen im Hochvakuum
US4035276A (en) * 1976-04-29 1977-07-12 Ibm Corporation Making coplanar layers of thin films
US4564997A (en) 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
US4492717A (en) 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
US4508815A (en) 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
JPH0238775A (ja) 1988-07-27 1990-02-08 Hitachi Metals Ltd 圧電体駆動回路
JPH0636472B2 (ja) 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
JPH0637251A (ja) 1992-07-14 1994-02-10 Rohm Co Ltd 半導体装置
DE4236264C1 (ja) * 1992-10-27 1993-09-02 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 80636 Muenchen, De
US5597767A (en) 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article
DE19638380B4 (de) 1995-09-22 2004-11-04 Murata Manufacturing Co., Ltd., Nagaokakyo Verwendung einer Glasmasse mit einer niedrigen Dielektrizitätskonstante für Hochfrequenzstromkreise
US5696466A (en) * 1995-12-08 1997-12-09 The Whitaker Corporation Heterolithic microwave integrated impedance matching circuitry and method of manufacture
US5822856A (en) 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP3405545B2 (ja) 1996-10-31 2003-05-12 サーノフ コーポレイション 集積された電子回路
JP3935558B2 (ja) 1997-06-04 2007-06-27 大日本印刷株式会社 パターン形成方法
EP0915513A1 (en) * 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
JP3827846B2 (ja) 1997-12-11 2006-09-27 大日本印刷株式会社 配線基板の製造方法と配線基板
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
DE19846691C1 (de) 1998-10-09 1999-11-25 Daimler Chrysler Ag Verfahren zur Mikrostrukturierung von Gläsern
KR100318684B1 (ko) * 1999-12-18 2001-12-28 윤종용 반도체 메모리 장치의 캐패시터 제조 방법
JP3680684B2 (ja) 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
US6262464B1 (en) 2000-06-19 2001-07-17 International Business Machines Corporation Encapsulated MEMS brand-pass filter for integrated circuits
US6329702B1 (en) * 2000-07-06 2001-12-11 Tyco Electronics Corporation High frequency carrier
DE10042653A1 (de) 2000-08-31 2002-03-28 Bosch Gmbh Robert Keramische Mehrlagenschaltung
US6444517B1 (en) * 2002-01-23 2002-09-03 Taiwan Semiconductor Manufacturing Company High Q inductor with Cu damascene via/trench etching simultaneous module

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120699B2 (ja) * 1971-08-27 1976-06-26
JPS53106464A (en) * 1977-02-28 1978-09-16 Sharp Kk Multilayer circuit board
JPS58212940A (ja) * 1982-04-16 1983-12-10 トムソン−セ−エスエフ マイクロ波回路用基板およびその製造方法
JPS6046034A (ja) * 1983-08-08 1985-03-12 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法
JPS613431A (ja) * 1984-06-15 1986-01-09 Nec Corp 多層配線を有する半導体装置およびその製造方法
JPS61151038A (ja) * 1984-12-24 1986-07-09 Toshiba Glass Co Ltd 半導体被覆用タ−ゲツトガラス
JPS63175431A (ja) * 1986-12-22 1988-07-19 エイ・ティ・アンド・ティ・コーポレーション ホウケイ酸ガラスを有する半導体装置の製造方法
JPH03257040A (ja) * 1989-10-19 1991-11-15 E I Du Pont De Nemours & Co 結晶化可能な低誘電率低誘電体損組成物
JPH04320356A (ja) * 1991-04-19 1992-11-11 Fujitsu Ltd 薄膜回路基板の製造方法
JPH0669653A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd 多層回路基板及びその製造方法
JPH06112710A (ja) * 1992-09-25 1994-04-22 Sumitomo Metal Ind Ltd 高周波回路基板
JPH07118060A (ja) * 1993-08-24 1995-05-09 Nippon Electric Glass Co Ltd 高誘電率ガラスセラミック
JPH11511719A (ja) * 1995-01-27 1999-10-12 サーノフ コーポレイション 低誘電損失ガラス
JPH08217577A (ja) * 1995-02-13 1996-08-27 Mitsubishi Materials Corp 窒化アルミニウム基板及びその製造方法
JPH09142876A (ja) * 1995-09-22 1997-06-03 Murata Mfg Co Ltd 高周波用低誘電率ガラス組成物
JP2002009106A (ja) * 2000-06-21 2002-01-11 Nippon Telegr & Teleph Corp <Ntt> 素子実装基板および素子実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111303A (ja) * 2014-12-10 2016-06-20 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003100846A2 (de) 2003-12-04
JP2006513558A (ja) 2006-04-20
JP2005535108A (ja) 2005-11-17
AU2003247287A1 (en) 2003-12-12
EP1506578A2 (de) 2005-02-16
JP5027992B2 (ja) 2012-09-19
AU2003247287A8 (en) 2003-12-12
US20070166520A1 (en) 2007-07-19
WO2003100846A3 (de) 2004-03-18
CN1656612A (zh) 2005-08-17
US8273671B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
JP2010153927A (ja) 高周波用途のためのガラス材料
US7825029B2 (en) Method for the production of structured layers on substrates
KR102518025B1 (ko) 접지면을 갖는 고효율 컴팩트형 슬롯 안테나
KR102642603B1 (ko) 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합
JP2002261189A (ja) 高周波用回路チップ及びその製造方法
CA2484794A1 (en) Glass material for use at high frequencies
JPH09124358A (ja) 低温焼成磁器組成物
US8529780B2 (en) Ceramic substrate material, method for the production and use thereof, and antenna or antenna array
KR100735396B1 (ko) 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법
US20110175487A1 (en) Method for producing a dielectric layer in an electroacoustic component, and electroacoustic component
JPH0447978B2 (ja)
KR20050019082A (ko) 고주파수에서 사용을 위한 유리물질
CA3177603C (en) Broadband induction
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
KR20050024283A (ko) 고주파수에서 사용하기에 적합한 도전체 구조를 포함하는부품 생산 방법
US20060024901A1 (en) Method for fabricating a high-frequency and high-power semiconductor module
KR100868386B1 (ko) 기판의 패턴화 코팅 방법 및 상기 방법에 의해 생성된 코팅 기판
JP2001332441A (ja) 単板コンデンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140428