JP2016111303A - 配線基板、半導体装置及び半導体装置の製造方法 - Google Patents
配線基板、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016111303A JP2016111303A JP2014250171A JP2014250171A JP2016111303A JP 2016111303 A JP2016111303 A JP 2016111303A JP 2014250171 A JP2014250171 A JP 2014250171A JP 2014250171 A JP2014250171 A JP 2014250171A JP 2016111303 A JP2016111303 A JP 2016111303A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- support
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
図6A及び図6Bは、実施例に係る半導体装置の製造方法を説明するための図である。
次に、得られた配線基板11Aに半導体チップ29を搭載した。半導体チップ29は、Cuポストの先端にSn−3.5Agはんだ層を形成した突起電極を有しているものを用いた。また、半導体チップ29の線膨張係数は、約3ppm/℃であった。配線基板11には予めアンダーフィル30を供給しておいた。半導体チップ29の突起電極と配線基板11Aの接続端子28との位置合わせを行った後、半導体チップ29を配線基板11に圧着させ、加熱した。この後、半導体チップ29を含む配線基板11Aの上面を、トランスファーモールド法により、モールド樹脂31を用いて封止した。そして、配線基板11の支持体12側より、直線的に往復させながら支持体全体に1064nmのYAGレーザーを照射し、支持体12を配線基板11より取り除いた。さらに、積層体101及び接着剤層13に粘着テープを貼り付けた後に当該粘着テープをピールすることにより、接着剤層13を配線基板11より除去した。次に、積層体101にSn−3wt%Ag−0.5wt%Cuはんだボールを搭載し、外部接続端子32を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、図1に示される半導体装置1を得た。
11、11A・・・配線基板
101、101a・・・積層体
102、102a・・・積層体
12・・・支持体
13・・・接着層
14・・・第1樹脂層
15・・・接続パッド
16・・・シード層
17・・・レジスト
18・・・配線パターン
19・・・第2樹脂層
20・・・ガラス層
21、21a・・・第3樹脂層
22・・・ビア
23・・・シード層
24・・・めっき層
25・・・配線パターン
26、26a・・・第4樹脂層
27・・・接続パッド
28・・・接続端子
29・・・半導体チップ
30・・・アンダーフィル
31・・・モールド樹脂
32・・・接続端子
33・・・ダイシングテープ
34・・・接続端子
51・・・レーザー光
Claims (15)
- 配線基板であって、
透明性を有する支持体と、
前記支持体上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、
前記接着剤層上に設けられる第1積層体であって、2層以上の樹脂層と、前記樹脂層の層間に設けられる1層以上の第1配線パターンとを有する第1積層体と、
前記第1積層体上に設けられるガラス層と、
前記ガラス層上に設けられる第2積層体であって、2層以上の樹脂層と、前記樹脂層の層間に設けられる1層以上の第2配線パターンとを有する第2積層体とを備える、配線基板。 - 前記支持体の線膨張係数は、−1ppm/℃以上10ppm/℃以下である、請求項1に記載の配線基板。
- 前記支持体は、ガラス基板である、請求項1又は2に記載の配線基板。
- 前記支持体の主面の最大高さ粗さは、0.01μm以上5μm以下である、請求項1〜3のいずれか1項に記載の配線基板。
- 前記ガラス層がビアを有し、
前記第1配線パターンと前記第2配線パターンとが前記ガラス層内の前記ビアを介して導通していることを特徴とする、請求項1〜4のいずれか1項に記載の配線基板。 - 前記第2積層体上に半導体チップを搭載した、請求項1〜5のいずれか1項に記載の配線基板。
- 前記ガラス層の厚みが、0.05mm以上1mm以下である、請求項1〜6のいずれか1項に記載の配線基板。
- 前記接着剤層は、
前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む剥離層と、
前記剥離層上に設けられ、前記光から前記第1積層体を保護する保護層とを有する、請求項1〜7のいずれか1項に記載の配線基板。 - 請求項1〜8のいずれか1項に記載の配線基板を用いて製造される半導体装置であって、
前記第1積層体と、
前記第1積層体上に設けられるガラス層と、
前記ガラス層上に設けられる前記第2積層体と、
表面に突起電極が設けられており、前記突起電極を介して前記第2積層体の前記第2配線パターンに接続される半導体チップとを備える、半導体装置。 - 前記第2配線パターンと前記半導体チップとは、はんだを含む接続端子を介して互いに接続されている、請求項9に記載の半導体装置。
- 請求項1〜8のいずれか1項に記載の配線基板を用いた半導体装置の製造方法であって、
前記配線基板の前記第2積層体上に半導体チップを搭載すると共に、前記第2配線パターンに前記半導体チップを接合する工程と、
前記支持体を通して前記接着剤層に光を照射することによって、前記支持体を前記第1積層体から剥離する工程とを備える、半導体装置の製造方法。 - 前記光は、レーザー光である、請求項11に記載の半導体装置の製造方法。
- 前記第2配線パターンに接合された前記半導体チップを封止樹脂で覆う工程を更に備える、請求項11又は12に半導体装置の製造方法。
- 前記支持体を前記第1積層体から剥離する工程の後に、前記第1積層体から前記接着剤層を除去する工程を更に備える、請求項11〜13のいずれか1項に記載の半導体装置の製造方法。
- 前記支持体を前記第1積層体から剥離する工程の後に、前記第1積層体に外部接続端子を設ける工程と、
前記第1積層体と前記ガラス層と前記第2積層体とを切断して個片化する工程とを更に備える、請求項11〜14のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250171A JP6447075B2 (ja) | 2014-12-10 | 2014-12-10 | 配線基板、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250171A JP6447075B2 (ja) | 2014-12-10 | 2014-12-10 | 配線基板、半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016111303A true JP2016111303A (ja) | 2016-06-20 |
JP6447075B2 JP6447075B2 (ja) | 2019-01-09 |
Family
ID=56124850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014250171A Active JP6447075B2 (ja) | 2014-12-10 | 2014-12-10 | 配線基板、半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6447075B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502059B1 (ja) * | 1969-04-02 | 1975-01-23 | ||
JP2007096260A (ja) * | 2005-08-29 | 2007-04-12 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JP2007150171A (ja) * | 2005-11-30 | 2007-06-14 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
JP2012069919A (ja) * | 2010-08-25 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2013042052A (ja) * | 2011-08-19 | 2013-02-28 | Nec Corp | 半導体装置の製造方法 |
JP2013062314A (ja) * | 2011-09-12 | 2013-04-04 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
-
2014
- 2014-12-10 JP JP2014250171A patent/JP6447075B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502059B1 (ja) * | 1969-04-02 | 1975-01-23 | ||
JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
JP2007096260A (ja) * | 2005-08-29 | 2007-04-12 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JP2007150171A (ja) * | 2005-11-30 | 2007-06-14 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
JP2012069919A (ja) * | 2010-08-25 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2012069734A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2013042052A (ja) * | 2011-08-19 | 2013-02-28 | Nec Corp | 半導体装置の製造方法 |
JP2013062314A (ja) * | 2011-09-12 | 2013-04-04 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
Also Published As
Publication number | Publication date |
---|---|
JP6447075B2 (ja) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735099B2 (en) | Wiring substrate, semiconductor device and method for manufacturing semiconductor device | |
JP5948795B2 (ja) | 半導体装置の製造方法 | |
JP2013004881A (ja) | インターポーザ及びその製造方法と半導体装置 | |
WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP6455197B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2011029602A (ja) | 半導体装置及びその製造方法 | |
KR20100109524A (ko) | 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
JP6497149B2 (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
JP5436837B2 (ja) | 半導体装置内蔵基板の製造方法 | |
JP2009016378A (ja) | 多層配線板及び多層配線板製造方法 | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP6963174B2 (ja) | プリント基板、光源装置および半導体装置、ならびにそれらの製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
JP2008211254A (ja) | 部品内蔵多層回路基板 | |
JP6593136B2 (ja) | 配線基板積層体、半導体装置、及び半導体装置の製造方法 | |
JP6930073B2 (ja) | 配線基板積層体 | |
JP2018018933A (ja) | デボンディング装置 | |
JP2017022213A (ja) | プリント配線基板 | |
JP4161909B2 (ja) | 半導体装置の製造方法 | |
JP5214550B2 (ja) | 電力半導体装置の製造方法 | |
JP2016134496A (ja) | 平板プレス装置及び基板の製造方法 | |
JP6990029B2 (ja) | 電子機器および電子機器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6447075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |