KR20100109524A - 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치 - Google Patents

플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20100109524A
KR20100109524A KR1020100029144A KR20100029144A KR20100109524A KR 20100109524 A KR20100109524 A KR 20100109524A KR 1020100029144 A KR1020100029144 A KR 1020100029144A KR 20100029144 A KR20100029144 A KR 20100029144A KR 20100109524 A KR20100109524 A KR 20100109524A
Authority
KR
South Korea
Prior art keywords
adhesive layer
insulating adhesive
flexible printed
wiring board
printed wiring
Prior art date
Application number
KR1020100029144A
Other languages
English (en)
Inventor
카츠히코 하야시
타츠오 카타오카
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20100109524A publication Critical patent/KR20100109524A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

단순한 구조로 비교적 저가로 제조할 수 있고, 반도체 칩으로부터 방출된 열을 효율적으로 방열할 수 있는 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치를 제공한다.
절연 기재(11)와, 이 절연 기재(11)의 일면에 마련된 도전체층으로 이루어지는 배선 패턴(12)을 구비하고, 상기 배선 패턴(12)은 반도체 칩 탑재용의 이너 리드(21)와, 입출력 배선 접속용의 아우터 리드(22, 23)를 가지고, 당해 배선 패턴(12)상에 절연성 접착층(14)을 개재하여 금속층(15)이 접착되어 있다.

Description

플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치{Flexible Printed Wiring Board and Semiconductor Device Employing the Same}
본 발명은 방열성(放熱性)을 가지는 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치에 관한 것이다.
FPC(Flexible Printed Circuit)나, 디바이스 홀을 가지는 TCP(Tape Carrier Package)용 및 디바이스 홀을 가지지 않는 COF(Chip On Film)용 필름 캐리어 테이프 등의 프린트 배선 기판은, 예를 들어 액정 TV나 유기 EL TV 등에 사용되며 구동용 드라이버 IC 칩 등이 탑재되는데, IC 칩의 발열이 문제가 되고 있다.
또한, 프린트 배선 기판의 배선 패턴의 미세 피치화에 수반하여 도체선폭이 가늘어지고 얇아지고 있기 때문에, 배선 패턴으로부터의 방열 효율도 나빠지는 경향이 있어, 고온이 된 실장 부품으로부터 방출된 열을 얼마나 효율적으로 방열 가능한 구조로 할 수 있는 지가 프린트 배선 기판에 요구되는 과제가 되고 있다.
그래서, 프린트 배선 기판의 뒷면에 방열 수단을 가지는 구조가 제안되고 있다(특허 문헌 1 등 참조). 그렇지만, 뒷면에 금속판 등의 방열 수단을 붙인 경우에는 기재의 투명성을 잃기 때문에 이너 리드에 실장 부품을 실장할 때의 본딩 공정에 있어서 패턴의 위치 정렬이 곤란해지고, 또한 본딩 툴의 열이 뒷면의 방열 수단으로부터 방열되기 때문에 본딩 온도를 높게 하지 않으면 안 된다는 문제가 있다.
또한, 베이스 기재에 개구를 마련하고 개구를 덮는 방열판을 마련하여 방열판상에 IC 칩을 탑재하는 구조가 제안되어 있다(특허 문헌 2 참조). 그렇지만, 2 메탈 기재를 사용한 프로세스가 되어, 노광, 현상, 에칭 등의 공정이 늘어나고, 또한 방열판을 마련할 스페이스가 필요하여 배선 면적이 커지는 등의 문제가 있다.
또한, 배선층상에 동박용 접착제를 개재하여 동박을 형성하는 구조가 개시되어 있다(특허 문헌 3 참조). 그렇지만, 이 경우, 반도체 칩은 디바이스 홀이 마련된 폴리이미드 테이프의 뒷면 쪽에 실장되어 있으므로 배선 패턴의 열은 충분히 방열될지도 모르지만, 반도체 칩의 열은 충분히 방열되지 않는다는 문제가 있다.
[특허 문헌 1] 일본 특허 공개 제2001-284748호 공보 [특허 문헌 2] 일본 특허 공개 평7-235737호 공보 [특허 문헌 3] 일본 특허 공개 제2007-258197호 공보
본 발명은 상술한 사정에 착안하여, 단순한 구조로 비교적 저가로 제조할 수 있고, 반도체 칩으로부터 방출된 열을 효율적으로 방열할 수 있는 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 제1의 형태는, 절연 기재와, 이 절연 기재의 일면에 마련된 도전체층으로 이루어지는 배선 패턴을 구비하고, 상기 배선 패턴은 반도체 칩 탑재용의 이너 리드와, 입출력 배선 접속용의 아우터 리드를 가지고, 당해 배선 패턴상에 절연성 접착층을 개재하여 금속층이 접착되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제1의 형태에서는, 배선 패턴상에 절연성 접착층을 개재하여 금속층이 접착되어 있는 간단한 구조에 의해, 배선 패턴이나 실장된 반도체 칩으로부터 방출된 열을 금속층으로부터 효율적으로 방열할 수 있다.
본 발명의 제2의 형태는, 제1의 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 절연성 접착층은 상기 이너 리드와 상기 아우터 리드를 제외한 영역을 덮고 있고, 상기 금속층은 이너 리드에 탑재되는 반도체 칩에 근접하게 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제2의 형태에서는, 이너 리드상에 실장된 반도체 칩과 금속층이 근접하여 마련되어 있으므로, 반도체 칩으로부터 방출된 복사열이 금속층을 개재하여 효율적으로 방열된다.
본 발명의 제3의 형태는, 제2의 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 금속층의 이너 리드 측의 단부는 상기 절연성 접착층의 단부보다 후퇴하여 상기 절연성 접착층의 단부가 상기 금속층의 단부보다 상기 이너 리드 측으로 돌출되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제3의 형태에서는, 절연성 접착층이 이너 리드 측으로 돌출되어 반도체 칩이 탑재되었을 때에 이너 리드의 노출부가 절연성 접착층에 의해 덮이게 되어 내구성이 보다 향상된다.
본 발명의 제4의 형태는, 제1의 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 절연성 접착층은 상기 이너 리드와 그 사이의 영역을 덮고, 상기 아우터 리드를 제외한 영역을 덮고 있고, 상기 금속층은 상기 이너 리드 및 그 사이의 영역을 제외한 영역에 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제4의 형태에서는, 절연성 접착층으로 덮인 이너 리드상에 반도체 칩을 탑재할 수 있고, 이너 리드 사이의 절연성 접착층은 반도체 칩의 언더필(underfill)을 대신하게 된다.
본 발명의 제5의 형태는, 제2 내지 제4 중 어느 한 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 금속층의 상기 아우터 리드 측의 단부는 상기 절연성 접착층의 단부보다 후퇴되어 있고, 상기 절연성 접착층의 단부가 상기 금속층의 단부보다 돌출되어 상기 아우터 리드의 접속 단자부의 일부를 덮고 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제5의 형태에서는, 아우터 리드상에 ACF 등을 개재하여 입출력 측의 부재가 접속될 때에 ACF가 절연성 접착층의 단부에 겹쳐지게 되어 노출되는 아우터 리드가 없어져, 보다 내구성이 향상된다.
본 발명의 제6의 형태는, 제1 내지 제5 중 어느 한 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 절연성 접착층이 NCF 또는 NCP로 이루어지는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제6의 형태에서는, NCF 또는 NCP로 이루어지는 절연성 접착제에 의해, 배선 패턴과 금속층과의 절연 및 접착을 확실하게 행할 수 있다.
본 발명의 제7의 형태는, 제1 내지 제6 중 어느 한 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 절연성 접착층이 반경화의 열 경화성 수지를 포함하는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제7의 형태에서는, 열 경화성 수지로 이루어지는 절연성 접착제를 이용함으로써, 열 가소성 수지를 이용한 경우와 비교하여 반도체 칩 실장 후의 열에 대한 안정성이 높고, 신뢰성이 높다.
본 발명의 제8의 형태는, 제1 내지 제7 중 어느 한 형태에 기재된 플렉서블 프린트 배선 기판에 있어서, 상기 배선 패턴상에는 솔더 레지스트층이 없는 것을 특징으로 하는 플렉서블 프린트 배선 기판이다.
이와 같은 제8의 형태에서는, 솔더 레지스트층을 없애어 절연성 접착층이 솔더 레지스트층의 기능을 겸하므로, 저비용을 실현할 수 있다.
본 발명의 제9의 형태는, 제1 내지 제8 중 어느 한 형태에 기재된 플렉서블 프린트 배선 기판의 상기 이너 리드에 반도체 칩이 탑재되고 상기 아우터 리드에는 입출력 측의 부재가 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
이와 같은 제9의 형태에서는, 이너 리드에 탑재된 반도체 칩으로부터 방출된 열이 금속층으로부터 효율적으로 방열되고, 안정된 동작이 실현된다.
도 1은 본 발명의 실시 형태 1에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도이다.
도 2는 본 발명의 실시 형태 1에 따른 플렉서블 프린트 배선 기판을 이용한 반도체 장치의 개략 단면도이다.
도 3은 본 발명의 실시 형태 2에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도이다.
도 4는 본 발명의 실시 형태 2에 따른 플렉서블 프린트 배선 기판을 이용한 반도체 장치의 개략 단면도이다.
도 5는 본 발명의 실시 형태 3에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도이다.
도 6은 본 발명의 실시 형태 3에 따른 플렉서블 프린트 배선 기판을 이용한 반도체 장치의 개략 단면도이다.
도 7은 본 발명의 실시 형태 4에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도이다.
도 8은 본 발명의 실시 형태 4에 따른 플렉서블 프린트 배선 기판을 이용한 반도체 장치의 개략 단면도이다.
이하, 본 발명의 실시 형태에 따른 플렉서블 프린트 배선 기판 및 플렉서블 프린트 배선 기판을 이용한 반도체 장치의 일 예를 실시 형태를 참조하면서 설명한다.
(실시 형태 1)
도 1에는 실시 형태 1에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도를, 도 2에는 플렉서블 프린트 배선 기판에 반도체 칩 등을 탑재한 반도체 장치의 개략 단면도를 나타낸다.
도 1에 나타내는 바와 같이, 본 실시 형태의 플렉서블 프린트 배선 기판(10)은, 플렉서블한 절연 기재(11)와, 절연 기재(11)의 일면에 마련된 도전체층을 패터닝한 배선 패턴(12)을 구비하는 필름 캐리어 테이프이며, 폭방향 양측에 이송용의 스프로킷 홀(13)을 일정 간격으로 가지는 것이고, 배선 패턴(12)상에는 절연성 접착층(14)을 개재하여 금속층(15)이 마련된 것이다.
여기서, 절연 기재(11)로서는, 가요성을 가짐과 함께 내(耐)약품성 및 내열성을 가지는 재료를 이용할 수 있다. 이와 같은 절연 기재(11)의 재료로서는 폴리에스테르, 폴리아미드, 폴리이미드 등을 들 수 있고, 특히 비페닐 골격을 가지는 전방향족(全芳香族) 폴리이미드(예를 들어, 상품명: 유피렉스, 우베흥산(주))가 바람직하다. 한편, 절연 기재(11)의 두께는 일반적으로는 25 ~ 125㎛이다.
배선 패턴(12)은, 절연 기재(11)에 형성된 스프로킷 홀(13) 등이 형성된 일면에, 일반적으로는 동이나 알루미늄으로 이루어지는 도전체박 등의 도전체층을 패터닝한 베이스층과 이 위에 필요에 따라 적어도 부분적으로 마련된 도금층을 구비하지만, 도 1 및 이하의 설명에서는 도금층은 생략한다.
이와 같은 배선 패턴(12)이 되는 도전체층은 절연 기재(11)상에 직접 적층해도 되고, 접착제층을 개재하여 열 압착 등에 의해 형성해도 된다. 한편, 절연 기재(11)상에 도전체박을 마련하지 않고, 도전체박에 예를 들어 폴리이미드 전구체를 도포하고 소성하여 폴리이미드 필름으로 이루어지는 절연 기재(11)로 할 수도 있다. 한편, 배선 패턴(12)의 두께는 일반적으로는 5 ~ 20㎛이다.
또한, 절연 기재(11)상에 마련된 도전체층으로 이루어지는 배선 패턴(12)은, 일반적으로는 포토리소그래피법에 의해 패터닝된다. 즉, 포토레지스트를 도포한 후, 포토레지스트층을 포토마스크를 개재하여 노광·현상하고, 도전체층을 에칭액으로 화학적으로 용해(에칭 처리)하여 제거하고, 또한 포토레지스트층을 알칼리액 등으로 용해 제거함으로써 도전체박을 패터닝하여 배선 패턴(12)으로 한다. 또한, 배선 패턴(12)은, 후술하는 바와 같이, 반도체 칩을 탑재하기 위하여 이너 리드(21)와, 기판 등의 입력용 부재가 접속되는 입력 측 아우터 리드(22)와, LCD 패널 등의 출력 측 부재가 접속되는 출력 측 아우터 리드(23)를 구비한다.
절연성 접착층(14)은, 절연성을 가지는 접착제로 이루어지는 것이면 특별히 한정되지 않으나, 예를 들어 NCF(Non Conductive Film)나 NCP(Non Conductive Paste)를 이용할 수 있다. NCF나 NCP는 높은 접착강도, 유연성, 할로겐 프리, 낮은 휨 특성 등을 가지는 것이며, 솔더 레지스트층의 대체품으로서 적합한 특성을 가지는 것이다.
여기서, 절연성 접착층(14)은 배선 패턴(12)으로부터 방출되는 열을 금속층(15)을 개재하여 방열하기 위해서는 열 전도성을 가지는 것이 바람직하지만, 이하에 설명하는 바와 같이, 기본적으로는 반도체 칩으로부터 방출된 복사열을 금속층(15)을 개재하여 방열하도록 하고 있으므로, 열 전도성이 반드시 필요하지는 않다.
또한, 절연성 접착층(14)은, 예를 들어 NCF나 NCP로 형성한 경우에도 열 가소성 수지나 열 경화성 수지가 함유되는데, 반도체 칩의 실장 후의 열 안정성을 고려하면 열 경화성 수지를 함유하는 것을 이용하는 것이 바람직하다. 한편, 절연성 접착층(14)이 열 경화성 수지를 함유하는 경우, 반도체 칩을 실장할 때까지의 필름 캐리어 테이프의 상태에서는 반경화 상태로 하고, 반도체 칩을 실장한 후 열 경화시키는 것이 바람직하다.
예를 들어, 절연성 접착층(14)을 반도체 칩의 언더필제로서도 이용할 경우, 반도체 칩 실장 시의 가열 압착 공정에서 연화 용융되어 반도체 칩 아래의 배선부나 반도체 칩의 주위에 충분히 흘러들어가기 위한 특성을 고려하면 열 가소성 수지인 것이 바람직하지만, 열 경화형의 NCF 등이어도 예를 들어 80℃ 정도의 가열에 의해 반경화 상태에서 라미네이트하여 플렉서블 프린트 배선 기판으로 해 두면, 반도체 칩을 실장할 때에 예를 들어 18O℃에서 10초 이상의 열 압착을 행하면 열 가소성 수지와 마찬가지로 충전되고, 또한 그 후 예를 들어 170℃×3시간 정도의 포스트 경화를 행하면 완전히 경화되어 언더필제로서 최적인 특성을 가지는 것이 되며, 그 후 다시 열을 가해도 연화되지 않아, 안정된 것이 되어 바람직하다.
금속층(15)은, 예를 들어 동, 철, 알루미늄, 아연, 주석, 마그네슘, 티타늄, 황동, 인청동 등의 열 전도성이 양호한 금속판으로 이루어지는 것이고, 절연성 접착층(14)을 개재하여 배선 패턴(12)상에 접착된 것이며, 동박, 알루미늄박 등을 이용하는 것이 바람직하다. 또한, 동박이나 알루미늄박을 이용할 경우, 보호층으로서 주석 도금층 등을 표면에 마련하는 것이 바람직하다.
본 실시 형태에서는, 절연성 접착층(14) 및 금속층(15)이 같은 형상으로 패터닝되어 있고, 이너 리드(21), 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)를 제외한 배선 패턴(12)을 덮도록 구성되어 있다. 한편, 본 실시 형태에서는 종래의 필름 캐리어 테이프에서 이용되고 있는 솔더 레지스트층을 마련하지 않고, 솔더 레지스트층 대신에 절연성 접착층(14)을 마련하여 이 위에 금속층(15)을 접착한 것이다.
상술한 플렉서블 프린트 배선 기판(10)은 기본적으로는 종래와 같은 프로세스로 제조할 수 있으며, 절연성 접착층(14) 및 금속층(15)은 배선 패턴(12)을 형성한 후 동일한 포토리소그래피 프로세스로 형성해도 되고, 혹은 소정 형상의 절연성 접착층(14) 및 금속층(15)의 적층체를 배선 패턴(12) 위에 접착하도록 마련해도 된다. 한편, 소정 형상의 절연성 접착층(14) 및 금속층(15)의 적층체는 타발과 금속층의 에칭에 의해 형성할 수 있다.
이와 같은 플렉서블 프린트 배선 기판(10)은 솔더 레지스트층을 마련하지 않고 NCF로 이루어지는 절연성 접착층(14)을 개재하여 금속층(15)을 접착한 것이기 때문에 간단한 구조로 양호한 방열성을 발휘하는 것이지만, 솔더 레지스트층이 없는 만큼 얇게 할 수 있어 절곡성도 양호한 것이다. 또한, 절연성 접착층(14)으로서 열 경화성 NCF를 이용해도, 금속층(15)을 접착하고 있으므로, NCF의 수축 응력에 의한 전체의 휨을 방지할 수 있다.
한편, 금속층(15)에 더하여, 절연 기재(11)의 뒷면 쪽에 방열 효과를 가지는 금속층을 마련한 구조로 해도 좋음은 말할 필요도 없다.
이와 같은 플렉서블 프린트 배선 기판(10)에 반도체 칩 등을 실장한 반도체 장치의 일 예를 도 2에 나타낸다.
이 반도체 장치(1)는 플렉서블 프린트 배선 기판(10)에, 이너 리드(21)에 반도체 칩(31)을 실장함과 함께 입력 측 아우터 리드(22)에 입력 측 부재인 기판(32), 출력 측 아우터 리드(23)에 출력 측 부재인 LCD 패널(33)을 접속하였다.
여기서, 이너 리드(21)와 반도체 칩(31)은 범프(34)를 개재하여 직접 접합되어 있고, 입력 측 아우터 리드(22)와 기판(32)은 ACF(Anisotropic Conductive Film)(35)를 개재하고, 또한 출력 측 아우터 리드(23)와 LCD 패널(33)도 ACF(36)를 개재하여 접속되어 있다.
이와 같이 플렉서블 프린트 배선 기판(10)을 이용한 반도체 장치(1)에서는, 반도체 칩(31)에 근접하여 금속층(15)이 마련되어 있으므로, 반도체 칩(31)이 방출하는 열은 배선 패턴(12) 및 절연성 접착층(14)을 개재하여 금속층(15)에 전도됨과 동시에 복사에 의해 금속층(15)에 전도되고, 금속층(15)으로부터 방열된다. 이 결과, 반도체 칩(31)의 안정된 동작이 확보된다.
(실시 형태 2)
도 3에는 실시 형태 2에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도를, 도 4에는 플렉서블 프린트 배선 기판에 반도체 칩 등을 탑재한 반도체 장치의 개략 단면도를 나타낸다.
도 3에 나타내는 바와 같이, 본 실시 형태의 플렉서블 프린트 배선 기판(10A)은, 절연성 접착층(14A) 및 금속층(15A)은 이너 리드(21), 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)를 제외한 배선 패턴(12)을 덮도록 구성되어 있지만, 이너 리드(21) 측의 절연성 접착층(14A)의 단부가 금속층(15A)의 단부보다 이너 리드(21) 측으로 돌출되어 있는 점이 실시 형태 1과 다르다. 한편, 다른 구성은 기본적으로는 실시 형태 1과 같으므로, 동일한 부호를 부여하여 중복된 설명은 생략한다.
여기서, 절연성 접착층(14A)의 이너 리드(21) 측의 단부는 후술하는 바와 같이, 이너 리드(21)에 반도체 칩(31)을 실장했을 때에 반도체 칩(31)의 단부와 겹쳐 이너 리드(21)의 노출부가 없어질 정도로 하는 것이 좋다. 이에 의해, 반도체 칩(31)을 실장한 후 이너 리드(21)의 노출부가 없어지므로, 실시 형태 1의 경우와 비교하여 내구성이 보다 향상된다.
이와 같은 플렉서블 프린트 배선 기판(10A)에 반도체 칩 등을 실장한 반도체 장치의 일 예를 도 4에 나타낸다.
이 반도체 장치(1A)는 플렉서블 프린트 배선 기판(10A)에, 이너 리드(21)에 반도체 칩(31)을 실장함과 함께, 입력 측 아우터 리드(22)에 입력 측 부재인 기판(32), 출력 측 아우터 리드(23)에 출력 측 부재인 LCD 패널(33)을 접속한 것이다.
여기서, 실장된 반도체 칩(31)의 단부는 절연성 접착층(14A)의 단부와 겹쳐져, 실장한 후 이너 리드(21)의 노출부가 없어지므로, 실시 형태 1의 경우와 비교하여 내구성이 보다 향상되는 효과를 발휘한다.
한편, 이와 같이 플렉서블 프린트 배선 기판(10A)을 이용한 반도체 장치(1A)에서는, 반도체 칩(31)에 근접하여 금속층(15A)이 마련되어 있으므로, 반도체 칩(31)이 방출하는 열은 배선 패턴(12) 및 절연성 접착층(14A)을 개재하여 금속층(15A)에 전도됨과 동시에 복사에 의해 금속층(15A)에 전도되고, 금속층(15A)으로부터 방열되어, 반도체 칩(31)의 안정된 동작이 확보되는 점은 실시 형태 1과 마찬가지이다.
(실시 형태 3)
도 5에는 실시 형태 3에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도를, 도 6에는 플렉서블 프린트 배선 기판에 반도체 칩 등을 탑재한 반도체 장치의 개략 단면도를 나타낸다.
도 5에 나타내는 바와 같이, 본 실시 형태의 플렉서블 프린트 배선 기판(10B)은, 절연성 접착층(14B) 및 금속층(15B)은 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)를 제외한 배선 패턴(12)을 덮도록 구성되어 있지만, 절연성 접착층(14B)이 이너 리드(21) 및 그 사이의 영역까지 덮도록 마련되어 있는 점이 실시 형태 1과는 다르다. 또한, 다른 구성은 기본적으로는 실시 형태 1과 같으므로, 동일한 부호를 부여하여 중복된 설명은 생략한다. 한편, 금속층(15B)은 실시 형태 1 및 2와 마찬가지로, 반도체 칩(31)의 실장 스페이스를 덮지 않게 마련되어 있다.
여기서, 반도체 칩(31)의 하측의 스페이스에 절연성 접착층(14B)이 충전된 상태가 되어, 언더필을 충전할 필요가 없는 효과를 발휘한다.
이와 같은 플렉서블 프린트 배선 기판(10B)에 반도체 칩 등을 실장한 반도체 장치의 일 예를 도 6에 나타낸다.
이 반도체 장치(1B)는 플렉서블 프린트 배선 기판(10B)에, 이너 리드(21)에 반도체 칩(31)을 실장함과 함께, 입력 측 아우터 리드(22)에 입력 측 부재인 기판(32), 출력 측 아우터 리드(23)에 출력 측 부재인 LCD 패널(33)을 접속한 것이다.
여기서, 실장된 반도체 칩(31)의 하측에는 절연성 접착층(14B)이 충전된 상태가 되어, 실장한 후, 이너 리드(21)의 노출부 및 반도체 칩(31)의 하측 공간이 없어지므로, 실시 형태 1 및 2의 경우와 비교하여 내구성이 보다 향상되는 효과를 발휘한다.
한편, 이와 같이 플렉서블 프린트 배선 기판(10B)을 이용한 반도체 장치(1B)에서는, 반도체 칩(31)에 근접하여 금속층(15B)이 마련되어 있으므로, 반도체 칩(31)이 방출하는 열은 배선 패턴(12) 및 절연성 접착층(14B)을 개재하여 금속층(15B)에 전도됨과 동시에 복사에 의해 금속층(15B)에 전도되고, 금속층(15B)으로부터 방열되어, 반도체 칩(31)의 안정된 동작이 확보되는 점은 실시 형태 1과 마찬가지이다.
(실시 형태 4)
도 7에는 실시 형태 4에 따른 플렉서블 프린트 배선 기판의 개략 평면도 및 단면도를, 도 8에는 플렉서블 프린트 배선 기판에 반도체 칩 등을 탑재한 반도체 장치의 개략 단면도를 나타낸다.
도 7에 나타내는 바와 같이, 본 실시 형태의 플렉서블 프린트 배선 기판(1OC)은, 절연성 접착층(14C) 및 금속층(15C)이 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)를 제외한 배선 패턴(12)을 덮도록 구성되어 있지만, 절연성 접착층(14C)이 이너 리드(21) 및 그 사이의 영역까지 덮도록 마련되어 있는 점이 실시 형태 1과 다르고, 또한 절연성 접착층(14C)의 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)의 단부가, 금속층(15C)보다 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23) 측으로 돌출되어 있다. 또한, 다른 구성은 기본적으로는 실시 형태 1과 같으므로, 동일한 부호를 부여하여 중복된 설명은 생략한다. 한편, 금속층(15C)은 실시 형태 1 내지 3과 마찬가지로 반도체 칩(31)의 실장 스페이스를 덮지 않게 마련되어 있다.
여기서, 본 실시 형태에서는, 절연성 접착층(14C)의 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23)의 단부가, 금속층(15C)보다 입력 측 아우터 리드(22) 및 출력 측 아우터 리드(23) 측으로 돌출되어 있으므로, 기판(32) 및 LCD 패널(33)을 접속하기 위한 ACF와 절연성 접착층(14C)의 단부가 겹쳐지고, 아우터 리드(22, 23)가 절연성 접착층(14C) 및 ACF(35, 36)에 의해 덮여 노출부가 없어지므로, 절곡 시 등의 노출부에서의 응력 집중에 의한 단선이 방지 가능하여 내구성이 향상된다.
이와 같은 플렉서블 프린트 회선 기판(10C)에 반도체 칩 등을 실장한 반도체 장치의 일 예를 도 8에 나타낸다.
이 반도체 장치(1C)는 플렉서블 프린트 배선 기판(1OC)에, 이너 리드(21)에 반도체 칩(31)을 실장함과 함께, 입력 측 아우터 리드(22)에 입력 측 부재인 기판(32), 출력 측 아우터 리드(23)에 출력 측 부재인 LCD 패널(33)을 접속한 것이다.
이 경우, 아우터 리드(22, 23)가 절연성 접착층(14C) 및 ACF(35, 36)에 의해 덮여 노출부가 없어지므로, 절곡 시 등의 노출부에서의 응력 집중에 의한 단선이 방지 가능하여 내구성이 향상되는 효과를 발휘한다.
또한, 실장된 반도체 칩(31)의 하측에는 절연성 접착층(14C)이 충전된 상태가 되어, 실장한 후 이너 리드(21)의 노출부 및 반도체 칩(31)의 하측 공간이 없어지므로, 실시 형태 1 및 2의 경우와 비교하여 내구성이 보다 향상되는 효과를 발휘하는 점은 실시 형태 3과 마찬가지이다.
한편, 이와 같이 플렉서블 프린트 회선 기판(10C)을 이용한 반도체 장치(1C)에서는, 반도체 칩(31)에 근접하여 금속층(15C)이 마련되어 있으므로, 반도체 칩(31)이 방출하는 열은 배선 패턴(12) 및 절연성 접착층(14C)을 개재하여 금속층(15C)에 전도됨과 동시에 복사에 의해 금속층(15C)에 전도되고, 금속층(15C)으로부터 방열되어, 반도체 칩(31)의 안정된 동작이 확보되는 점은 실시 형태 1과 마찬가지이다.
[실시예]
이하, 본 발명의 실시예를 나타내면서 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것들에 의해 한정되는 것은 아니다.
[실시예 1]
절연 기재로서의 두께 35㎛의 폴리이미드 필름(우베흥산사 제품, 상품명: 유피렉스)에 Ni-Cr 합금을 두께 250Å로 스퍼터링한 후, Cu층을 두께 20OO ~ 5000Å로 스퍼터링한 후, 또한 동 도금을 실시하여 두께 8㎛의 동 도금층을 형성하여 적층 기판으로 하였다. 이 적층 기판을 48㎜ 폭으로 슬릿한 후 금형을 이용한 펀칭에 의해, 필름 양단에 직경 약 2㎜각의 스프로킷 홀을 4.75㎜ 피치로 형성하여 이송 가이드로 하였다.
이어서, 이와 같은 적층체의 동 도금층의 표면에, 두께 4 ~ 5㎛의 액체 레지스트를 도포한 후 터널형 가열로를 통과시켜 건조 경화시켰다.
이어서, 레지스트를 소정 패턴의 배선 회로를 묘화한 포토마스크를 이용하여 자외선으로 노광하고, 알칼리 현상에 의해 포토레지스트 회로를 형성하였다. 그 후, 노출된 동면을 에칭액으로 에칭하고, 가성 소다로 레지스트를 박리하여 소정의 동 패턴을 형성하였다.
여기서, 동 패턴은, 출력 측 아우터 리드가 650개(60㎛ 피치)이고 아우터 리드의 평행한 단부의 길이를 3㎜로 하고, 입력 측 아우터 리드가 96개(394㎛ 피치)이고 평행한 단부의 길이를 2.5㎜로 하였다. 또한, 이너 리드부에 탑재되는 반도체 칩의 사이즈는 장변 측을 17㎜, 단변 측을 2㎜로 상정하고, 이너 리드의 피치는 최소 38㎛로 하였다. 또한, 인출부의 최소 피치는 30㎛로 하고, 1개의 COF 기판의 길이는 28.5㎜(6 퍼포레이션(perforation))로 하였다.
계속해서, 동 패턴상에 시판의 무전해 주석 도금액으로 두께 O.3㎛의 Sn 도금을 형성하여 배선 패턴을 완성하고, COF 기판으로 하였다.
이어서, 두께 50㎛의 NCF(나가세켐텍스사 제품 에폭시계 접착 시트: 품명 A0006FX-1OC)를 48㎜ 폭으로 두께 35㎛의 전해 동박의 조면(粗面) 측의 위에 탑재하고, 롤 온도 90℃, 롤 압 0.4MPa의 조건에서 0.3m/분의 속도로 라미네이트하여 NCF 부착 동박을 형성하였다. 계속해서, 이것을 17.5×2.5㎜의 펀치를 가지는 금형으로 타발하여 외형 4O㎜×23㎜이고 17.5×2.5㎜의 홀을 가지는 낱개의 NCF 부착 동박을 제작하였다.
이 낱개 NCF 부착 동박의 NCF면으로부터 PET제의 베이스 필름을 박리하고, 상술한 배선 패턴 위의 소정의 위치에 가(假)고정한 후, 라미네이터를 이용하여 상하 고무 롤 온도를 190℃, 롤 압 0.4MPa, 롤 속도 O.3m/분의 조건에서 열 압착하고, 그 후 175℃×3시간의 포스트 경화를 행하여, 반경화 상태의 NCF를 열 경화시켰다.
또한, 동박의 표면에 무전해 주석 도금액을 이용하여 O.1㎛ 두께의 무전해 도금층을 형성하여 표면을 보호하고, 실시 형태 1(도 1)과 같은 구성을 가지는 플렉서블 프린트 배선 기판을 제조하였다.
[실시예 2]
실시예 1과 마찬가지로 COF 기판을 제조하였다. 한편, 실시예 1과 같은 NCF를 40㎜×23㎜로 절단하고, 이것을 COP 기판상의 소정의 위치에 배치하고, 롤 온도 90℃, 롤 압 O.4MPa의 조건에서 O.3m/분의 속도로 라미네이트하여 NCF 부착 동박을 형성하였다.
계속해서, 35㎛ 두께의 전해 동박을 17.5×2.5㎜의 펀치를 가지는 금형으로 타발하여 외형 4O㎜×23㎜이고 17.5×2.5㎜의 홀을 가지는 동박의 낱개를 제작하였다.
이 동박의 낱개를 조면을 아래로 하여 PET제의 베이스 필름을 박리한 NCF 상의 소정의 위치에 가고정한 후, 75㎛ 두께의 PET 필름으로 표면을 보호한 후, 라미네이터를 이용하여 상하 고무 롤 온도를 190℃, 롤 압 O.4MPa, 롤 속도 0.3m/분의 조건에서 열 압착하여, NCF를 반경화 상태인 채 압착하였다.
또한, 동박의 표면에 무전해 주석 도금액을 이용하여 O.1㎛ 두께의 무전해 도금층을 형성하여 표면을 보호하고, 실시 형태 3(도 5)과 같은 구성을 가지는 플렉서블 프린트 배선 기판을 제조하였다.
이와 같은 플렉서블 프린트 배선 기판은, 반도체 칩의 탑재 영역의 이너 리드가 반경화 상태의 NCF에 덮여 있지만, 이 NCF는 점착성을 가지고 있기 때문에, 반도체 칩을 위치 정렬한 후, 반도체 칩의 범프와 COF 기판의 이너 리드를 이너 리드 본더로, 예를 들어 200℃×19.8초의 조건에서 열 압착함으로써, 범프가 NCF를 관통하여 이너 리드와 용이하게 접합할 수 있다. 한편, 그 후, 예를 들어 175℃×3시간 동안 포스트 경화함으로써, NCF는 완전히 경화되고 반도체 칩의 접속부는 언더필제로서 기능하는 경화된 NCF에 의해 보호된다.
[실시예 3]
실시예 1과 마찬가지로 COF 기판을 제조하였다. 한편, 실시예 1과 같은 NCF를 40㎜×24.5㎜로 절단하고, 이것을 COF 기판상의 소정의 위치에 배치하고, 롤 온도 90℃, 롤 압 O.4MPa의 조건에서 O.3m/분의 속도로 라미네이트하여 NCF 부착 동박을 형성하였다. 이때, 출력측 아우터 리드의 단부의 NCF로부터 노출된 폭이 1.4㎜, 입력 측 아우터 리드의 단부의 NCF로부터 노출된 폭이 2㎜가 되도록 설정하였다.
계속해서, 35㎛ 두께의 전해 동박을 17.5×2.5㎜의 펀치를 가지는 금형으로 타발하여 외형 4O㎜×23㎜이고 17.5×2.5㎜의 홀을 가지는 동박의 낱개를 제작하였다.
이 동박의 낱개를 조면을 아래로 하여 PET제의 베이스 필름을 박리한 NCF상의 소정의 위치에 가고정한 후, 75㎛ 두께의 PET 필름으로 표면을 보호한 후, 라미네이터를 이용하여 상하 고무 롤 온도를 190℃, 롤 압 O.4MPa, 롤 속도 0.3m/분의 조건에서 열 압착하고, 그 후 175℃×3시간의 포스트 경화를 행하여, 반경화 상태의 NCF를 열 경화시켰다.
또한, 동박의 표면에 무전해 주석 도금액을 이용하여 O.1㎛ 두께의 무전해 도금층을 형성하여 표면을 보호하고, 실시 형태 4(도 7)와 같은 구성을 가지는 플렉서블 프린트 배선 기판을 제조하였다.
이와 같은 플렉서블 프린트 배선 기판은, 실시예 2와 마찬가지로 반도체 칩의 탑재 영역의 이너 리드가 반경화 상태의 NCF에 덮여 있지만, 이 NCF는 점착성을 가지고 있으므로, 반도체 칩을 위치 정렬한 후, 반도체 칩의 범프와 COF 기판의 이너 리드를 이너 리드 본더로, 예를 들어 200℃×20초의 조건에서 열 압착함으로써, 범프가 NCF를 관통하여 이너 리드와 용이하게 접합할 수 있다. 한편, 그 후, 예를 들어 175℃×3시간 동안 포스트 경화함으로써, NCF는 완전히 경화되고 반도체 칩의 접속부는 언더필제로서 기능하는 경화된 NCF에 의해 보호된다.
또한, 출력 측 아우터 리드의 1.4㎜ 폭의 노출부에, 1.5㎜폭의 ACF(히타치카세이사 제품, AC-4251F-16)를 110℃×3초에서 1.5kg/㎠의 압력으로 가압착하였다. 이어서, 두께 2500Å의 ITO부착 유리판(26㎜×76㎜×O.7㎜ 두께)을 ACF상에 놓고, 180℃×19.8초에서 2.5kg/㎠의 압력으로 본압착하였다. 한편, 본딩 툴은 3㎜ 폭×110㎜ 길이의 슈퍼 인바(super invar)제이고, 열 압착 장치는 일본 Avionics사 제품인 펄스 히트 본더 TC-125를 이용하였다.
본 실시예에서는, 출력 측 아우터 리드와 유리 기판이 ACF에 의해 접속되면, ACF와 NCF는 O.1㎜ 폭으로 중첩부가 있으므로, 아우터 리드에 노출부가 존재하지 않게 된다. 이에 의해, 노출부에 대한 방습제의 도포 작업을 행할 필요가 없는 효과를 발휘한다.
[비교예 1]
실시예 1과 마찬가지로 COF 기판을 제조하였다.
이 COF 기판의 입출력 아우터 리드부 및 이너 리드부 이외의 영역에, 솔더 레지스트 잉크(히타치카세이사 제품, 상품명 SN9000)를 스크린 인쇄기에 의해 인쇄한 후, 가열 경화시켜, 두께 15㎛의 솔더 레지스트층을 형성하였다.
(시험예)
실시도 3 및 비교예 1의 COF 기판 샘플의 이너 리드상에 18㎜×2㎜의 발열 저항체를 탑재하여 반도체 칩을 실장한 상태를 모사하였다.
1OV에서 0.12A의 전류를 정류기로부터 흘려 발열 저항체에 통전한 후, 방열 온도계(Custom사 제품, IR-1OO)에 의해 발열 저항체 측면의 표면 온도를 20㎜ 떨어진 위치로부터 5분마다 측정하였다.
이 결과, 방열 작용을 가지는 금속층을 가지지 않는 비교예 1에서는 30분간의 최고 도달 온도가 10O.3℃였던 데에 대하여, 실시예 3의 기판에서는 발열 저항체의 측방 약 1.4㎜ 떨어진 위치에 금속층을 가지므로, 발열 저항체의 발열이 복사로 금속층에 전달되어 방열된 것으로 보이며, 최고 도달 온도는 86.7℃였다.
10, 1OA ~ 10C…플렉서블 프린트 배선 기판
11…절연 기재
12…배선 패턴
13…스프로킷 홀
14, 14A ~ 14C…절연성 접착층
15, 15A ~ 15C…금속층
21…이너 리드
22…입력 측 아우터 리드
23…출력 측 아우터 리드
31…반도체 칩

Claims (9)

  1. 절연 기재와, 이 절연 기재의 일면에 마련된 도전체층으로 이루어지는 배선 패턴을 구비하고, 상기 배선 패턴은 반도체 칩 탑재용의 이너 리드와, 입출력 배선 접속용의 아우터 리드를 가지고, 당해 배선 패턴상에 절연성 접착층을 개재하여 금속층이 접착되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  2. 제1항에 있어서,
    상기 절연성 접착층은 상기 이너 리드와 상기 아우터 리드를 제외한 영역을 덮고 있고, 상기 금속층은 이너 리드에 탑재되는 반도체 칩에 근접하게 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  3. 제2항에 있어서,
    상기 금속층의 이너 리드 측의 단부는 상기 절연성 접착층의 단부보다 후퇴하여 상기 절연성 접착층의 단부가 상기 금속층의 단부보다 상기 이너 리드 측으로 돌출되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  4. 제1항에 있어서,
    상기 절연성 접착층은 상기 이너 리드와 그 사이의 영역을 덮고, 상기 아우터 리드를 제외한 영역을 덮고 있고, 상기 금속층은 상기 이너 리드 및 그 사이의 영역을 제외한 영역에 마련되어 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속층의 상기 아우터 리드 측의 단부는 상기 절연성 접착층의 단부보다 후퇴되어 있고, 상기 절연성 접착층의 단부가 상기 금속층의 단부보다 돌출되어 상기 아우터 리드의 접속 단자부의 일부를 덮고 있는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연성 접착층이 NCF 또는 NCP로 이루어지는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연성 접착층이 반경화의 열 경화성 수지를 포함하는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 배선 패턴상에는 솔더 레지스트층이 없는 것을 특징으로 하는 플렉서블 프린트 배선 기판.
  9. 제1항 내지 제4항 중 어느 한 항에 기재된 플렉서블 프린트 배선 기판의 상기 이너 리드에 반도체 칩이 탑재되고 상기 아우터 리드에는 입출력 측의 부재가 접속되어 있는 것을 특징으로 하는 반도체 장치.
KR1020100029144A 2009-03-31 2010-03-31 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치 KR20100109524A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009087032A JP2010239022A (ja) 2009-03-31 2009-03-31 フレキシブルプリント配線基板及びこれを用いた半導体装置
JPJP-P-2009-087032 2009-03-31

Publications (1)

Publication Number Publication Date
KR20100109524A true KR20100109524A (ko) 2010-10-08

Family

ID=42783120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029144A KR20100109524A (ko) 2009-03-31 2010-03-31 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치

Country Status (4)

Country Link
US (1) US20100244281A1 (ko)
JP (1) JP2010239022A (ko)
KR (1) KR20100109524A (ko)
TW (1) TW201043112A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500435B1 (ko) * 2013-10-11 2015-03-09 (주) 액트 방열 패널 및 이의 제조 방법
US9888582B2 (en) 2015-01-22 2018-02-06 Samsung Display Co., Ltd. Display device
US20230079534A1 (en) * 2020-03-04 2023-03-16 Samsung Display Co., Ltd. Display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204570B1 (ko) * 2010-12-01 2012-11-26 삼성전기주식회사 전자종이 표시장치 및 이의 제조방법
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
EP2757865A1 (en) * 2011-09-12 2014-07-23 Meiko Electronics Co., Ltd. Method for manufacturing substrate with built-in component and substrate with built-in component using same
US9674955B2 (en) * 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package
JP2013115259A (ja) * 2011-11-29 2013-06-10 Funai Electric Co Ltd チップ・オン・フィルム及びその製造方法
JP2013150019A (ja) * 2013-05-08 2013-08-01 Canon Components Inc フレキシブル回路基板
US9257374B1 (en) * 2014-12-24 2016-02-09 Nxp B.V. Thin shrink outline package (TSOP)
TWI611740B (zh) * 2015-02-05 2018-01-11 頎邦科技股份有限公司 可撓性基板
KR20200087980A (ko) * 2019-01-14 2020-07-22 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
TWI796027B (zh) * 2021-12-02 2023-03-11 南茂科技股份有限公司 可撓性線路載板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510387B1 (ko) * 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP4451214B2 (ja) * 2004-05-21 2010-04-14 シャープ株式会社 半導体装置
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
JP4155289B2 (ja) * 2005-08-08 2008-09-24 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500435B1 (ko) * 2013-10-11 2015-03-09 (주) 액트 방열 패널 및 이의 제조 방법
US9888582B2 (en) 2015-01-22 2018-02-06 Samsung Display Co., Ltd. Display device
US20230079534A1 (en) * 2020-03-04 2023-03-16 Samsung Display Co., Ltd. Display device
US11714466B2 (en) * 2020-03-04 2023-08-01 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
TW201043112A (en) 2010-12-01
US20100244281A1 (en) 2010-09-30
JP2010239022A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
KR20100109524A (ko) 플렉서블 프린트 배선 기판 및 이를 이용한 반도체 장치
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP4919761B2 (ja) 配線回路基板および電子部品装置
WO2015199030A1 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP2010021400A (ja) 放熱特性に優れたプリント配線基板
TW201006334A (en) Flex-rigid wiring board and electronic device
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
US20030079341A1 (en) Method for connecting printed circuit boards and connected printed circuit boards
JP4992532B2 (ja) 放熱基板及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
US10356909B1 (en) Embedded circuit board and method of making same
JP4784456B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2005268505A (ja) 多層配線板およびその製造方法
JP2007048858A (ja) 半導体装置、および半導体装置の製造方法
JP4121339B2 (ja) 多層配線板の製造方法
JP2010056576A (ja) 配線基板及びその製造方法
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP6447075B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JP2013115327A (ja) 部品内蔵基板及びその製造方法
KR20180026349A (ko) 연성 회로 기판의 제조 방법
JP2008210921A (ja) 熱伝導基板とその製造方法及び回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application