JP2013115259A - チップ・オン・フィルム及びその製造方法 - Google Patents
チップ・オン・フィルム及びその製造方法 Download PDFInfo
- Publication number
- JP2013115259A JP2013115259A JP2011260660A JP2011260660A JP2013115259A JP 2013115259 A JP2013115259 A JP 2013115259A JP 2011260660 A JP2011260660 A JP 2011260660A JP 2011260660 A JP2011260660 A JP 2011260660A JP 2013115259 A JP2013115259 A JP 2013115259A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- film
- resin film
- shape
- substantially rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 金型によって打ち抜かれた後であっても、樹脂フィルムテープ11の搬送方向において、LSIチップ13の実装面側が縮む方向に湾曲せず、良好な平面性を保つチップ・オン・フィルム1及びその製造方法を提供する。
【解決手段】 平面視で略長方形を有する樹脂フィルム2と、樹脂フィルム2の実装面に形成され、略長方形の長辺方向に配列された電極を有する所定の配線パターン12と、樹脂フィルム2の実装面に実装され、所定の配線パターン12に接続されたLSIチップ13を有し、略長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部3が形成されている。
【選択図】図1
【解決手段】 平面視で略長方形を有する樹脂フィルム2と、樹脂フィルム2の実装面に形成され、略長方形の長辺方向に配列された電極を有する所定の配線パターン12と、樹脂フィルム2の実装面に実装され、所定の配線パターン12に接続されたLSIチップ13を有し、略長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部3が形成されている。
【選択図】図1
Description
本発明は、液晶パネルの配線などに用いられるポリイミドのフィルム状基板に直接LSIを搭載したチップ・オン・フィルム(COF)及びその製造方法に関する。
チップ・オン・フィルム10は、図7に示すように、ポリイミドフィルなどの熱硬化性の樹脂フィルムテープ11上に、所定の配線パターン12が一定間隔で連続して形成され、その配線パターン12上にLSIチップ13が実装されたものを、LSIチップ13が実装された配線パターン12部分を金型23で打ち抜くことによって製造される(例えば特許文献1乃至3参照)。図8に示すように、LSIチップ13が実装された樹脂フィルムテープ11は、供給元の第1リール21と巻き取り用の第2リール22に巻き付けられており、第1リール21と第2リール22の間に配置された金型23によって、チップ・オン・フィルム10が、例えば長方形に打ち抜かれる。この場合、チップ・オン・フィルム10は、樹脂フィルムテープ11から、LSIチップ13の実装面(表面)を外側にして、LSIチップ13の非実装面(裏面)側から打ち抜かれる。
図7に示すように、樹脂フィルムテープ11には、その長手方向(搬送方向)に沿って両側にパーフォレーション11a、11bが形成されており、パーフォレーション11aとパーフォレーション11bの間の部分が、長手方向を短辺とする長方形に打ち抜かれる。LSIチップ13は、例えば平面視長方形であり、その長辺が樹脂フィルムテープ11の幅方向(搬送方向に直交する方向)に平行となるように実装されている。LSIチップ13の周囲には、LSIチップ13を樹脂フィルムテープ11に固定するための接着剤14が塗布されている(図9参照)。
ところで、樹脂フィルムテープ11から打ち抜かれたチップ・オン・フィルム10は、図9に示すように、長方形の短辺方向、すなわち樹脂フィルムテープ11の搬送方向において、LSIチップ13の実装面側が縮むように湾曲する。その理由の1つとして、LSIチップ13の周囲に塗布された接着剤14が硬化する際に収縮し、LSIチップ1の実装面側が縮む方向に応力が発生しているのではないかと考えられる。他の理由として、樹脂フィルムテープ11が第1リール21に巻き付けられている状態では、LSIチップ13の実装面側に引っ張り応力が、その裏側の非実装面側には圧縮応力が掛かっていると考えられる。樹脂フィルムテープ11からチップ・オン・フィルム10を打ち抜くと、これらの応力が解放され、実装面側が収縮し、非実装面側が伸張しようとするのではないかと考えられる。あるいは、これらの要素が複合している可能性もある。
チップ・オン・フィルム10は、液晶パネルの表面に形成されたTFT(薄膜トランジスタ)に接続され、TFTを駆動するためなどに用いられるが、上記のように湾曲していると、接続作業をスムーズに行うことができない。あるいは、チップ・オン・フィルム10を取り付ける際の位置合わせ精度が低下する可能性がある。
本発明は、上記従来例の問題を解決するためになされたものであり、金型によって打ち抜かれた後であっても、樹脂フィルムテープの搬送方向において、LSIチップの実装面側が縮む方向に湾曲せず、良好な平面性を保つチップ・オン・フィルム及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るチップ・オン・フィルムは、平面視で略長方形を有する樹脂フィルムと、
前記樹脂フィルムの実装面に形成され、前記略長方形の長辺方向に配列された電極を有する所定の配線パターンと、
前記樹脂フィルムの実装面に実装され、前記所定の配線パターンに接続されたLSIチップを有し、
前記略長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部が形成されていることを特徴とする。
前記樹脂フィルムの実装面に形成され、前記略長方形の長辺方向に配列された電極を有する所定の配線パターンと、
前記樹脂フィルムの実装面に実装され、前記所定の配線パターンに接続されたLSIチップを有し、
前記略長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部が形成されていることを特徴とする。
上記構成において、前記切り欠き部は、半円形、半楕円形、略U状及び略V状から選択されたいずれか1つであることが好ましい。
また、本発明の一態様に係るチップ・オン・フィルムの製造方法は、
樹脂フィルムテープ上に、所定の配線パターンを一定間隔で形成する工程と、
前記配線パターン上にLSIチップを実装する工程と、
前記LSIチップの周囲に接着剤を塗布する工程と、
前記樹脂フィルムから、前記LSIチップが実装された配線パターン部分を、前記樹脂フィルムテープの幅方向を長辺とする略長方形に金型で打ち抜く工程を備え、
前記金型は、略長方形であって、その両短辺に少なくとも1箇所の切り欠き部が形成された雄型と、前記略長方形とほぼ同じ大きさの略長方形であって、その両短辺に少なくとも1箇所の前記切り欠きと嵌合される突起が形成された雌型を備え、それによって、前記長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部を形成することを特徴とする。
樹脂フィルムテープ上に、所定の配線パターンを一定間隔で形成する工程と、
前記配線パターン上にLSIチップを実装する工程と、
前記LSIチップの周囲に接着剤を塗布する工程と、
前記樹脂フィルムから、前記LSIチップが実装された配線パターン部分を、前記樹脂フィルムテープの幅方向を長辺とする略長方形に金型で打ち抜く工程を備え、
前記金型は、略長方形であって、その両短辺に少なくとも1箇所の切り欠き部が形成された雄型と、前記略長方形とほぼ同じ大きさの略長方形であって、その両短辺に少なくとも1箇所の前記切り欠きと嵌合される突起が形成された雌型を備え、それによって、前記長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部を形成することを特徴とする。
上記構成において、前記雄型の前記切り欠き部は及び前記雌型の前記突起は、それぞれ、半円形、半楕円形、略U状及び略V状から選択されたいずれか1つの組み合わせであることが好ましい。
本発明によれば、樹脂フィルムテープから打ち抜かれた略長方形のチップ・オン・フィルムの短辺、すなわち、樹脂フィルムテープの搬送方向の辺にそれぞれ少なくとも1箇所の切り欠き部が形成されている。そのため、チップ・オン・フィルムを縮む方向に湾曲させようとする力がこの切り欠き部の存在によって分散され、又は解放される。それによって、金型によって打ち抜かれた後であっても、チップ・オン・フィルムは良好な平面性を保つことができる。
本発明の一実施形態に係るチップ・オン・フィルム及びその製造方法について、図面を参照しつつ説明する。なお、従来のものと同様の構成要素については、同じ符号を付するものとする。
図1は、本実施形態に係るチップ・オン・フィルム1の構成を示す。図1に示すように、チップ・オン・フィルム1は、平面視で略長方形を有する樹脂フィルム2と、樹脂フィルム2の実装面に形成された配線パターン12と、樹脂フィルム2の実装面に実装され、配線パターン12に接続されたLSIチップ13を有している。樹脂フィルム2は、略長方形ではあるが、その両短辺2aに、それぞれ半円形の切り欠き3が設けられている点が、従来のものと異なる。配線パターン12は、上記長方形の長辺方向に配列された電極12a、12bと、各電極12a、12bとLSIチップ13を接続する配線12c、12d等で構成されている。
図2は、本実施形態におけるチップ・オン・フィルム1の打ち抜き金型5の構成及び樹脂フィルムテープ11からチップ・オン・フィルム1を打ち抜く工程を示す。金型5は、略長方形であって、その両短辺に少なくとも1箇所の半円形の切り欠き部51aが形成された雄型51と、上記略長方形とほぼ同じ大きさの略長方形であって、その両短辺に少なくとも1箇所の半円形の切り欠き51aと嵌合される半円形の突起52aが形成された雌型52を備えている。このような金型5を用いることにより、図1に示すような、平面視略長方形のチップ・オン・フィルム1の両短辺に、それぞれ1箇所の切り欠き部を形成することができる。
図3は、本実施形態におけるチップ・オン・フィルム1の製造工程の一部を示す。図3において、(a)は、ポリイミドフィルなどの熱硬化性の樹脂フィルムテープ11であって、その長手方向(搬送方向)に沿って両側にパーフォレーション11a、11bが形成されたものを示す。(b)は、樹脂フィルムテープ11上に、所定の配線パターン12を一定間隔で連続して形成した状態を示す。(c)は、さらに配線パターン12上にLSIチップ13を実装した状態を示す。また、(d)は、LSIチップ13の周囲に、LSIチップ13を樹脂フィルムテープ11に固定するための接着剤14を塗布した状態を示す。これらの工程は、基本的に従来の製造工程と同様である。この後、図2に示す金型5を用いて、樹脂フィルムテープ11からチップ・オン・フィルム1が打ち抜かれる。
このように、平面視で略長方形のチップ・オン・フィルム1の両短辺のそれぞれに切り欠き部3を形成することにより、チップ・オン・フィルム1を縮む方向に湾曲させようとする力がこの切り欠き部3の存在によって分散され、又は解放される。それによって、金型5によって打ち抜かれた後であっても、チップ・オン・フィルム1は良好な平面性を保つことができる。
なお、切り欠き部3の形状は、上記半円形に限定されず、半楕円形、略U状、又は略V状などであってもよい。また、大きさも特に限定されない。さらに、切り欠き部3の数も、各短辺にそれぞれ2箇所以上も受けてもよい。図4は、切り欠き部3が略U状の場合の変形例を示す。また、図5は、切り欠き部3が略V状であり、略長方形の両短辺にそれぞれ2箇所設けられた変形例を示す。図6は、切り欠き部3が半楕円形であり、略長方形の両短辺にそれぞれ2箇所設けられた変形例を示す。なお、応力集中による樹脂フィルム2の破断を防止するために、切り欠き部3の頂部は、曲面に形成されていることが好ましい。
以上のように、本発明に係るチップ・オン・フィルム及びその製造方法によれば、樹脂フィルムテープから打ち抜かれた略長方形のチップ・オン・フィルムの短辺、すなわち、樹脂フィルムテープの搬送方向の辺にそれぞれ少なくとも1箇所の切り欠き部が形成されている。そのため、チップ・オン・フィルムを縮む方向に湾曲させようとする力がこの切り欠き部の存在によって分散され、又は解放され、金型によって打ち抜かれた後であっても、チップ・オン・フィルムは良好な平面性を保つことができる。その結果、チップ・オン・フィルムを、液晶パネルの表面に形成されたTFTを駆動するためなどに用いる場合、従来のものに比べて湾曲が小さく、又はほとんど湾曲しておらず、接続作業をスムーズに行うことができる。また、チップ・オン・フィルムを取り付ける際の位置合わせ精度を維持することができる。
1 チップ・オン・フィルム
2 樹脂フィルム
2a 略長方形の短辺
3 切り欠き部
5 金型
51 雄型
51a 切り欠き部
52 雌型
52a 突起
11 樹脂フィルムテープ
12 配線パターン
13 LSIチップ
14 接着剤
2 樹脂フィルム
2a 略長方形の短辺
3 切り欠き部
5 金型
51 雄型
51a 切り欠き部
52 雌型
52a 突起
11 樹脂フィルムテープ
12 配線パターン
13 LSIチップ
14 接着剤
Claims (4)
- 平面視で略長方形を有する樹脂フィルムと、
前記樹脂フィルムの実装面に形成され、前記略長方形の長辺方向に配列された電極を有する所定の配線パターンと、
前記樹脂フィルムの実装面に実装され、前記所定の配線パターンに接続されたLSIチップを有し、
前記略長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部が形成されていることを特徴とするチップ・オン・フィルム。 - 前記切り欠き部は、半円形、半楕円形、略U状及び略V状から選択されたいずれか1つであることを特徴とする請求項1に記載のチップ・オン・フィルム。
- 樹脂フィルムテープ上に、所定の配線パターンを一定間隔で形成する工程と、
前記配線パターン上にLSIチップを実装する工程と、
前記LSIチップの周囲に接着剤を塗布する工程と、
前記樹脂フィルムから、前記LSIチップが実装された配線パターン部分を、前記樹脂フィルムテープの幅方向を長辺とする略長方形に金型で打ち抜く工程を備え、
前記金型は、略長方形であって、その両短辺に少なくとも1箇所の切り欠き部が形成された雄型と、前記略長方形とほぼ同じ大きさの略長方形であって、その両短辺に少なくとも1箇所の前記切り欠きと嵌合される突起が形成された雌型を備え、それによって、前記長方形の両短辺のそれぞれに、少なくとも1箇所の切り欠き部を形成することを特徴とするチップ・オン・フィルムの製造方法。 - 前記雄型の前記切り欠き部は及び前記雌型の前記突起は、それぞれ、半円形、半楕円形、略U状及び略V状から選択されたいずれか1つの組み合わせであることを特徴とする請求項3に記載のチップ・オン・フィルムの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260660A JP2013115259A (ja) | 2011-11-29 | 2011-11-29 | チップ・オン・フィルム及びその製造方法 |
US13/645,116 US20130134597A1 (en) | 2011-11-29 | 2012-10-04 | Chip on film, and method of manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260660A JP2013115259A (ja) | 2011-11-29 | 2011-11-29 | チップ・オン・フィルム及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013115259A true JP2013115259A (ja) | 2013-06-10 |
Family
ID=48466092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011260660A Pending JP2013115259A (ja) | 2011-11-29 | 2011-11-29 | チップ・オン・フィルム及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130134597A1 (ja) |
JP (1) | JP2013115259A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220152002A (ko) * | 2021-05-07 | 2022-11-15 | 스테코 주식회사 | Cof 패키지 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101445117B1 (ko) * | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판 |
CN105242427B (zh) * | 2015-10-27 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | Cof柔性电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243791A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | フィルム基板及びこのフィルム基板を有する液晶表示装置 |
JP2008135465A (ja) * | 2006-11-27 | 2008-06-12 | Funai Electric Co Ltd | フレキシブル配線基板およびこのフレキシブル配線基板を備えた液晶表示装置 |
JP2009289844A (ja) * | 2008-05-28 | 2009-12-10 | Funai Electric Co Ltd | Cofテープ |
JP2010239022A (ja) * | 2009-03-31 | 2010-10-21 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線基板及びこれを用いた半導体装置 |
-
2011
- 2011-11-29 JP JP2011260660A patent/JP2013115259A/ja active Pending
-
2012
- 2012-10-04 US US13/645,116 patent/US20130134597A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243791A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | フィルム基板及びこのフィルム基板を有する液晶表示装置 |
JP2008135465A (ja) * | 2006-11-27 | 2008-06-12 | Funai Electric Co Ltd | フレキシブル配線基板およびこのフレキシブル配線基板を備えた液晶表示装置 |
JP2009289844A (ja) * | 2008-05-28 | 2009-12-10 | Funai Electric Co Ltd | Cofテープ |
JP2010239022A (ja) * | 2009-03-31 | 2010-10-21 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線基板及びこれを用いた半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220152002A (ko) * | 2021-05-07 | 2022-11-15 | 스테코 주식회사 | Cof 패키지 |
KR102508828B1 (ko) * | 2021-05-07 | 2023-03-10 | 스테코 주식회사 | Cof 패키지 |
Also Published As
Publication number | Publication date |
---|---|
US20130134597A1 (en) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575746B2 (en) | Chip on flexible printed circuit type semiconductor package | |
JP6826881B2 (ja) | 保護部材、表示装置および表示装置の製造方法 | |
JP2018120087A (ja) | 表示装置の製造方法および表示装置 | |
US10897815B2 (en) | Display device, flexible wiring board, method of manufacturing the display device, and electronic device | |
US20220223819A1 (en) | Display module and display device | |
JP2013115259A (ja) | チップ・オン・フィルム及びその製造方法 | |
JP2007281378A (ja) | フレキシブル配線基板および電子部品 | |
JP2005338179A (ja) | 表示装置 | |
JP3829939B2 (ja) | 半導体装置の製造方法及び製造装置 | |
JP2006202921A (ja) | 半導体装置及びそれを用いた表示用モジュール | |
JP3829940B2 (ja) | 半導体装置の製造方法及び製造装置 | |
US20100025083A1 (en) | Flexible circuit board | |
JP2010204535A (ja) | 液晶表示装置 | |
JP2018066923A (ja) | 電気光学表示装置 | |
JP5550216B2 (ja) | 表示装置 | |
JP2007178668A (ja) | 平面表示装置及びその製造方法 | |
US11815955B2 (en) | Display device, flexible wiring board, and manufacturing method of display device | |
JP3829941B2 (ja) | 半導体装置の製造方法及び製造装置 | |
US7683476B2 (en) | Semiconductor package film having reinforcing member and related display module | |
WO2018029857A1 (ja) | 表示パネル及び表示装置 | |
EP2757583A1 (en) | Chip on film, and method of manufacture thereof | |
US10056547B2 (en) | Manufacturing method of display device, and display device | |
JP2008053087A (ja) | 表示装置及びその製造方法 | |
US20130063912A1 (en) | Cof packaging method and structure for lcd driver chips | |
KR20150078724A (ko) | 칩 온 필름 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |