JP4155289B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4155289B2
JP4155289B2 JP2005229129A JP2005229129A JP4155289B2 JP 4155289 B2 JP4155289 B2 JP 4155289B2 JP 2005229129 A JP2005229129 A JP 2005229129A JP 2005229129 A JP2005229129 A JP 2005229129A JP 4155289 B2 JP4155289 B2 JP 4155289B2
Authority
JP
Japan
Prior art keywords
conductive member
wiring
metal powder
substrate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005229129A
Other languages
English (en)
Other versions
JP2007048801A (ja
Inventor
健 金古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005229129A priority Critical patent/JP4155289B2/ja
Priority to US11/462,460 priority patent/US7470986B2/en
Publication of JP2007048801A publication Critical patent/JP2007048801A/ja
Application granted granted Critical
Publication of JP4155289B2 publication Critical patent/JP4155289B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、パーソナルコンピュータや携帯電話機等に用いられる実装構造体、その実装構造体を用いた電気光学装置及びその電気光学装置を用いた電子機器に関する。
従来、パーソナルコンピュータや携帯電話機等の電子機器の表示装置として液晶装置等の電気光学装置があり、その液晶装置等に半導体装置等の電子部品が例えばフリップチップ実装方式により実装されている。
一方、近年パーソナルコンピュータや携帯電話機等の電子機器もより小型化、高性能化が求められており、基板上の端子を含む配線の相互間距離をより小さくすること、すなわち狭ピッチ化が求められており、それに対応できるように電子部品の端子等も狭ピッチ化、すなわちその幅に対し高さのあるものが要求されるようになっている。
しかし、上述のようなフリップチップ実装方式で端子であるバンプを高くするために金属の使用量も増大し、その製造工程も複雑になり製造コストの増加となるという問題があった。
そこで、半導体チップの電極の近傍に形成してなる突出体と、その電極上と突出体上とに連続的に形成してなる導電体とを少なくとも有する外部接続突起が提案されている（例えば、特許文献１参照。）。
特開２００１−１１０８３１号公報（段落[０００６]から[０００７]、図１）。
しかしながら上述の方法により幅に比較し高さがあり、かつ材料となる金属の使用量の低減を図ることができるようになったが、更なる小型化、高性能化を図るために狭ピッチ化が進み電子部品の端子及び基板の配線の幅をより小さくせざるを得なくなった。それにより、電子部品の端子と基板の配線との接続抵抗が高くなり、高性能化を低コストで図れないという問題が生じた。
本発明は、上述の課題に鑑みてなされるもので、狭ピッチ化においても電子部品の端子と基板上の配線との接続抵抗を低コストに低減させることができる実装構造体、その実装構造体を用いた電気光学装置及びその電気光学装置を備えた電子機器を提供することを目的とする。
上記目的を達成するために、本発明の主たる観点に係る電気光学装置は、基板と、前記基板上に設けられた配線と、前記基板側に突出して設けられた弾性体と、該弾性体の前記基板側表面に設けられた導電部材と、からなる端子を有する電子部品と、前記導電部材と前記配線との間に配置され、前記導電部材と前記配線とに接触されてなるとともに、前記導電部材と前記配線との少なくともどちらか一方の硬さと同じ、若しくはそれよりも硬い金属粉を含む、前記基板と前記電子部品とを接続固定させる接着材と、を備え、前記金属粉と前記導電部材、及び前記金属粉と前記配線との接触領域の少なくともどちらか一方側は、前記金属粉によって凹部が形成されてなるとともに、前記金属粉どうしの間の前記導電部材と前記配線とは面接触していることを特徴とする。
金属粉は、その硬さが導電部材及び配線の少なくとも一方の硬さと同じまたはそれより硬いことを特徴としているので、間に配置された金属粉が潰れてしまい導電部材や配線に凹部を十分形成することができないことを防ぐことができる。
また、導電部材と配線との少なくとも一方は、金属粉によって、凹部を形成していることを特徴としているので、導電部材と配線との電気的接続面積を増加させることが可能となる。
本発明の一の形態によれば、前記凹部は、前記導電部材側に形成されていることを特徴とする。
また、「電子部品」とは、例えば液晶駆動用ＩＣ等の半導体装置や半導体素子、抵抗、コンデンサー等のことである。また、「配線」とは、例えばガラス基板に形成された電気配線や電子部品の端子であるバンプと電気的に接続される端子等を含む。更に「前記導電部材と前記配線とは面接触」とは、導電部材と配線とが直接接している場合の他、例えば導電部材及び配線の少なくともいずれか一方に生成された酸化膜を介して導電部材と配線とが接している場合も含むものとする。
本発明は、接着材に金属粉を混在させて導電部材と配線との間に配置させ、導電部材と配線とに接触させることとしたので、導電部材、配線の接触表面の少なくとも一方に凹部を形成し、導電性である金属粉と接触した領域も含め導電部材と配線との電気的接続面積を増加させ、電子部品の端子と基板上の配線との接続抵抗を低コストに低減させることができる。
また、金属粉の大きさがミクロ的に見て導電部材、配線の接触表面に生じた小さい窪み（例えば導電部材や配線を構成する金属粒子同士の隙間）より小さければ、その窪みに金属粉が入り込み、より導電部材と配線との電気的接続面積を増加させることができ、電子部品の端子と基板上の配線との接続抵抗を低コストに低減させることが可能となる。
本発明の一の形態によれば、前記金属粉の大きさは、前記面接触となっている領域で、前記導電部材の厚みと前記配線の厚みとの合計より小さいことを特徴とする。これにより、例えば突状部や電気光学装置用基板が硬い場合に導電部材や配線が金属粉により一部破断したりして、接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉が大きすぎてその金属粉を挟んだ周囲の導電部材や配線が接触面から一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぎ、電子部品の端子と電気光学装置用基板上の配線との接続抵抗を低コストに低減させることが可能となる。
本発明の一の形態によれば、前記接着材は、前記金属粉の添加量が０．５ｗｔ％以上で３０ｗｔ％以下であることを特徴とする。これにより、０．５ｗｔ％（重量パーセント）より添加量が小さくて導電部材と配線との間に金属粉が十分な量が挟まれなくなるのを防ぐことができる。また、３０ｗｔ％（重量パーセント）より添加量が大きくなって隣接する配線や電子部品の端子間でショートしてしまうことを防ぐことができる。
本発明の一の形態によれば、前記基板は、電気光学装置用基板であることを特徴とする。
また、本発明の一の形態によれば、前記基板は、電気光学装置用基板に電気的に接続された回路基板であることを特徴とする。
本発明の一の形態によれば、前記金属粉は、前記導電部材と前記配線との少なくとも一方にめり込んでいることを特徴とする。これにより、導電部材と配線との少なくとも一方にめり込んで凹曲面を形成することができ、その凹曲面により接触面が略平面である導電部材と配線との電気的接続面積を増加させることが可能となる。また、挟まれた金属粉の周囲の導電部材及び配線が、その金属粉に引っ張られ離れてしまうことをめり込むことで防ぐことができる。
本発明の一の形態によれば、前記導電部材及び配線の少なくとも一方は、その表面を覆うような酸化膜を有し、前記酸化膜は、前記導電部材と前記配線とに接触して配置された金属粉により前記酸化膜の一部に開口部が形成されていることを特徴とする。これにより、電気光学装置の製造中に導電部材や配線の表面に酸化膜が生じても、導電部材と配線とに接触して配置された金属粉によりその酸化膜が押し広げられて厚さが薄くなったり、一部が破断したりして開口部が形成され、当該酸化膜による導電部材と配線との接続抵抗をより減少させることができる。

ここで、「開口部」とは例えば酸化膜で覆われていた導電部材や配線が露出するように形成された部分や導電部材、配線が露出はしないがその厚さが薄くなるように形成された部分等をいう。
本発明の一の形態によれば、前記端子は複数からなり、前記突状部は、夫々の前記端子毎に形成されていることを特徴とする。これにより、電子部品の隣り合う端子の突状部が夫々離れているので、より狭ピッチとなっても隣り合う端子間でのショートの可能性をより少なくするができ、例えば電気光学装置用基板の配線と電子部品の端子との電気的接続の信頼性をより向上させることが可能となる。
また、例えば隣り合う突状部の間を接着材がより容易に流入、流出でき、電気光学装置用基板に圧着する電子部品の実装領域での応力むらや接着材中に混在された金属粉のむらをより少なくすることが可能となる。
本発明の一の形態によれば、前記導電部材は、前記突状部上に設けられた第１導電部材と、その第１導電部材上に設けられた第２導電部材と、を有し、前記第２導電部材は、金またはチタンを有することを特徴とする。これにより、例えば第２導電部材を金やチタン等で形成し突状部を樹脂で形成しても、その間に第１導電部材としてニッケル等を配置して、突状部への導電部材の形成を確実なものとすると共に全て金（Ａｕ）とすることによるコストの増加を防止しできる。
本発明の一の形態によれば、前記金属粉は、前記導電部材と前記配線とが接触する面に垂直な方向には一つずつ挟まれていることを特徴とする。これにより、接触する面に垂直な方向に二つ以上団子状態に金属粉が挟まれて導電部材等が破断したり、その挟まれた金属粉の周りの接触状態が不完全となるのを防ぐことができ、電子部品の端子と配線との電気的接続をより完全なものとすることが可能となる。
本発明の一の形態によれば、前記金属粉は、その径が０．１μｍ以上で５μｍ以下であることを特徴とする。これにより、金属粉が大きすぎて例えば突状部や回路基板が硬い場合に導電部材や配線が金属粉により一部破断したりして、接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉が大きすぎてその金属粉を挟んだ周囲の導電部材や配線が接触面から一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぎ、電子部品の端子と回路基板上の配線との接続抵抗を低コストに低減させることが可能となる。更に小さすぎて金属粉を挟み込んでもより十分な大きさの凹曲面が形成できず、当該凹曲面による導電部材と配線との電気的接続面積をより増大させることが不十分となることを防ぐことが可能となる。
本発明の他の観点に係る電子機器は、上述の電気光学装置を備えたことを特徴とする。
本発明は、更なる狭ピッチ化においても電子部品の端子と基板や回路基板上の配線との接続抵抗を低コストに低減させることができる電気光学装置を備えるので、容易に小型化、高機能化され、その電気的信頼性を向上させた電子機器を低コストで提供できる。
以下、本発明の実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、実装構造体及び電気光学装置の例としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｎｓｉｓｔｏｒ）アクティブマトリックス型の液晶装置、またその液晶装置を用いた電子機器について説明するが、これに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
（第１の実施形態）
図１は本発明の第１の実施形態に係る液晶装置の概略斜視図、図２は図１のＡ−Ａ線概略断面図（Ｘドライバーは切断していない。）、図３はＸドライバーの実装状態を示す説明図、図４はＸ，Ｙドライバーの実装面の部分概略斜視図、図５は実装されたＸ，Ｙドライバーのバンプの概略部分断面図及び図６はバンプと基板の端子との接触状態の拡大説明図である。
（液晶装置の構成）
液晶装置１は、例えば図１に示すように実装構造体としての液晶パネル２、当該液晶パネル２に電気的に接続された回路基板であるフレキシブル基板３等を有する。ここで、液晶装置１には、フレキシブル基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される（図示しない）。
ここで、液晶パネル２は例えば図１及び図２に示すようにシール材４を介して貼り合わされた電気光学装置用基板としての第１の基板５及び第２の基板６、その第１及び第２の基板５，６の間に封止された電気光学物質としての液晶、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶７等を有する。
第１及び第２の基板５，６は例えばガラスといった透光性を有する材料からなる板状部材であり、図２に示すように第１及び第２の基板５，６の外側（液晶とは反対側）には、入射光を偏光させるための偏光板８，９が夫々貼着されている。
また、第１の基板５はその内側（液晶側）に例えば図１及び図２に示すようにＹ軸方向にゲート電極１０が形成され、Ｘ軸方向に信号線としてのソース電極１１が形成されており、更にそのゲート電極１０及びソース電極１１等の液晶側には配向膜１２が形成されている。ゲート電極１０及びソース電極１１は、例えばニッケル等から形成されており、図示しないＴＦＴに電気的に接続されている。また、ＴＦＴはＩＴＯ（インジウムスズ酸化物）等からなる画素電極１３に電気的に接続されている。
これにより、ゲート電極１０及びソース電極１１はゲート電極１０に電圧を印加したときにソース電極１１から画素電極１３に、またはその逆に電流が流れるようになる。ここで、ソース電極１１は画素電極１３にデータ信号を印加し、画素電極１３は後述する共通電極とでその間に挟まれた液晶７に電圧を印加するものである。
更に第１の基板５は、第２の基板６の外周縁から張出した張出し部１４を有し、当該張出し部１４には、例えばゲート電極１０及びソース電極１１がシール材４で囲まれる領域から当該張出し部１４に延びたゲート電極用配線１５及びソース電極用配線１６等が形成されており、その各電極用配線に電気的に接続された電子部品としての液晶駆動用のＸドライバー１７及びＹドライバー１８が接着材１９を介して実装されている。
張出し部１４は、例えば図３に示すようにＸ及びＹドライバー１７，１８の実装面に対応する領域内にゲート電極用配線１５及びソース電極用配線１６に電気的に接続された配線としての電極用端子２０、更にフレキシブル基板３等からの電流をＸ及びＹドライバー１７，１８に入力する同じく配線としての入力用端子２１が形成されている。
また、張出し部１４には例えば図２に示すようにフレキシブル基板３等から電流を受取る外部用端子２２、その外部からの電流を入力用端子２１に供給する配線としての入力用配線２３等が形成されている。
更にＸ及びＹドライバー１７，１８は、例えば図４及び図に示すようにドライバー本体部２４、そのドライバー本体部２４の実装面側を覆う絶縁層２５及びその絶縁層２５上に電子部品の端子としての複数のバンプ２６を有する。
ここで、ドライバー本体部２４中には図示しないが例えば何層かに積層されたトランジスタ等の素子を含む配線が形成されている。また、そのドライバー本体部２４中の配線の一部は例えば図５に示すように絶縁層２５に設けられたコンタクトホールから露出し、バンプ２６と電気的に接続されたパッド２７を形成している。
更にバンプ２６は、Ｘ及びＹドライバー１７，１８の実装面である絶縁層２５の表面に例えば図４に示すように互いに離間して複数配列されており、当該絶縁層２５から電気光学装置用基板の配線である電極用端子や入力用端子側（電気光学装置用基板側としての第１の基板側）に突出する突状部２８、その突状部２８の突出側表面に設けられた導電部材２９を有する。
突状部２８は、弾性部材例えばエポキシ樹脂等から形成されており、外形は例えば図４に示すように球を断面が平面となるように一部切り取ったような形状に設けられている。これにより、電極用端子等との接触面をより安定して大きな面接触とすることが可能となる。
また、導電部材２９は、例えば図４及び図５に示すように突状部２８の突出側表面にＹ軸方向にその頂点を跨ぎ帯状に形成されており、その帯状の導電部材２９のＹ軸方向の一端はパッド２７にまで延びており、そのコンタクトホールに入り込んでドライバー本体部２４中の配線に電気的に接続されている。また、その反対側の端部は、突状部２８を挟んでパッド２７と反対側の実装面である絶縁層２５まで延びている。ここで、パッド２７は例えば図４及び図５に示すように突状部２８から離れて形成されている。
更に導電部材２９は図５及び図６に示すように例えばニッケル等からなる第１導電部材３０と金（Ａｕ）やチタン（ＴｉＷ）等からなる第２導電部材３１との二層構造となっており、第２導電部材３１が最表面となるように形成されている。これにより、樹脂で形成された突状部２８を覆うように金（Ａｕ）やチタン（ＴｉＷ）等からなる第２導電部材３１を形成できるものとすると共に全て金（Ａｕ）とすることによるコストの増加を防止している。
また、バンプ２６は例えば図５に示すようにバンプ２６がドライバー本体側（図５中のＺ軸方向）に実装前に比べ押し潰されて、バンプ２６の表面の第２導電部材３１と電極用端子等との接触が点接触から面接触となっている領域Ｃ（図５中のＣ）を有するようになっており、電気光学装置用基板の端子である電極用端子等とバンプ２６との接続抵抗を減少させている。
一方接着材１９は、例えば図３に示すようにＸ及びＹドライバー１７，１８の実装面に有するバンプ２６と張出し部１４の電極用端子２０や入力用端子２１とが接触するように当該Ｘ及びＹドライバー１７，１８を張出し部１４に接続固定しており、当該接着材１９中には例えば図５に示すように金属粉３２が混在されている。例えば当該接着材全体に対する添加量が０．５ｗｔ％以上で３０ｗｔ%以下となるように金属粉３２が混在されており、更に当該接着材中に片寄らないように均一に混在されている。
ここで、０．５ｗｔ％（重量パーセント）以上としたのは、それより添加量が小さくて導電部材２９と電極用端子等との間に金属粉３２が十分な量が挟まれなくなるのを防ぐためである。また、３０ｗｔ％（重量パーセント）以下としたのは、それより添加量が大きくなって隣接する電極用端子や電子部品のバンプ間で例えば当該金属粉が連なってしまいショートしてしまうことを防ぐためである。
これにより、第２導電部材３１と電極用端子等との面接触の領域Ｃにも例えば図５に示すように当該第２導電部材３１と電極用端子等との間に、金属粉３２が挟み込まれ、しかも例えば図６に示すように金属粉３２は導電部材２９及び電極用端子等にめり込んでいる。
その金属粉３２の導電部材２９及び電極用端子等へのめり込みにより、電極用端子等と第２導電部材３１との接触面積が、金属粉３２を挟み込まない場合に比較して増大することとなる。例えば図６に示すように金属粉３２が挟み込まれていない場合は、元々の面積は丁度金属粉３２を完全な球であったと仮定すれば、その中心を通る断面積Ｓ１（図６中のＳ１）であり、その金属粉３２の直径をＬとすればＳ１＝πＬ２／４となる。
一方、金属粉３２が当該第２導電部材３１と電極用端子等との間に挟まれたときは、例えば図６に示すように完全に金属粉３２の周りを電極用端子等や第２導電部材３１に覆われているとすれば、金属粉３２は導電性を有するから結局、その挟まれた領域の電極用端子等と第２導電部材３１との接触面積は金属粉３２の表面積Ｓ２となる。すなわち、Ｓ２＝πＬ２となり、Ｓ１<Ｓ２であるから金属粉３２が当該第２導電部材３０と電極用端子等との間に挟まれ、凹曲面が形成されたほうが、電極用端子等と第２導電部材３１との接触面積は大きくなることとなる。
尚、例えば図６に示すように第１及び第２導電部材３０，３１の両方とも突状部側に出っ張るように金属粉側が凹んで形成されているがこれに限られるものではなく、例えば第１及び第２導電部材３０，３１の双方とも突状部側には出っ張っておらず、或は第２導電部材３１だけ突状部側に出っ張っているものでも良い。少なくとも、第２導電部材３１の金属粉側が当該金属粉３２の外周に沿うように凹んでいれば電気的接続面積を拡大できる。
また、図６に示すように金属粉３２により第２導電部材３１及び電極用端子等の双方に凹曲面が形成される場合に限られるものではなく、例えば第２導電部材３１及び電極用端子等のいずれか一方にのみ凹曲面が形成されるものでも良い。これによっても、ある程度電極用端子等と第２導電部材３１との接触面積は大きくなることとなる。
更に、図５では第１及び第２導電部材３０，３１の突状部側への出っ張りは省略している。
次に、金属粉３２は例えば図６に示すようにその直径Ｌが導電部材２９の突状部２８表面からの高さＤ（図５中のＤ）と電極用端子２０の第１の基板５表面からの高さＥ（図５中のＥ）との合計より小さくなるように形成されている。例えば０．１μｍ以上で５μｍ以下の直径に形成されている。
これにより、５μｍより大きくて例えば突状部２８や第１の基板５が硬い場合に導電部材２９や電極用端子等が金属粉３２により一部破断したりして、接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉３２が大きすぎてその金属粉３２を挟んだ周囲の導電部材２９や電極用端子等が接触面から一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぐことができる。これらにより、電子部品の端子と電気光学装置用基板上の配線との接触面積を増加させ、接続抵抗を低コストに低減させることが可能となる。
更に０．１μｍより小さくて金属粉３２を挟み込んでもより十分な大きさの凹曲面が形成できず、当該凹曲面による導電部材２９と配線としての電極用端子等との電気的接続面積をより増大させることが不十分となることを防ぐことが可能となる。尚、より好ましくは０．１μｍ以上で１μｍ以下であることが好ましい。これにより導電部材２９や電極用端子等の厚さをより薄くでき、液晶装置１の薄型化やコスト軽減がより図れる。
また、金属粉３２は、その硬さが導電部材２９または電極用端子等の少なくとも一方の硬さと略同じか、または、それより硬くなるように形成されている。これにより、挟まれた金属粉３２が潰れてしまい導電部材２９や電極用端子等に凹曲面を十分形成することができないことを防ぐことができる。
尚、接着材１９は熱硬化性樹脂及び熱可塑性樹脂のどちらでも良く、例えばエポキシ樹脂であり、フィルム状やペースト状等に形成されている。その中に均一に混在されている金属粉３２は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、鉛（Ｐｂ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ヒ素（Ａｓ）、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）、カドニウム（Ｃｄ）、ケイ素（Ｓｉ）、スズ（Ｓｎ）等の導電材料で組成されている。
また、金属粉３２は、例えば図５に示すように第２導電部材３１と電極用端子等とが接触する面に垂直な方向（図５中のＺ軸方向）には一つずつ挟まれており、接触する面に垂直な方向（図５中のＺ軸方向）に二つ以上団子状態に金属粉３２が挟まれていない。これにより、導電部材等が破断したり、その挟まれた金属粉３２の周りの接触状態が不完全となったりするのを防ぐことができ、バンプ２６と電極用端子等との電気的接続をより完全なものとすることが可能となる。
一方、第２の基板６はその内側（液晶側）表面に共通電極３３が形成されており、その共通電極３３の液晶側には配向膜３４が形成されている。
ここで、共通電極３３は液晶パネル２の表示に寄与する領域である表示領域の全体に形成された面電極であり、ＩＴＯ等の透明導電膜である。また、配向膜３４は例えばポリイミド等の有機薄膜であり、電圧が印加されていないときの液晶７の配向状態を規定するためのラビング処理が施されている。
尚、例えば第１及び第２の基板５，６のいずれか一方の内側には、図示しないが必要に応じて下地層、反射層、着色層及び光遮蔽層等が形成されている。
次に、回路基板としてのフレキシブル基板３は例えば図１及び図２に示すようにベース基材３５の上に配線パターン３６等が形成、実装されている。
ここで、ベース基材３５は可撓性を有するフィルム状の部材であり、配線パターン３６は例えば銅等から形成されていて、張出し部側の端子（図示しない）が形成されている。その端子は、外部用端子２２に例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）３７を介して電気的に接続されている。
（液晶装置の製造方法）
次に、以上のように構成された液晶装置１の製造方法について簡単に説明する。
まず、液晶パネル２を製造する。
例えば第１の基板５の液晶側にＴＦＴ、ゲート電極１０、ソース電極１１、画素電極１３等を形成し、その液晶側に配向膜１２を形成してラビング処理を施して第１の基板側を製造する。尚、ゲート電極１０やソース電極１１等を形成する際にゲート電極用配線１５、ソース電極用配線１６、電極用端子２０、入力用端子２１及び外部用端子２２等も同時に形成しても良い。
また、例えば第２の基板６の液晶側に必要に応じて下地層や反射膜、着色層等を夫々形成すると共にその液晶側に共通電極３３を形成し、更に配向膜３４を形成し、ラビング処理を施して第２の基板側を製造する。
そして、第２の基板上にギャップ材３８をドライ散布等により散布し、シール材４を介して第１の基板側と第２の基板側とを貼り合わせる。その後、シール材４の図示しない注入口から液晶７を注入し、シール材４の注入口を紫外線硬化性樹脂等の封止材によって封止する。
更に電極用端子２０や入力用端子２１、外部用端子２２が露出するように張出し部１４に図示しない絶縁材をゲート電極用配線１５やソース電極用配線１６、入力用配線２３等の上から形成する。
次に、予め金属粉３２を添加量０．５ｗｔ％以上で３０ｗｔ％以下となるように均一に混在された例えばフィルム状の接着材１９を張出し部１４のＸドライバー１７及びＹドライバー１８の実装領域に電極用端子２０及び入力用端子２１等を覆うようにアライメントして第１の基板５に配置する。
その後、当該接着材１９の上に電極用端子２０や入力用端子２１に対応してＸドライバー１７及びＹドライバー１８を配置して仮圧着する。
更に当該Ｘドライバー１７及びＹドライバー１８を圧着ヘッドで電極用端子２０や入力用端子２１に所定の圧力で押圧し、約３００℃に加熱して本圧着し、実装する。
すると、接着材１９中に混在されていた金属粉３２が例えば図５に示すようにＸドライバー１７及びＹドライバー１８のバンプ２６と電極用端子２０及び入力用端子２１との間に挟まれる。更に押圧されると例えば図６に示すように金属粉３２が第２導電部材３１や電極用端子等にめり込み、当該第２導電部材３１や電極用端子等にめり込んだ金属粉３２の外形に沿うように凹曲面が形成される。そして、そのままの状態でＸドライバー１７及びＹドライバー１８は張出し部１４に接続固定されることとなる。
更に偏光板８，９等を第１及び第２の基板５，６の各外面に貼着等して液晶パネル２が完成する。
次に、例えばベース基材３５に必要な配線パターン３６や接続用端子等を形成し実装し、フレキシブル基板３を製造する。そして、当該フレキシブル基板３の配線パターン３６に電気的に接続された接続用端子を、ＡＣＦ３７を介して液晶パネル２の外部用端子２２に電気的に接続させる。
また、必要に応じてバックライト等の照明装置等を取り付けて液晶装置１が完成する。
以上で液晶装置１の製造方法の説明を終了する。
このように本実施形態によれば、接着材１９に金属粉３２を混在させて導電部材２９と配線としての電極用端子等との間に金属粉３２を挟み込むこととしたので、導電部材２９、電極用端子等の接触表面に凹曲面を形成し、導電性である金属粉３２を挟んだ領域も含め導電部材２９と電極用端子等との電気的接続面積を増加させ、電子部品としてのＸ，Ｙドライバー１７，１８の端子であるバンプ２６と電気光学装置用基板上の配線である電極用端子等との接続抵抗を低コストに低減させることができる。
また、金属粉３２は、その大きさ例えば直径Ｌが面接触となっている領域Ｃ（図５中のＣ）で、導電部材２９の突状部表面からの高さＤ（図６中のＤ）と例えば電極用端子２０の第１の基板表面からの高さＥ（図６のＥ）との合計より小さいので、突状部２８や第１の基板５が硬い場合に導電部材２９や電極用端子等が金属粉３２により一部破断したりして接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉３２が大きすぎてその金属粉３２を挟んだ周囲の導電部材、例えば第２導電部材３１と電極用端子等とが、互いの接触面から一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぎ、Ｘ，Ｙドライバー１７，１８のバンプ２６と電極用端子等との接続抵抗を低コストに低減させることが可能となる。
更に接着材１９は、金属粉３２の添加量が０．５ｗｔ％以上で３０ｗｔ％以下であるので、０．５ｗｔ％（重量パーセント）より添加量が小さくて導電部材２９と電極用端子等との間に金属粉３２が十分な量が挟まれなくなるのを防ぐことができる。また、３０ｗｔ％（重量パーセント）より添加量が大きくなって隣接する電極用端子等やバンプ間でショートしてしまうことを防ぐことができる。
また、金属粉３２はその硬さが導電部材２９及び電極用端子等の少なくとも一方の硬さと同じまたはそれより硬いこととしたので、挟まれた金属粉３２が潰れてしまい導電部材２９や電極用端子等に凹曲面を十分形成することができないことを防ぐことができる。
更に金属粉３２は、導電部材２９と電極用端子等との少なくとも一方にめり込んでいることとしたので、当該導電部材２９と電極用端子等との少なくとも一方にめり込んで凹曲面を形成することができ、その凹曲面により接触面が略平面である導電部材２９と電極用端子等との電気的接続面積を増加させることが可能となる。また、挟まれた金属粉３２の周囲の導電部材２９及び電極用端子等が、その金属粉３２に引っ張られ離れてしまうことをめり込むことで防ぐことができる。
また、電子部品の端子としてのバンプ２６は複数からなり、突状部２８は、夫々のバンプ２６毎に形成されているので、Ｘ，Ｙドライバー１７，１８の隣り合うバンプ２６の突状部２８が夫々離れ、より狭ピッチとなっても隣り合うバンプ間でのショートを防ぐことができ、電気光学装置用基板の配線である電極用端子等と電子部品の端子であるバンプ２６との電気的接続の信頼性をより向上させることが可能となる。更に例えば隣り合う突状部２８の間を接着材１９がより容易に流入、流出でき、第２の基板に圧着するＸ，Ｙドライバー１７，１８の実装領域での応力むらや接着材中に混在された金属粉３２のむらをより少なくすることが可能となる。
また、導電部材２９は突状部上に設けられた第１導電部材３０とその第１導電部材上に設けられた第２導電部材３１との二層構造を有し、当該第２導電部材は、金またはチタンを有することとしたので、例えば第２導電部材３１を金やチタン等で形成し突状部２８を樹脂で形成しても、その間に第１導電部材３０としてニッケル等を配置して、突状部２８への導電部材２９の形成を確実なものとすると共に全て金（Ａｕ）とすることによるコストの増加を防止しできる。
更に金属粉３２は、導電部材２９と電極用端子等とが接触する面に垂直な方向（図５中のＺ軸方向）には一つずつ挟まれているので、接触する面に垂直な方向に二つ以上団子状態に金属粉３２が挟まれて導電部材等が破断し、その挟まれた金属粉３２の周りの接触状態が不完全となるのを防ぐことができ、Ｘ，Ｙドライバー１７，１８と電極用端子等との電気的接続をより完全なものとすることが可能となる。
また、金属粉３２はその径が０．１μｍ以上で５μｍ以下であることとしてので、大きすぎて例えば突状部２８や第１の基板５が硬い場合に導電部材２９や電極用端子等が金属粉３２により一部破断等して、接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉３２が大きすぎてその金属粉３２を挟んだ周囲の導電部材２９や電極用端子等が接触面から互いに一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぎ、バンプ２６と電極用端子等との接続抵抗を低コストに低減させることが可能となる。更に小さすぎて金属粉３２を挟み込んでもより十分な大きさの凹曲面が形成できず、当該凹曲面による導電部材２９と電極用端子等との電気的接続面積をより増大させることが不十分となることを防ぐことが可能となる。
（変形例１）
次に、本発明に係る液晶装置の変形例１について説明する。本変形例１においては、電子部品の端子として突状部が夫々のバンプで独立していない点が第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図７は本変形例１のＸ，Ｙドライバーの実装面の部分概略斜視図である。
液晶装置１０１は、例えば図１に示すように実装構造体としての液晶パネル１０２、当該液晶パネル１０２に電気的に接続された回路基板であるフレキシブル基板３等を有する。ここで、液晶装置１０１には、フレキシブル基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される（図示しない）。
ここで、液晶パネル１０２は例えば図１及び図２に示すようにシール材４を介して貼り合わされた電気光学装置用基板としての基板第１の基板５及び第２の基板６、その第１及び第２の基板５，６の間に封止された電気光学物質としての液晶、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶７等を有する。
また、第１の基板５は、第２の基板６の外周縁から張出した張出し部１４を有し、当該張出し部１４には、例えばゲート電極用配線１５及びソース電極用配線１６等が形成され、その各電極用配線に電気的に接続された電子部品としての液晶駆動用のＸドライバー１１７及びＹドライバー１１８が接着材１９を介して実装されている。
更にＸ及びＹドライバー１１７，１１８は、例えば図７に示すようにドライバー本体部２４、そのドライバー本体部２４の実装面側を覆う絶縁層２５及びその絶縁層２５上に電子部品の端子としての複数のバンプ１２６を有する。
また、バンプ１２６はＸ及びＹドライバー１１７，１１８の実装面である絶縁層２５の表面に例えば図５に示すように基板の配線である電極用端子や入力用端子側に突出する突状部１２８及びその突状部１２８の突出側表面に設けられた導電部材１２９を有する。
突状部１２８は、弾性部材例えばエポキシ樹脂等から形成されており、外形は例えば図７に示すように円柱を半分にし、その長手方向が図７中のＸ軸方向になるように横にして（所謂かまぼこ型形状）絶縁層上に設けられている。すなわち当該突状部１２８は、絶縁層２５の表面に例えば図７中のＸ軸方向に横一列に並設されたバンプ１２６の一つ一つでは独立していない。
尚、図示はしないが当該バンプ１２６のうち電極用端子２０に電気的に接続されるバンプの突状部と入力用端子２１に電気的に接続されるバンプの突状部とは、別個に設けても良く、また、夫々で複数並設例えば横二列にしてもよい。
ここで、導電部材１２９は例えば図７に示すように夫々のバンプ１２６で突状部１２８の突出側表面に当該突状部１２８の長手方向に直交する方向（図７中のＹ軸方向）でその突状部１２８の断面半円状の頂点を跨ぎ帯状に形成されている。
また、その帯状の導電部材１２９のＹ軸方向の一端はパッド２７にまで延びており、そのコンタクトホールに入り込んでドライバー本体部２４中の配線に電気的に接続されている。更にその反対側の端部は、突状部１２８を挟んでパッド２７と反対側の実装面である絶縁層２５まで延びている。
尚、図７では図示しないが導電部材１２９は例えばニッケル等からなる第１導電部材３０と金（Ａｕ）やチタン（ＴｉＷ）などからなる第２導電部材３１との二層構造となっており、第２導電部材３１が最表面となるように形成されている点等は第１の実施形態と同様である。
このように本変形例によれば、複数のバンプ１２６の突状部１２８を夫々独立させて形成せず、例えば電極用端子２０と電気的に接続するバンプの突状部１２８を円柱を半分にし、その長手方向が図７中のＸ軸方向になるように横にして（所謂かまぼこ型形状）絶縁層上に設けることとしたので、突状部を夫々独立して設けるより製造がより容易で製造コストを低減できる。
（第２の実施形態）
次に、本発明に係る液晶装置の第２の実施形態について説明する。本実施形態においては、Ｘ，ＹドライバーがＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装である点で、第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付し、その説明を省略する。
図８は本発明の第２の実施形態に係る液晶装置の概略斜視図、図９は図８のＦ−Ｆ線概略断面図（Ｘドライバーは切断していない。）及び図１０はＸ，Ｙドライバーの実装状態の説明図である。
（液晶装置の構成）
液晶装置２０１は、例えば図８に示すように液晶パネル２０２、当該液晶パネル２０２に電気的に接続された回路基板であるフレキシブル基板２０３等を有する。ここで、液晶装置２０１にはフレキシブル基板２０３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される（図示しない）。
液晶パネル２０２は、例えば図８及び図９に示すようにシール材４を介して貼り合わされた一対の電気光学装置用基板である第１の基板２０５及び第２の基板６、両基板の間隙に封入された電気光学物質としてのＴＮ型の液晶７等を有する。
第１及び第２の基板２０５，６は例えばガラスといった透光性を有する材料からなる板状部材であり、図９に示すように第１及び第２の基板２０５，６の外側（液晶と反対側）には偏光板８，９が夫々貼着されている。
また、第１の基板２０５はその内側（液晶側）に例えば図８及び図９に示すようにＹ軸方向にゲート電極１０が形成され、Ｘ軸方向に信号線としてのソース電極１１が形成されており、更にそのゲート電極１０及びソース電極１１は、例えばニッケル等から形成されており、図示しないＴＦＴに電気的に接続されている。
更に第１の基板２０５は、第２の基板６の外周縁から張出した張出し部２１４を有し、当該張出し部２１４には、例えばゲート電極１０及びソース電極１１がシール材４で囲まれる領域から当該張出し部２１４に延びたゲート電極用配線１５及びソース電極用配線１６等が形成され、その各電極用配線に電気的に接続された例えばフレキシブル基板２０３からの電流を受け取る外部用端子２２を有する。
次に、フレキシブル基板２０３は例えば図８に示すようにベース基材３５上に銅（Ｃｕ）等から形成された配線としての配線パターン３６を有し、その配線パターン３６に電気的に接続された電子部品としての液晶駆動用のＸドライバー１７及びＹドライバー１８が接着材１９を介して実装されている。
配線パターン３６は、第１の基板２０５の外部用端子２２に電気的に接続されている出力用端子２４０、Ｘ，Ｙドライバー１７，１８と夫々電気的に接続するためのＩＣ接続用端子２４１及び入力用端子２１等を有する。
Ｘドライバー１７は、例えば図８に示すようにゲート電極１０にゲート電極用配線１５等を介して電気的に接続されており、Ｙドライバー１８はソース電極１１にソース電極用配線１６等を介して電気的に接続されている。
具体的には接着材１９が、例えば図１０に示すようにＸ，Ｙドライバー１７，１８の実装面に形成された複数のバンプ２６の導電部材２９と回路基板上に設けられた配線としてのＩＣ接続用端子２４１や入力用端子２１とが接触するように当該Ｘ，Ｙドライバー１７，１８をベース基材３５に接続固定しており、当該接着材１９中には例えば図５に示すように金属粉３２が混在されている。
これにより、例えば図６に示すように導電部材２９の第２導電部材３１とＩＣ接続用端子２４１及び入力用端子２１との間には金属粉３２が挟み込まれ、その金属粉３２が第２導電部材３１やＩＣ接続用端子２４１にめり込み、当該第２導電部材３１やＩＣ接続用端子２４１に当該金属粉３２の外形に沿うように凹曲面が形成されている。この凹曲面が形成されることにより、回路基板の配線としてのＩＣ接続用端子等と電子部品の端子としてのバンプ２６の導電部材２９との電気的接続面積が増大することとなり、接続抵抗を低コストで低減できることとなる。
尚、図６ではベース基材面には凹曲面が形成されないものとして図示し説明したが、金属粉３２がベース基材側にめり込むようにしてベース基材面にも凹曲面が形成されるようにしてもよい。
（液晶装置の製造方法）
次に、以上のように構成された液晶装置２０１の製造方法については第１の実施形態と電子部品であるＸ，Ｙドライバー１７，１８がフレキシブル基板２０３に実装される点が主に異なるのでその点を中心に簡単に説明する。
まず、液晶パネル２０２を製造する。
例えば第１の基板２０５の液晶側にＴＦＴ、ゲート電極１０、ソース電極１１、画素電極１３等を形成し、その液晶側に配向膜１２を形成してラビング処理を施して第１の基板側を製造する。尚、ゲート電極１０やソース電極１１等を形成する際にゲート電極用配線１５、ソース電極用配線１６、外部用端子２２も同時に形成しても良い。
また、第２の基板６の液晶側に例えば必要に応じて下地層や反射膜、着色層を夫々形成すると共にその液晶側に共通電極３３を形成し、更に配向膜３４を形成し、ラビング処理を施して第２の基板側を製造する。
そして、第２の基板上にギャップ材３８を散布し、シール材４を介して第１の基板側と第２の基板側とを貼り合わせる。その後、シール材４の図示しない注入口から液晶７を注入し、シール材４の注入口を封止し、偏光板８，９等を第１及び第２の基板２０５，６の各外面に貼着して液晶パネル２０２が完成する。
次に、フレキシブル基板２０３を製造する。
例えば可撓性を有するフィルム状のベース基材３５の上にスパッタリング法やフォトリソグラフィ法等により配線パターン３６である出力用端子２４０、ＩＣ接続用端子２４１及び入力用端子２１等を形成する。
更にＩＣ接続用端子２４１や入力用端子２１等が露出するようにベース基材３５に図示しない絶縁材を形成する。
次に、予め金属粉３２を添加量０．５ｗｔ％以上で３０ｗｔ％以下となるように均一に混在された例えばフィルム状の接着材１９をベース基材上のＸドライバー１７及びＹドライバー１８の実装領域にＩＣ接続用端子２４１及び入力用端子２１等を覆うようにアライメントしてフレキシブル基板２０３に配置する。
その後、当該Ｘドライバー１７及びＹドライバー１８を圧着ヘッドでＩＣ接続用端子２４１や入力用端子２１に所定の圧力で押圧し、約３００℃に加熱して圧着し、実装する。
すると、接着材１９中に混在されていた金属粉３２が例えば図５に示すようにＸドライバー１７及びＹドライバー１８のバンプ２６とＩＣ接続用端子２４１及び入力用端子２１との間に挟まれる。更に押圧されると例えば図６に示すように金属粉３２が第２導電部材３１やＩＣ接続用端子等にめり込み、第２導電部材３１やＩＣ接続用端子等にめり込んだ金属粉３２の外形に沿うように凹曲面が形成される。そして、そのままの状態でＸドライバー１７及びＹドライバー１８はベース基材３５に接続固定されることとなる。
更にその他の電子部品等を実装し形成してフレキシブル基板２０３が完成する。
次に、当該フレキシブル基板２０３の配線パターン３６に電気的に接続された出力用端子２４０を、ＡＣＦ３７を介して液晶パネル２０２の外部用端子２２に電気的に接続させる。
また、必要に応じてバックライト等の照明装置等を取り付けて液晶装置２０１が完成する。
以上で液晶装置２０１の製造方法の説明を終了する。
このように本実施形態によれば、接着材１９に金属粉３２を混在させて電子部品の端子としてのバンプ２６の導電部材２９と回路基板の配線としてのＩＣ接続用端子等との間に金属粉３２を挟み込むこととしたので、導電部材２９、ＩＣ接続用端子等の接触表面に凹曲面を形成させ、導電性である金属粉３２を挟んだ領域も含め導電部材２９とＩＣ接続用端子等との電気的接続面積を増加させ、バンプ２６とＩＣ接続用端子等との接続抵抗を低コストに低減させた液晶装置２０１とすることできる。
また、金属粉３２はその大きさ例えば最大直径Ｌ（図６中のＬ）が面接触となっている領域で、導電部材２９の突状部表面からの高さＤ（図６中のＤ）とＩＣ接続用端子等のベース基材表面からの高さＥ（図６のＥ）との合計より小さいこととしたので、例えば突状部２８やベース基材３５が硬い場合に導電部材２９やＩＣ接続用端子等が金属粉３２により一部破断したりして接続抵抗を十分下げることができなくなるのを防ぐことができる。また、挟まれた金属粉３２が大きすぎてその金属粉３２を挟んだ周囲の導電部材２９やＩＣ接続用端子等が接触面から一部離れてしまい電気的接続面積を十分増加させられなくなるのを防ぎ、電子部品の端子としてのバンプ２６の導電部材２９と回路基板上の配線としてのＩＣ接続用端子等との接続抵抗を低コストに低減させることが可能となる。
（第３の実施形態）
次に、本発明に係る液晶装置の第３の実施形態について説明する。本実施形態においては、導電部材が一層であり、その導電部材表面と電気光学装置用基板の配線である電極用端子等の表面とに酸化膜が生成している点で、第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付し、その説明を省略する。
図１１は本発明の第３の実施形態に係るバンプと基板の端子との接触状態の説明図及び図１２は図１１の挟まれた金属粉付近の部分拡大図である。
（液晶装置の構成）
液晶装置４０１は、例えば図１に示すように実装構造体としての液晶パネル４０２、当該液晶パネル４０２に電気的に接続された回路基板であるフレキシブル基板３等を有する。ここで、液晶装置４０１には、フレキシブル基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される（図示しない）。
液晶パネル４０２は、例えば図１及び図２に示すようにシール材４を介して貼り合わされた電気光学装置用基板としての第１の基板５及び第２の基板６、その第１及び第２の基板５，６の間に封止された電気光学物質としての液晶、例えばＴＮ型の液晶７等を有する。
また、例えば図２及び図１１に示すように第１の基板５は第２の基板６の外周縁から張出した張出し部１４を有し、当該張出し部１４には、例えばゲート電極１０及びソース電極１１がシール材４で囲まれる領域から当該張出し部１４に延びたゲート電極用配線１５及びソース電極用配線１６等が形成されており、その各電極用配線に電気的に接続された電子部品としての液晶駆動用のＸドライバー４１７及びＹドライバー４１８が接着材１９を介して実装されている。
更に張出し部１４は、例えば図３に示すようにＸ，Ｙドライバー４１７，４１８の実装面に対応する領域内にゲート電極用配線１５及びソース電極用配線１６に電気的に接続された配線としての電極用端子４２０、更にフレキシブル基板３等からの電流をＸ，Ｙドライバー４１７，４１８に入力する同じく配線としての入力用端子４２１が形成されている。
電極用端子４２０及び入力用端子４２１は、例えばニッケルやアルミニウム等のように酸化されやすい材料により形成されており、図１２に示すようにその表面（実装するＸ，Ｙドライバー側）に空気中の酸素により形成された酸化膜４５０を有する。
また、Ｘ，Ｙドライバー４１７，４１８は例えば図１１に示すようにドライバー本体部２４、そのドライバー本体部２４の実装面側を覆う絶縁層２５及びその絶縁層２５上に図４に示すように電子部品の端子としての複数のバンプ４２６を有する。
更にバンプ４２６は、Ｘ，Ｙドライバー４１７，４１８の実装面である絶縁層２５の表面に例えば図４に示すように互いに離間して複数配列されており、当該絶縁層２５から電気光学装置用基板の配線である電極用端子や入力用端子側に突出する突状部２８、その突状部２８の突出側表面に設けられた導電部材４２９を有する。
また、導電部材４２９は例えば図４及び図１１に示すように突状部２８の突出側表面にＹ軸方向にその頂点を跨ぎ帯状に形成されており、その帯状の導電部材４２９のＹ軸方向の一端はパッド２７にまで延びており、そのコンタクトホールに入り込んでドライバー本体部２４中の配線に電気的に接続されている。
更にその反対側の端部は、突状部２８を挟んでパッド２７と反対側の実装面である絶縁層２５まで延びている。
導電部材４２９は例えばニッケル等のように酸化されやすい材料により形成されており、図１２に示すようにその表面に空気中の酸素により形成された酸化膜４５１を有する。
また、バンプ４２６は例えば図１１に示すようにバンプ４２６がドライバー本体部（図１１中のＺ軸方向）に実装前に比べ押し潰されて、バンプ４２６の表面の導電部材４２９と酸化膜４５０，４５１を介した電極用端子等との接触が点接触から面接触となっている領域Ｇ（図１１中のＧ）を有するようになっており、基板の端子である電極用端子等とバンプ４２６との接続抵抗を減少させている。尚、図１１では酸化膜４５０，４５１の表示は省略している。
一方、接着材１９は例えば図３に示すようにＸ，Ｙドライバー４１７，４１８の実装面に形成されたバンプ４２６と張出し部１４の電極用端子４２０や入力用端子４２１とが酸化膜４５０，４５１を介してはいるが、接触するように当該Ｘ，Ｙドライバー４１７，４１８を張出し部１４に接続固定しており、当該接着材１９中には例えば図１１に示すように金属粉３２が混在されている。
これにより、導電部材４２９と酸化膜４５０，４５１を介した電極用端子等との面接触の領域Ｇにも例えば図１１に示すように導電部材４２９と電極用端子等との間に、金属粉３２が挟み込まれ、しかも例えば図１２に示すように金属粉３２は酸化膜４５０，４５１、導電部材４２９及び電極用端子等にめり込んでいる。
また、酸化膜４５０，４５１は例えば図１２に示すように金属粉３２が挟み込まれた領域Ｈ（図１２中のＨ）では酸化膜４５０は金属粉３２と電極用端子等との間に挟まれ、酸化膜４５１は金属粉３２と導電部材４２９との間に挟まれている。
更に金属粉３２が挟み込まれていない領域では、例えば図１２に示すように導電部材４２９と電極用端子等との間に酸化膜４５０と酸化膜４５１とが積層するように重なって挟まれている。
また、酸化膜４５０は例えば図１２に示すように金属粉３２が挟み込まれた領域Ｈの少なくとも一部で破断して開口部４５２が形成されており、その開口部の開口領域Ｉ（図１２中のＩ）では金属粉３２が露出し、当該金属粉３２と電極用端子等とが直接接している。
同様に酸化膜４５１も金属粉３２が挟み込まれた領域Ｈの少なくとも一部で破断して開口部４５２が形成されており、その開口部の開口領域Ｉ（図１２中のＩ）では金属粉３２が露出し、当該金属粉３２と導電部材４２９とが直接接している。
これにより、当該酸化膜４５０及び４５１による導電部材４２９と配線としての電極用端子等との接続抵抗をより減少させることができる。
尚、上述の説明では酸化膜４５０，４５１が一部破断し金属粉３２と導電部材等とが直接接触する場合を説明したがこれに限られるものではなく、例えば引っ張り応力により酸化膜４５０，４５１の一部の厚さが薄くなった開口部が形成されても良い。これによっても、接続抵抗としての酸化膜の厚さが薄くなるので当該接続抵抗を減少させることができる。
また、金属粉３２を挟み込んで酸化膜の厚さが薄くならない場合も酸化膜４５０，４５１を介しての導電部材４２９と電極用端子等との接触面積が、当該金属粉３２を挟み込むことにより、挟み込まれた領域Ｈで略平面接触だったのが凹曲面での接触となり、接触面積が増大する分、導電部材４２９と配線としての電極用端子等との接続抵抗を減少させることができる。
（液晶装置の製造方法）
次に、以上のように構成された液晶装置４０１の製造方法については略第１の実施形態と同様であるが酸化膜を中心として簡単に説明する。
図１３は押圧されて初めて金属粉に酸化膜が接触した状態を説明する説明図及び図１４は更に押圧されて金属粉が少し導電部材等にめり込んだ状態を説明する説明図である。
予め金属粉３２を添加量０．５ｗｔ％以上で３０ｗｔ％以下となるように均一に混在された例えばフィルム状の接着材１９を、張出し部１４のＸ，Ｙドライバー４１７，４１８の実装領域に、酸化膜４５０が生成した電極用端子４２０及び入力用端子４２１等を覆うようにアライメントして第１の基板５に配置する。
その後、当該接着材１９の上に当該電極用端子４２０及び入力用端子４２１にやはり酸化膜４５１が生成した複数のバンプ４２６を夫々対応させてＸ，Ｙドライバー４１７，４１８を配置して仮圧着する。すると例えば図１３に示すように導電部材４２９上の酸化膜４５１と電極用端子等の上の酸化膜４５０との間に金属粉３２が挟み込まれる。
更に当該Ｘ，Ｙドライバー４１７，４１８を圧着ヘッドで酸化膜４５０が生成した電極用端子４２０及び入力用端子４２１に所定の圧力で加圧（図１４中の矢印）し、約３００℃に加熱して本圧着し始めると例えば図１４に示すように導電部材４２９上の酸化膜４５１と電極用端子等の上の酸化膜４５０との間に挟まれた金属粉３２が両酸化膜４５０，４５１及び導電部材４２９、電極用端子等にめり込み始める。
これにより、酸化膜４５０，４５１には引っ張り応力が働き始めることになる。
更に押圧されると、例えば図１２に示すように金属粉３２が挟まれていない領域で導電部材４２９と電極用端子等が酸化膜４５０，４５１を介し略平面的に接するようになる。
また、酸化膜４５０，４５１は開口領域Ｉを中心に働いていた引っ張り応力が限界以上となり例えば図１２に示すように領域Ｈの少なくとも一部で破断して開口部４５２が形成され、その開口部の開口領域Ｉ（図１２中のＩ）では金属粉３２が露出し、当該金属粉３２と導電部材等とが直接接触することとなる。
以上で液晶装置４０１の製造方法の説明を終了する。
このように本実施形態によれば、導電部材４２９及び配線としての電極用端子等は、その表面を覆うような酸化膜４５０，４５１を有し、酸化膜４５０，４５１は、接触領域Ｇ（図１１中のＧ）で挟み込まれた金属粉３２により酸化膜４５０，４５１の一部に開口部４５２を有することしたので、液晶装置４０１の製造中に導電部材４２９や電極用端子等の表面に酸化膜４５０，４５１が生じても、挟み込まれた金属粉３２によりその酸化膜４５０，４５１が押し広げられて厚さが薄くなったり、一部が破断したりして開口部４５２が形成され、当該酸化膜４５０，４５１による導電部材４２９と電極用端子等との接続抵抗をより減少させることができる。
（第４の実施形態・電子機器）
次に、上述した液晶装置１，１０１，２０１，４０１を備えた本発明の第４の実施形態に係る電子機器について説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図１５は本発明の第４の実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
電子機器３００は、表示制御系として例えば図１５に示すように液晶パネル２及び表示制御回路３９０などを備え、その表示制御回路３９０は表示情報出力源３９１、表示情報処理回路３９２、電源回路３９３及びタイミングジェネレータ３９４などを有する。
また、液晶パネル２には表示領域Ｐを駆動する駆動回路３６１を有する。
表示情報出力源３９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源３９１は、タイミングジェネレータ３９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路３９２に供給するように構成されている。
また、表示情報処理回路３９２はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３６１へ供給する。また、電源回路３９３は、上述した各構成要素に夫々所定の電圧を供給する。
このように本実施形態によれば、電子機器３００は更なる狭ピッチ化においても電子部品の端子と電気光学装置用基板上の配線との接続抵抗を低コストに低減させることができる液晶装置１を備えることとしたので、容易に小型化、高機能化され、その電気的信頼性を向上させることができる。
特に最近の電子機器にあっては、より製品信頼性が向上し高機能化された電子機器であることが要求されており、係る電子機器を提供する本発明の意義は大きいといえる。
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置１，１０１，２０１，４０１が適用可能なのは言うまでもない。
尚、本発明の電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。また、本発明の要旨を逸脱しない範囲において、上記各実施形態及び変形例を組み合わせ得る。
以上、好ましい実施形態を上げて本発明を説明したが、本発明は上述したいずれの実施形態にも限定されず、本発明の技術思想の範囲内で適宜変更して実施できる。
例えば、上述の実施形態や変形例では薄膜トランジスタ素子アクティブマトリクス型の液晶装置について説明したがこれに限られるものではなく、例えば、薄膜ダイオード素子アクティブマトリクス型やパッシブマトリクス型の液晶装置であってもよい。これにより、多種多様な液晶装置についても、電子部品の端子と基板上の配線との接続抵抗を低コストに低減させることができる。
また、上述の実施形態や変形例では電子部品の端子であるバンプを弾性体からなる突状部と電気光学装置用基板等の配線に電気的に接続され当該突状部に設けられた導電部材とを有することとしたがこれに限られるものではなく、例えばバンプに弾性体からなる突状部を設けずに突状部自体を導電部材で形成し、電気光学装置用基板等の配線に電気的に接続することも可能である。これにより、より多種多様な電気光学装置にも対応可能となる。
第１の実施形態に係る液晶装置の概略斜視図である。 第１の実施形態に係る図１のＡ−Ａ線概略断面図である。 第１の実施形態に係るＸドライバーの実装状態を示す説明図である。 第１の実施形態に係るＸ，Ｙドライバーの実装面の部分概略斜視図である。 実装されたＸ，Ｙドライバーのバンプの概略部分断面図である。 第１の実施形態に係るバンプと基板の端子との接触状態の拡大説明図である。 本変形例１のＸ，Ｙドライバーの実装面の部分概略斜視図である。 第２の実施形態に係る液晶装置の概略斜視図である。 図８のＦ−Ｆ線概略断面図である。 第２の実施形態に係るＸ，Ｙドライバーの実装状態の説明図である。 第３の実施形態に係るバンプと基板の端子との接触状態の説明図である。 図１１の挟まれた金属粉付近の部分拡大図である。 押圧されて初めて金属粉に導電部材等が接触した状態の説明図である。 更に押圧されて金属粉が少し導電部材等にめり込んだ状態の説明図である。 第４の実施形態に係る電子機器の表示制御系の概略構成図である。
符号の説明
１，１０１，２０１，４０１ 液晶装置、 ２，１０２，２０２，４０２ 液晶パネル、 ３，２０３ フレキシブル基板、 ４ シール材、 ５，２０５ 第１の基板、 ６ 第２の基板、 ７ 液晶、 ８，９ 偏光板、 １０ ゲート電極、 １１ ソース電極、 １２，３４ 配向膜、 １３ 画素電極、 １４，２１４ 張出し部、 １５ ゲート電極用配線、 １６ ソース電極用配線、 １７，１１７，４１７ Ｘドライバー、 １８，１１８，４１８ Ｙドライバー、 １９ 接着剤、 ２０，４２０ 電極用端子、 ２１，４２１ 入力用端子、 ２２ 外部用端子、 ２３ 入力用配線、 ２４ ドライバー本体部、 ２５ 絶縁層、 ２６，１２６，４２６ バンプ、 ２７ パッド、 ２８，１２８ 突状部、 ２９，１２９，４２９ 導電部材、 ３０ 第１導電部材、 ３１ 第２導電部材、 ３２ 金属粉、 ３３ 共通電極、 ３５ ベース基材、 ３６ 配線パターン、 ３７ ＡＣＦ、 ３８ ギャップ材、 ２４０ 出力用端子、 ２４１ ＩＣ接続用端子、 ３００ 電子機器、 ３６１ 駆動回路、 ３９０ 表示処理回路、 ４５０，４５１ 酸化膜、 ４５２ 開口部

Claims (8)

  1. 基板と、
    前記基板上に設けられた配線と、
    前記基板側に突出して設けられた弾性体と、該弾性体の前記基板側表面に設けられた導電部材と、からなる端子を有する電子部品と、
    前記導電部材と前記配線との間に配置され、前記導電部材と前記配線とに接触されてなるとともに、前記導電部材と前記配線との少なくともどちらか一方の硬さと同じ、若しくはそれよりも硬い金属粉を含む、前記基板と前記電子部品とを接続固定させる接着材と、を備え、
    前記金属粉と前記導電部材、及び前記金属粉と前記配線との接触領域の少なくともどちらか一方側は、前記金属粉によって凹部が形成されてなるとともに、前記金属粉どうしの間の前記導電部材と前記配線とが面接触していることを特徴とする電気光学装置。
  2. 前記凹部は、前記導電部材側に形成されていることを特徴とする請求項１に記載の電気光学装置。
  3. 前記金属粉の大きさは、前記面接触となっている領域で、前記導電部材の厚みと前記配線の厚みとの合計より小さいことを特徴とする請求項１又は２に記載の電気光学装置。
  4. 前記基板は、電気光学装置用基板であることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
  5. 前記基板は、電気光学装置用基板に電気的に接続された回路基板であることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
  6. 前記接着材は、前記金属粉の添加量が０．５ｗｔ％以上で３０ｗｔ％以下であることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
  7. 前記導電部材及び配線の少なくとも一方は、その表面を覆うような酸化膜を有し、
    前記酸化膜は、前記導電部材と前記配線とに接触して配置された金属粉により前記酸化膜の一部に開口部が形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
  8. 請求項１乃至７のいずれか一項に記載する電気光学装置を備えたことを特徴とする電子機器。
JP2005229129A 2005-08-08 2005-08-08 電気光学装置及び電子機器 Expired - Fee Related JP4155289B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005229129A JP4155289B2 (ja) 2005-08-08 2005-08-08 電気光学装置及び電子機器
US11/462,460 US7470986B2 (en) 2005-08-08 2006-08-04 Mounting structure, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229129A JP4155289B2 (ja) 2005-08-08 2005-08-08 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2007048801A JP2007048801A (ja) 2007-02-22
JP4155289B2 true JP4155289B2 (ja) 2008-09-24

Family

ID=37718137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229129A Expired - Fee Related JP4155289B2 (ja) 2005-08-08 2005-08-08 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US7470986B2 (ja)
JP (1) JP4155289B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235556A (ja) * 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 配線板モジュール及び該配線板モジュールの製造方法
JP4525734B2 (ja) * 2007-11-02 2010-08-18 セイコーエプソン株式会社 電子部品の実装構造
JP2009186707A (ja) 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5263485B2 (ja) * 2008-03-06 2013-08-14 セイコーエプソン株式会社 半導体モジュールの製造方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
US8461532B2 (en) * 2009-11-05 2013-06-11 The Aerospace Corporation Refraction assisted illumination for imaging
US8138476B2 (en) 2009-11-05 2012-03-20 The Aerospace Corporation Refraction assisted illumination for imaging
US8450688B2 (en) 2009-11-05 2013-05-28 The Aerospace Corporation Refraction assisted illumination for imaging
US9007454B2 (en) 2012-10-31 2015-04-14 The Aerospace Corporation Optimized illumination for imaging
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
CN106257975A (zh) * 2015-06-18 2016-12-28 三星电机株式会社 用于屏蔽电磁波的片和无线充电装置
KR102405414B1 (ko) * 2015-10-13 2022-06-07 주식회사 위츠 자기장 차폐 시트 및 이를 포함하는 무선 충전 장치
JP6769034B2 (ja) * 2016-01-20 2020-10-14 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、および液体噴射装置
JP6834289B2 (ja) * 2016-09-21 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
CN112071819B (zh) * 2019-06-11 2023-05-16 群创光电股份有限公司 电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5578527A (en) 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5749997A (en) 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5783465A (en) 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
TW486721B (en) * 2000-08-30 2002-05-11 Acer Display Tech Inc Plasma display having auxiliary bonding pad
DE10163799B4 (de) 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP3832334B2 (ja) 2000-12-28 2006-10-11 松下電工株式会社 半導体チップ実装基板およびその製造方法
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器

Also Published As

Publication number Publication date
US7470986B2 (en) 2008-12-30
US20070031995A1 (en) 2007-02-08
JP2007048801A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4155289B2 (ja) 電気光学装置及び電子機器
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
JP4603522B2 (ja) 実装構造体、電気光学装置及び電子機器
US6963384B2 (en) Electro-optical device and electronic apparatus
KR100899052B1 (ko) 전기 광학 장치, 전기 광학 장치의 제조 방법 및 전자기기
JP2006030368A (ja) 電気光学装置、実装構造体及び電子機器
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP2008177456A (ja) 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
JP4683082B2 (ja) 半導体装置、半導体実装構造、電気光学装置
JP2008277647A (ja) 実装構造体及び電子機器
JP2007258518A (ja) 半導体装置、電気光学装置及び電子機器
JP2006278388A (ja) 実装構造体、電気光学装置及び電子機器
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2008277646A (ja) 電気光学装置用基板、実装構造体及び電子機器
JPH09101533A (ja) 液晶表示装置
JP2007187777A (ja) 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
JP2008172117A (ja) 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器
JP4577375B2 (ja) 電気光学装置及び電子機器
JP2006227048A (ja) 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
JP2007027230A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器
JP4617694B2 (ja) 実装構造体、電気光学装置、および電子機器
KR20040062197A (ko) 테이프캐리어패키지 커버구조
JP4779399B2 (ja) 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP4539268B2 (ja) 実装構造体
JP2005228871A (ja) 実装構造体、電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4155289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees