JP4779399B2 - 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 Download PDF

Info

Publication number
JP4779399B2
JP4779399B2 JP2005094125A JP2005094125A JP4779399B2 JP 4779399 B2 JP4779399 B2 JP 4779399B2 JP 2005094125 A JP2005094125 A JP 2005094125A JP 2005094125 A JP2005094125 A JP 2005094125A JP 4779399 B2 JP4779399 B2 JP 4779399B2
Authority
JP
Japan
Prior art keywords
terminal
light
conductive particles
substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005094125A
Other languages
English (en)
Other versions
JP2006276364A (ja
Inventor
健 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005094125A priority Critical patent/JP4779399B2/ja
Publication of JP2006276364A publication Critical patent/JP2006276364A/ja
Application granted granted Critical
Publication of JP4779399B2 publication Critical patent/JP4779399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、パーソナルコンピュータや携帯電話機等の電子機器並びにこれらの電子機器に用いられる電気光学装置、実装構造体及びその電気光学装置の製造方法に関する。
従来、パーソナルコンピュータや携帯電話機等といった電子機器の表示装置として電気光学装置としての液晶装置等が用いられている。この液晶装置は、例えば液晶を保持する液晶パネルと、液晶パネルに接続される回路基板とを備えている。このような液晶装置では、液晶パネル側の端子群と、回路基板側の端子群とが誤接続されることにより表示品位が低下するという問題がある。
この問題を解決するために、液晶パネル側の端子群の配列に隣接するように検査用端子を設けると共に、回路基板側の端子群に隣接するように検査用導線を設けることで、液晶パネル側の端子群と回路基板側の端子群とをACF(Anisotropic Conductive Film)を介して接続し、検査用端子と検査用導線との導通を検査し接続不良が生じているかを判定する技術が開示されている。(例えば、特許文献1参照。)。
特開平9−5381号公報(段落[0012]〜[0016]、図1)。
しかしながら、上述した技術では、例えばCOG(Chip On Glass)工程やOLB(Outer Lead Bonding)工程において、実際の導通に用いられる端子群同士がACFの導電粒子を介して接続されているか否かを、直接見て判断するわけではないので、COG(Chip On Glass)工程、OLB(Outer Lead Bonding)工程後に点灯検査をするまでは、COG工程やOLB工程での接続不良を見つけることができない。従って、COG工程後やOLB工程後で点灯検査前には接続不良を確実に判断することができるわけではない、という問題がある。この点灯検査の結果、接続不良が見つかった場合には、例えばCOG工程で実装された電子部品やOLB工程で液晶パネルに接続された回路基板が無駄になったり、無駄な工程が増えてしまったりしてしまう。
本発明は、上述の課題に鑑みてなされるもので、実際に接続される端子間の導電粒子の状態を見ることで早期に接続状態を認識でき無駄になる部材をなくすことができると共に、接続の信頼性に優れた電気光学装置、該電気光学装置の製造方法、実装構造体及び該電気光学装置を備えた電子機器を提供することを目的とする。
上記目的を達成するために、本発明の主たる観点に係る電気光学装置は、電気光学物質を保持し、それぞれが遮光部と透光部を備える複数の第1の端子を有する透光性の基板と、前記複数の第1の端子に対向して設けられた複数の第2の端子を有する被接続部材とを備え、前記第1の端子と前記第2の端子とは、前記遮光部と前記透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなることを特徴とする。
本発明では、電気光学物質を保持し、それぞれが遮光部と透光部を備える複数の第1の端子を有する透光性の基板と、複数の第1の端子に対向して設けられた複数の第2の端子を有する被接続部材とを備え、第1の端子と第2の端子とは、遮光部と透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなるので、第1の端子と第2の端子とを導電粒子を介して接続した状態で、例えば透光部に重なるように配置され基板と第2の端子とで挟まれた導電粒子を基板側から見ることができ、例えば導電粒子の潰れ状態を認識する(例えば導電粒子の形状や直径から導電粒子の潰れ状態を判断する)ことで、導電粒子を介した第1の端子と第2の端子との接続状態を判断できる。従って、接続不良と判断されたときに例えば基板と可撓性基板とを接続するOLB工程に進まずに第1の端子と第2の端子との接続をやり直す等して、第1の端子と第2の端子との導電粒子を介した接続の信頼性を向上させることができると共に、OLB工程やOLB工程で用いられる可撓性基板が無駄になることを防止することができる。
本発明の一の形態によれば、前記透光部は、その透光部と前記第2の端子とにより挟まれた前記導電粒子の潰れ状態を認識可能にするものであることを特徴とする。これにより、透光部は、その透光部と第2の端子とにより挟まれた導電粒子の潰れ状態を認識可能にするものであるので、例えば導電粒子の形状や直径から導電粒子の潰れ状態を判断することで、導電粒子を介した第1の端子と第2の端子との接続状態を判断できる。
本発明の一の形態によれば、前記透光部は、前記第1の端子に島状に設けられていることを特徴とする。これにより、透光部は、第1の端子に島状に設けられているので、例えば透光部を第1の端子の略中央に設けることで、例えば導電粒子を設ける位置がX方向やY方向にずれたとしても、少なくとも透光部には導電粒子が位置するようにでき、確実に透光部で導電粒子の潰れ状態を判断することができる。
本発明の一の形態によれば、前記透光部は前記第1の端子が切り欠かれて形成されていることを特徴とする。これにより、透光部は第1の端子が切り欠かれて形成されているので、例えば第1の端子の形状が長方形状であり、切り欠きの長手方向が第1の端子の長手方向となる場合には、導電粒子が設けられる位置が第1の端子上で長手方向に偏ったとしても確実に透光部から導電粒子の潰れ状態を例えば目視することができる。
本発明の一の形態によれば、前記透光部は前記第1の端子毎に複数設けられていることを特徴とする。これにより、透光部は第1の端子毎に複数設けられているので、例えば導電粒子が偏って設けられた場合でも、複数の透光部のいずれかによって導電粒子を目視することができ、例えば導電粒子の偏りを判断することができ、例えば偏りが大きい場合に接続し直す等して接続の信頼性の向上を図ることができる。
本発明の一の形態によれば、前記透光部には、前記遮光部に接触して透明導電部材が設けられていることを特徴とする。これにより、透光部には、遮光部に接触して透明導電部材が設けられているので、透明導電部材と第2の端子との間に、導電粒子が挟まれるようにでき、透明導電部材がない場合に無駄になっていた導電粒子の数を減少させ、第1の端子と第2の端子との間の電気抵抗を減少させることで、導電性を向上させることができる。
本発明の一の形態によれば、前記透明導電部材は、前記透光部に充填されていることを特徴とする。これにより、透明導電部材は、透光部に充填されているので、透光部に透明導電部材が充填されない隙間がある場合に比べて透光部と透明導電部材との接触面積を増加させて導電性を向上させると共に、例えば透光部に透明導電部材が充填されない隙間がある場合に無駄になっていた導電粒子をなくし、第1の端子と第2の端子との間の導電性を向上させることができる。
本発明の一の形態によれば、前記遮光部は、金属膜からなり、前記透明導電部材と前記金属膜とは、膜厚が合わされてなることを特徴とする。これにより、遮光部は、金属膜からなり、透明導電部材と金属膜とは、膜厚が合わされてなるので、透光部の導通粒子の潰れ具合がそのまま、遮光部の潰れ具合であると推測でき、より正確に導電粒子の潰れ状態を判断することができる。
本発明の一の形態によれば、前記被接続部材の前記基板への実装領域は、矩形であり、前記複数の第1の端子は、前記被接続部材の実装領域に対応し、当該実装領域の角のうち少なくともいずれか2つの角の近傍に設けられていることを特徴とする。これにより、被接続部材の基板への実装領域は、矩形であり、複数の第1の端子は、被接続部材の実装領域に対応し、当該実装領域の角のうち少なくともいずれか2つの角の近傍に設けられているので、被接続部材が基板に対して平行に実装されているか否かを、実装領域の少なくとも2つの角の近傍の第1の端子の透光部から導通粒子を目視し導通粒子の潰れ状態を判断することにより確認することができる。
本発明の他の観点にかかる実装構造体は、それぞれが遮光部と透光部とを備える複数の第1の端子を有する透光性の基板と、前記複数の第1の端子に対向して設けられた複数の第2の端子を有する被接続部材とを備え、前記第1の端子と前記第2の端子とは、前記遮光部と前記透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなることを特徴とする。
本発明では、それぞれが遮光部と透光部とを備える複数の第1の端子を有する透光性の基板と、複数の第1の端子に対向して設けられた複数の第2の端子を有する被接続部材とを備え、第1の端子と第2の端子とは、遮光部と透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなるので、第1の端子と第2の端子とを導電粒子を介して接続した状態で、例えば透光部に重なるように配置され基板と第2の端子とで挟まれた導電粒子を基板側から見ることができ、例えば導電粒子の潰れ状態を認識する(例えば導電粒子の形状や直径から導電粒子の潰れ状態を判断する)ことで、導電粒子を介した第1の端子と第2の端子との接続状態を判断できる。従って、接続不良と判断されたときに例えば基板と可撓性基板とを接続するOLB工程に進まずに第1の端子と第2の端子との接続をやり直す等して、第1の端子と第2の端子との導電粒子を介した接続の信頼性を向上させることができると共に、OLB工程やOLB工程で用いられる可撓性基板が無駄になることを防止することができる。
本発明の他の観点にかかる電気光学装置の製造方法は、電気光学物質を保持し、複数の第1の端子を有する透光性の基板と、前記複数の第1の端子に対向して設けられた複数の第2の端子を有する被接続部材とを備えた電気光学装置の製造方法において、前記複数の第1の端子を前記基板上にパターニングすると共に、該パターニングにより前記複数の第1の端子のそれぞれに透光部と遮光部とを形成する工程と、前記複数の第1の端子または前記複数の第2の端子に導電粒子を設ける工程と、前記第1の端子と、前記第2の端子とを前記導電粒子を介して接続する工程とを具備し、前記導電粒子は、前記遮光部と前記透光部とにそれぞれ重なるように配置されていることを特徴とする。
本発明では、複数の第1の端子を前記基板上にパターニングすると共に、該パターニングにより複数の第1の端子のそれぞれに透光部と遮光部とを形成する工程を備えているので、第1の端子を形成する工程とは別に第1の端子に透光部を形成する工程を追加することなく、第1の端子に透光部を形成することができると共に、複数の第1の端子または複数の第2の端子に導電粒子を設ける工程と、例えば第1の端子に被接続部材の第2の端子を圧着することで、第1の端子と、第2の端子とを導電粒子を介して接続する工程とを備え、導電粒子は、遮光部と透光部とにそれぞれ重なるように配置されているので、第1の端子と第2の端子とを導電粒子を介して接続した状態で、例えば基板と第2の端子とで挟まれた導電粒子を、基板側から見ることができ、例えば導電粒子の潰れ状態を認識する(例えば導電粒子の形状や直径から導電粒子の潰れ状態を判断する)ことで、導電粒子を介した第1の端子と第2の端子との接続状態を判断できる。従って、例えば接続不良と判断されたときに例えば可撓性基板を基板に接続するOLB工程に進まずに第1の端子と第2の端子との接続をやり直す等して、第1の端子と第2の端子との導電粒子を介した接続の信頼性を向上させることができると共に、OLB工程やOLB工程で用いられる可撓性基板が無駄になることを防止することができる。
本発明の一の形態によれば、前記透光部と遮光部とを形成する工程の後に、透明導電部材を前記基板上に成膜すると共に、該成膜により前記透明導電部材を前記透光部に充填する工程を更に具備することを特徴とする。これにより、透光部と遮光部とを形成する工程の後に、透明導電部材を基板上に成膜すると共に、該成膜により透明導電部材を透光部に充填する工程を更に備えているので、例えば画素電極となる透明導電部材を基板に設けるときに同時に透光部に透明導電部材を充填することができ、透明導電部材と第2の端子との間に導電粒子が挟まれるようにでき、透明導電部材がない場合に無駄になっていた導電粒子の数を減少させ、第1の端子と第2の端子との間の電気抵抗を減少させることで、導電性を向上させることができる。
本発明の他の観点にかかる電子機器は、上述した電気光学装置を備えたことを特徴とする。
本発明では、実際に接続される第1の端子と第2の端子との間の導電粒子の状態を見ることで早期に接続状態を確認でき無駄になる部材をなくすことができると共に、接続の信頼性に優れた電気光学装置を備えているので、コスト削減が可能であり表示性能に優れた電子機器を得ることができる。
以下、本発明に実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、電気光学装置としての液晶装置、具体的には反射半透過型のTFT(Thin Film Transistor)アクティブマトリックス方式の液晶装置、また、その液晶装置を用いた電子機器について説明するが、これに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
(第1の実施形態)
図1は本発明に係る第1の実施形態の液晶装置の概略斜視図、図2は図1の液晶装置の基板に実装された被接続部材としてのドライバICの概略平面図、図3は図1のドライバICが実装された液晶装置のA−A(B−B)断面図、図4は図3の液晶装置の基板に実装されたドライバIC(Integrated Circuit)の拡大断面図である。
(液晶装置の構成)
液晶装置1は、液晶パネル2と、液晶パネル2に接続された回路基板3とを備えている。なお、液晶装置1は、液晶パネル2を支持する図示を省略したフレーム等のその他の付帯機構が必要に応じて付設されている。
液晶パネル2は、基板4と、基板4に対向するように設けられた基板5と、基板4、5の間に設けられたシール材6及び基板4、5により封止された図示しない液晶とを備えている。液晶には、例えばTN(Twisted Nematic)が用いられている。
基板4及び基板5は、例えばガラスや合成樹脂といった透光性を有する材料からなる板状部材である。基板4の液晶側には、ゲート電極7、ソース電極8、薄膜トランジスタ素子T、画素電極9、ゲート電極7に繋がる配線11、ソース電極8に繋がる配線12、液晶を駆動するためのドライバIC15、16の後述する端子にACFを介して接続される端子を備えた配線13、14が形成されている。
ゲート電極7はX方向に、ソース電極8はY方向に、それぞれ例えばクロム等によって形成されている。ソース電極8は、図1に示すように例えば液晶装置1の右側に引き回されて形成されている。なお、ゲート電極7及びソース電極8の本数は、液晶装置1の解像度や表示領域の大きさに応じて適宜変更可能である。
薄膜トランジスタ素子Tは、ゲート電極7、ソース電極8及び画素電極9にそれぞれ接続される3つの端子を備えている。薄膜トランジスタ素子Tは画素電極9、ゲート電極7、ソース電極8に接続されている。これにより、ゲート電極7に電圧を印加したときにソース電極8から画素電極9に又はその逆に電流が流れるように構成されている。
配線11は、基板5の外周縁から基板4が張り出した領域(以下、「張り出し部」と表記する)4aでY方向に並設されている。配線11は、一端がそれぞれゲート電極7に繋がっており、それぞれの配線11の他端には、図2及び図3に示すように遮光性を有する略矩形状の端子57が形成されている。複数の端子57は、Y方向に並設されている。端子57は、例えばその外周部に設けられた遮光部17と、端子57の略中央部に島状に設けられた略矩形状の透光部(開口部)18とを備えている。配線11及び端子57は例えばクロム等により形成されている。
配線12は、張り出し部4aでY方向に並設されている。配線12は、一端がそれぞれソース電極8に繋がっており、それぞれの配線12の他端には、図2及び図3に示すように略矩形状の端子59が形成されている。複数の端子59は、Y方向に並設されている。端子59は、例えばその外周部に設けられた遮光部19と、端子59の略中央部に設けられた略矩形状の透光部20とを備えている。配線12及び端子59は例えばクロム等により形成されている。
配線13は、張り出し部4aにY方向に複数並設されている。配線13の一端は図3に示すように回路基板3に設けられている配線21に図示を省略したACF等を介して接続されており、配線13の他端には、図2及び図3に示すように略矩形状の端子62が設けられている。端子62は、例えばその外周部に設けられた遮光部22と、端子62の略中央部に設けられた略矩形状の透光部23とを備えている。配線13及び端子62は例えばクロム等により形成されている。
配線14は、張り出し部4aにY方向に複数並設されている。配線14の一端は図3に示すように回路基板3に設けられた配線21に図示を省略したACF等を介して接続されており、配線14の他端には、図2及び図3に示すように略矩形状の端子64が設けられている。端子64は、例えばその外周部に設けられた遮光部24と、端子64の略中央部に設けられた略矩形状の透光部25とを備えている。配線13及び端子64は例えばクロム等により形成されている。
ドライバIC15、16は、矩形状であり、図3に示すように後述する端子が設けられる実装用基板26と、実装用基板26の実装面26aにY方向に並設された複数の出力端子27と、実装面26aにY方向に並設された複数の入力端子28とを備えている。ドライバIC15、16は、入出力端子28、27が端子62、57にACF34を介して接続されるように、張り出し部4aに実装されている。例えばドライバIC15の基板4への実装領域は、例えば矩形状であり、図2に示すように複数の端子57は、ドライバIC15の実装領域の角のうち少なくともいずれか2つの角、例えば図1に示す角R1、R2の近傍に設けられている。
実装用基板26は、図3に示すように、例えば矩形板状である。実装用基板26には、例えば後述する電極パッドと同数の図示を省略したスルーホールが複数形成されており、実装用基板26の上面には図示を省略した半導体チップ等が筐体29に収容して設けられている。実装用基板26の構成材料には、例えば合成樹脂が用いられている。
出力端子27は、実装用基板26の実装面26aに突設されたコア30と、同じく実装面26a側に設けられた電極パッド31と、コア30と電極パッド31とに跨って設けられた金属配線32とを備えている。
コア30は、実装用基板26の長手方向に亘って設けられている。コア30は、図3に示すように、周縁が弧状の蒲鉾形状を有している。コア30の実装面26aからの高さは、例えば、15μm以下に設定されている。コア30の構成材料には例えばアクリル樹脂やエポキシ樹脂等が用いられており弾性を有している。
電極パッド31は、図3に示すように、コア30に対応して、実装用基板26の実装面26aに複数埋設されている。電極パッド31の形状は、例えば矩形板状とされている。電極パッド31同士は、物理的には接続されずに設けられている。
金属配線32は、図3に示すように、コア30と電極パッド31とに跨って設けられている。金属配線32同士は、物理的には接続されずに離間して設けられている。コア30及び金属配線32により端子27が形成されている。金属配線32の構成材料には、例えば金が用いられている。金属配線32は、図4に示すようにACF34中の導電粒子35を介して端子57に接続されている。
入力端子28は、図3に示すように出力端子27と略同様の構造であり、コア36と電極パッド37とを跨いで設けられた金属配線38は、図2に示すように導電粒子35を介して端子62、64に接続されている。
ACF34は、図3に示すようにドライバIC15、16を基板4側に実装するために用いられており、接着剤中に例えば端子57と金属配線32とを接続するための導電粒子35が混入されたものである。
導電粒子35は、例えば図6に示すように樹脂製のコアが導電膜により覆われた粒子35aが、絶縁膜35bにより覆われて形成されている。導電粒子35は、図4に示すように粒径aが例えば4.2±1μmのものが用いられている。後述するように押し潰された導電粒子35が存在する領域Sは、図2に示すように略矩形状とされている。領域Sでは、図2、図4に示すように、基板4と金属配線32(入出力端子28、27)との間で押し潰された状態で導電粒子35Aが位置していると共に、端子57の遮光部17と金属配線32との間で押し潰された状態で導電粒子35Bが位置している。導電粒子35Bにより端子57と金属配線32とが接続されている。導電粒子35Aは、例えば絶縁膜35bが破断した状態で透光性を有する基板4に直接接触して設けられている。このとき、押し潰された状態の導電粒子35Aの直径bは、例えば押し潰される前の導電粒子35の粒径aの約120%程度の長さとされている。ACF34が設けられた面積に対する導電粒子35が設けられた面積の百分率は、例えば46±12.5%程度とされている。
基板5は、例えばガラスや合成樹脂等の光透過性材料により形成されており、図1に示すように基板5の液晶側の面には、例えばITOの透明導電材料により形成された共通電極5aが設けられている。共通電極5aの液晶側には、例えば図示しないオーバーコート層及び配向膜が形成されている。
回路基板3は、図1に示すように、張り出し部4aに例えばACF等の接着剤を介して接続されている。回路基板3は、図1に示すように可撓性基材39を備えており、可撓性基材39は、図3に示すように、例えば配線13に図示を省略したACF等を介して接続された配線21を備えており、配線21を介して図示しない外部機器に接続されている。
(液晶装置の製造方法)
次に、液晶装置1の製造方法について図面を参照しながら説明する。
図5は第1の実施形態の液晶装置1の製造工程を示すフローチャートである。なお、本実施形態では、回路基板3の製造工程(S4)については、公知技術と同様なのでその説明を省略し、液晶パネル2側の製造工程について中心的に説明する。
まず、基板4に金属膜を成膜し、成膜した金属膜を用いて、例えばエッチングによりゲート電極7、配線11、透光部18を備える端子57等をパターニングする。なお、同様に配線13、透光部23を備えた端子62等を形成する(S1)。次に図示を省略したオーバーコート層や配向膜等を形成する。
次いで、基板5に共通電極5aを形成し配向膜で覆い、基板4側と基板5側とをシール材6を介して貼り合わせる。
次に、液晶パネル2に液晶を注入し、偏光板等を設ける等して液晶パネル2を形成する。
次いで、端子57、62等を覆うようにACF34を貼付ける(S2)。
続いて、ドライバIC15、16を可撓性基材39に実装する、すなわち、例えば熱圧着により、ドライバIC15、16の入出力端子28、27を、ACF34の導電粒子35を介して端子62、57等に接続する(S3)。
このとき、基板4は透光性を有しており、例えば端子57には図4に示すように透光部18が形成されているため、基板4の裏面4b側から透光部18を見たときには、例えば図6に示すように押し潰されて変形した導電粒子35Aを透視し、端子57と出力端子27との接続状態を確認することができる。なお、導電粒子35の直径aに対して端子57のZ方向の厚さは無視することができる程度に小さいので、基板4と出力端子27との間で押し潰された導電粒子35Aの状態と、端子57と出力端子27との間で押し潰された導電粒子35Bの状態とは、略同じと見ることができる。そして、所望の接続状態でない場合には、例えば、次の基板4に回路基板3を接続するOLB(Outer Lead Bonding)工程に進む前に、実装したドライバIC15等を取外す等の対応を図ることができる。
そして、基板4の裏面4b側から透光部18を見たときには、例えば図6に示すように押し潰されて変形した導電粒子35Aを透視した場合には、端子57と金属配線32とが接続されたと判断し、液晶パネル2と、回路基板3とを例えばACF等の接着剤を介して接続し(S5)、液晶パネル2に図示を省略した導光板や反射シート等を設ける等して液晶装置1を製造する(S6)。
以上で液晶装置1の製造方法についての説明を終了する。
このように本実施形態によれば、液晶を保持し、それぞれが遮光部17と透光部18を備える複数の端子57を有する透光性の基板4と、複数の端子57に対向して設けられた複数の出力端子32等を有するドライバIC15等とを備え、端子57と出力端子32は、遮光部17と透光部18に重なるように配置された複数の導通粒子35を介して接続されているので、端子57と出力端子32とを導電粒子35を介して接続した状態(例えば液晶パネル2と回路基板3との接続前に)(S3)で、例えば基板4と出力端子32とで挟まれた導電粒子35を基板4側から透視することができ、導電粒子35Aの潰れ状態を判断することで、導電粒子35を介した端子57と出力端子32との接続状態を判断できる。例えば押し潰された導電粒子35の直径bが、押し潰される前の導電粒子35の粒径aの約120%程度の長さのときに、導電粒子35を介して端子57と出力端子32とが良好に接続されたと判断(認識)する。これにより、接続不良と判断されたときに例えば液晶パネル2の基板4と回路基板3とを接続するOLB工程(S5)に進まずに端子57と出力端子32との接続をやり直す等することで、端子57と出力端子32との接続の信頼性に優れた液晶パネル2を得ると共に、OLB工程(S5)が無駄になったり回路基板3等が無駄になったりすることを防止することができる。
また、例えば端子57の略中央には透光部18が島状に設けられているので、例えばACF34を貼り付ける位置がX方向やY方向にずれたとしても、少なくとも透光部18には導電粒子35が位置するようにでき、確実に透光部18で導電粒子35の潰れ状態を判断することができる。
更に、基板4に金属膜を成膜し、成膜した金属膜を用いて、例えばエッチングによりゲート電極7、配線11、端子57等をパターニングすると共に透光部18を備える端子57を形成する工程(S1)を備えているので、端子57を形成する工程とは別に端子57に透光部18を形成する工程を追加することなく、端子57に透光部18を形成することができる。
また、例えばドライバIC15の基板4への実装領域は、矩形状であり、図2に示すように複数の端子57は、ドライバIC15の実装領域の角のうち少なくともいずれか2つの角、例えば図1に示す角R1、R2の近傍に設けられているので、ドライバIC15が基板4に対して平行に実装されているか否かを、ドライバIC15の実装領域の角R1、R2の近傍の端子57の透光部18から導通粒子35を目視して導通粒子35の潰れ状態を判断することにより、判断することができる。
(第2の実施の形態)
次に、本発明に係る第2の実施の形態の液晶装置について説明する。なお、本実施形態以降の実施形態においては、上記実施形態と同一の構成部材等には同一の符号を付しその説明を省略し、異なる箇所を中心に説明する。
図7は第2の実施の形態の液晶装置の基板4に実装されたドライバIC15の概略平面図、図8は図7の液晶装置の基板4に実装されたドライバIC15の拡大C−C断面図である。
上記第1の実施形態では、例えば端子57に透光部18を形成する例を示したが、本実施形態では、透光部18を形成するだけでなく、例えば図7、図8に示すように透光部18に後述する透明導電部材40が設けられている。
本実施形態の液晶装置は、液晶パネル2と、液晶パネル2に接続された回路基板3とを備えており、液晶パネル2は、基板4と、基板4に対向するように設けられた基板5と、基板4、5の間に設けられたシール材6及び基板4、5により封止された図示しない液晶とを備えている。
基板4及び基板5は、例えばガラスや合成樹脂といった透光性を有する材料からなる板状部材である。基板4の液晶側には、ゲート電極7、ソース電極8、薄膜トランジスタ素子T、画素電極9、ゲート電極7に繋がる配線11、ソース電極8に繋がる配線12、液晶を駆動するためのドライバIC15、16の端子27等にACF34を介して接続される端子62を備えた配線13、14が設けられている。
配線11は、張り出し部4aでY方向に並設されている。配線11は、一端がそれぞれゲート電極7に繋がっており、それぞれの配線11の他端には、図7に示すように略矩形状の端子57が設けられている。端子57は、例えばその外周部に設けられた遮光部17と、端子57の略中央部に島状に設けられた略矩形状の透光部18とを備えている。配線11及び端子57は例えばクロム等により形成されている。
配線13は、図7に示すように張り出し部4aにY方向に複数並設されている。配線13の一端は回路基板3に設けられている配線21に図示を省略したACF等を介して接続されており、配線13の他端には、図7に示すように略矩形状の端子62が形成されている。端子62は、例えばその外周部に設けられた遮光部22と、端子62の略中央部に島状に設けられた略矩形状の透光部23とを備えている。配線13及び端子62は例えばクロム等により形成されている。
透明導電部材40は、図7、図8に示すように透光部18、23の中に例えば充填されている。透明導電部材40は、その外周が透光部18、23の内周面に接触して設けられている。これにより、端子57、62と透明導電部材40との導通が確保されている。透明導電部材40が導電粒子35と接触する側の面と、端子57、62が導電粒子35と接触する側の面とは、例えば略同一面内に設けられている。透光部18での透明導電部材40の厚さcと、遮光部17の厚さdとは合わされている。
なお、図7に示すように端子59の略中央部に島状に形成された透光部20の中、及び端子64の略中央部に形成された透光部25の中にも透明導電部材40が充填されており、透明導電部材40の外周が透光部20、25の内周面に接触して設けられ、透明導電部材40が導電粒子35と接触する側の面と、端子59、64が導電粒子35と接触する側の面とは、略同一面内に設けられている。透光部20、25での透明導電部材40の厚さcと、遮光部19、24の厚さdとは合わされている。
なお、本実施形態では、例えば略矩形状に透明導電部材40が透光部18に充填されている例を示したが、透明導電部材40が遮光部17の一部に積層して設けられていてもよい。この場合にも、透光部18での透明導電部材40の厚さcと、遮光部17の厚さdとが合う領域を確保することができる。
ドライバIC15、16は、出力端子27等が設けられる実装用基板26と、実装用基板26の実装面26aにY方向に並設された複数の出力端子27と、実装面26aにY方向に並設された複数の入力端子28とを備えている。例えばドライバIC15は、端子27、28が端子57、62にACF34を介して接続されるように、張り出し部4aに実装されている。
出力端子27を構成する金属配線32は、図8に示すようにACF34中の導電粒子35を介して端子57に接続されている。
ACF34は、図8に示すようにドライバIC15、16を基板4側に実装するために用いられており、接着剤中に例えば端子57と金属配線32とを接続するための導電粒子35が混入されたものである。
導電粒子35は、例えば図6に示すように樹脂製のコアが導電膜により覆われた粒子35aが、絶縁膜35bにより覆われて形成されている。導電粒子35は、図6に示すように粒径aが例えば4.2±1μmのものが用いられている。例えば押し潰された導電粒子35が位置する領域Sは、図7に示すように略矩形状とされている。領域Sでは、透明導電部材40と金属配線32との間で押し潰された状態で導電粒子35Cが位置していると共に、端子57の遮光部17と金属配線32との間で押し潰された状態で導電粒子35Bが位置している。導電粒子35C及び導電粒子35Bにより、端子57、金属配線32とが接続されている。透明導電部材40と金属配線32との間で押し潰された状態の導電粒子35Cの直径bは、例えば押し潰される前の導電粒子35の粒径aの約120%程度の長さとされている。
(液晶装置の製造方法)
次に、第2の実施形態の液晶装置の製造方法について図面を参照しながら説明する。
図9は第2の実施形態の液晶装置の製造工程を示すフローチャートである。なお、本実施形態では、第1の実施形態の液晶装置1の製造工程と異なる製造工程(後述するS1‘)について中心的に説明する。
まず、基板4に金属膜を成膜し、成膜した金属膜を用いて、例えばエッチングによりゲート電極7、配線11、透光部18を備える端子57等をパターニングする。なお、同様に配線13、透光部23を備える端子62等を形成する(S1)。
次に、ITO等の透明導電材料を基板4上に成膜すると共に透明導電材料を透光部18に充填し、フォトリソグラフィ技術を用いて画素電極9と同時に透光部18内等に透明導電部材40を形成する(S1‘)。このとき、例えば透光部18内に透明導電部材40を充填し、透明導電部材40の外周が透光部18の内周面に接触するようにする。次に、図示を省略したオーバーコート層や配向膜等を形成する。
次いで、基板5に共通電極5aを形成し配向膜で覆い、基板4側と基板5側とをシール材6を介して貼り合わせる。
次に、液晶パネル2に液晶を注入し、偏光板等を設ける等して液晶パネル2を製造する。
次いで、端子57、62等を覆うようにACF34を貼り付ける(S2)。
続いて、ドライバIC15、16を可撓性基材39に実装する、すなわち、熱圧着により、ドライバIC15、16の入出力端子28、27を、ACF34の導電粒子35を介して端子62、57に接続する(S3)。
ここで、基板4は透光性を有しており、例えば端子57には図8に示すように透光部18内に透明導電部材40が充填されているため、基板4の裏面4b側から透光部20を見たときには、例えば図8に示すように押し潰されて変形した導電粒子35Cを透視し、端子57と出力端子27との接続状態を確認することができる。例えば押し潰された導電粒子35の直径bが、押し潰される前の導電粒子35の粒径aの約120%程度の長さのときや導電粒子35の色が変化したときに、導電粒子35を介して端子57と出力端子27とが良好に接続されたと判断(認識)する。そして、所望の接続状態でない場合には、例えば、次のOLB(Outer Lead Bonding)工程(S5)に進む前に、実装したドライバIC15を取外す等の対応を図ることができる。
次に、液晶パネル2と、回路基板3とを例えばACF等の接着剤を介して接続し(S5)、液晶パネル2に図示を省略した導光板や反射シート等を設けて液晶装置を製造する(S6)。
以上で液晶装置1の製造方法についての説明を終了する。
このように本実施形態によれば、例えば端子57に接触して透光部18に設けられた透明導電部材40を備えているので、透明導電部材40と出力端子27との間に、導電粒子35が挟まれるようにでき、透明導電部材40がない場合に無駄になっていた導電粒子35の数を減少させ、端子57と出力端子27との間の電気抵抗を減少させることで、導電性を向上させることができる。
更に、透明導電部材40は透光部18に充填されているので、透光部18に透明導電部材40が充填されない隙間がある場合に比べて透光部18と透明導電部材40との接触面積を増加させて導電性を向上させると共に、例えば透光部18に透明導電部材40が充填されない隙間がある場合に無駄になっていた導電粒子35をなくし、端子57と出力端子27との間の導電性を向上させることができる。
なお、本実施形態では、透光部18等の中に、透明導電部材40が充填されている例を示したが、これに限定されず、例えば透光部18の一部に透明電極部材が設けられるようにしてもよい。このような構成では、例えば透明電極部材の材料の量を減少させることができるので、軽量化を図ることができる。
また、例えば透光部18での透明導電部材40の厚さcと、遮光部17の厚さdとは合わされているので、例えばより正確な導電粒子35の潰れ状態の判断が必要となる場合に、端子17と出力端子32との間で導電粒子35が押し潰された状態をより正確に認識することができる。また、透明導電部材40が遮光部17等の一部に積層されている場合にも、厚さcと厚さdとが合わされている領域を確保することができるため、例えばより正確な導電粒子35の潰れ状態の判断が必要となる場合に、端子17と出力端子32との間で導電粒子35が押し潰された状態をより正確に認識することができる。
更にまた、透光部18を形成する工程の後に、透明導電材料を用いてパターンとしての画素電極9を基板4上に形成するときに、透明導電材料を透光部18に充填する工程(S1‘)を備えているので、透明導電材料を透光部18に充填する工程を追加することなく透光部18を形成するときに透明導電材料を透光部18に充填することができる。
(第3の実施の形態)
次に、本発明に係る第3の実施の形態の液晶装置について説明する。
図10は第3実施形態の液晶装置の基板と回路基板との接続部を示す概略平面図、図11は図10の液晶装置のD−D断面図である。
上記第1の実施形態では、液晶パネル2の基板4の端子57等にドライバIC15等を実装するときに基板4の端子57等に透光部18を形成する例を示したが、本実施形態では、液晶パネル2の基板4に回路基板3を接続するときに液晶パネル2の基板4に設けられた配線43に繋がる後述する端子47が例えばその外周部に設けられた遮光部45と、端子47の略中央部に島状に設けられた略矩形状の透光部46とを備えている例である。
本実施形態の液晶装置は、液晶パネル2と、液晶パネル2に接続された回路基板3とを備えている。なお、液晶装置1は、液晶パネル2を支持する図示を省略したフレーム等のその他の付帯機構が必要に応じて付設されている。
液晶パネル2は、基板4と、基板4に対向するように設けられた基板5と、基板4、5の間に設けられたシール材6及び基板4、5により封止された図示しない液晶とを備えている。
基板4及び基板5は、例えばガラスや合成樹脂といった透光性を有する材料からなる板状部材である。基板4の液晶側には、ゲート電極7、ソース電極8、薄膜トランジスタ素子T、画素電極9、ゲート電極7に繋がる配線11、ソース電極8に繋がる配線12、回路基板3の配線21の後述する端子21aにACFを介して接続される端子47を備えた配線43、44が形成されている。
配線43は、張り出し部4aにY方向に複数並設されている。配線43の一端は図10、図11に示すように回路基板3に設けられている配線21に繋がる端子21aに図10に示す導電粒子35Bを介して接続されている。押し潰された導電粒子35が位置する領域Sは、図10に示すように略矩形状とされている。領域Sでは、基板4と端子21aとの間で押し潰された状態で導電粒子35Aが位置していると共に、端子47の遮光部45と端子21aとの間で押し潰された状態で導電粒子35Bが位置している。導電粒子35Bにより端子47と端子21aとが接続されている。導電粒子35Aは、例えば絶縁膜35bが破断した状態で透光性を有する基板4に直接接触するように設けられている。このとき、導電粒子35Aの直径bは、例えば押し潰される前の導電粒子35の粒径aの約120%程度の長さとされている。
(液晶装置の製造方法)
次に、液晶装置の製造方法について図面を参照しながら説明する。
本実施形態の製造工程は、第1の実施の形態の製造工程(S1)のみが異なるので製造工程(S1)について中心的に説明する。
まず、基板4に金属膜を成膜し、成膜した金属膜を用いて、例えばエッチングによりパターニングすることでゲート電極7、配線43、透光部46を備える端子47等を形成する(S1)。
次いで、基板5に共通電極5aを形成し配向膜で覆い、基板4側と基板5側とをシール材6を介して貼り合わせる。
次に、液晶パネル2に液晶を注入し、偏光板等を設ける等して液晶パネル2を製造する。
次いで、端子57、62、47等を覆うようにACF34を張付ける(S2)。
続いて、ドライバIC15、16を可撓性基材39に実装する、すなわち、熱圧着により、ドライバIC15、16の入出力端子28、27を、ACF34の導電粒子35を介して端子57、62等に接続する(S3)。
ここで、基板4は透光性を有しており、例えば端子57には透光部18が形成されているため、基板4の裏面4b側から透光部18を見たときには、例えば押し潰されて変形した導電粒子35Aを透視でき、端子57と出力端子27との接続状態を確認することができる。なお、導電粒子35の直径aに対して端子57のZ方向の厚さは無視することができる程度に小さいので、基板4と出力端子27との間で押し潰された導電粒子35Aの状態と、端子57と出力端子27との間で押し潰された導電粒子35Bの状態とは、略同じと見ることができる。そして、所望の接続状態でない場合には、例えば、次のOLB工程に進む前に、実装したドライバIC15を取外す等の対応を図ることができる。
次に、ドライバIC15、16の接続後に、液晶パネル2の基板4上の端子47と、回路基板3の端子21aとを例えばACF等の接着剤を介して接続する(S5)。
このとき、基板4は透光性を有しており、例えば端子47には図10に示すように透光部46が形成されているため、基板4の裏面4b側から透光部46を見たときには、例えば押し潰されて変形した導電粒子35Aを透視し、端子47と端子21aとの接続状態を確認することができる。そして、所望の接続状態でない場合には、例えば、接続した回路基板3を取外す等の対応を図ることができる。
そして、液晶パネル2に図示を省略した導光板等を設ける等して液晶装置を製造する(S6)。
以上で液晶装置の製造方法についての説明を終了する。
このように本実施形態によれば、基板4に設けられた配線43は、張り出し部4aにY方向に複数並設されており、配線43の一端は図10、図11に示すように回路基板3に設けられた配線21に繋がる端子21aに導電粒子35Bを介して接続されているので、端子47と端子21aとを導電粒子35を介して接続した状態(図示を省略した導光板等を液晶パネル2に設ける工程(S6)の前の状態)で、基板4と端子21aとで挟まれた導電粒子35Aを基板4側から透視することができ、例えば導電粒子35Aの潰れ状態を判断することで、導電粒子35を介した端子47と端子21aとの接続状態を判断できる。例えば押し潰された導電粒子35の直径bが、押し潰される前の導電粒子35の粒径aの約120%程度の長さのときに、導電粒子35を介して端子47と端子21aとが良好に接続されたと判断する。これにより、接続不良と判断されたときに例えば図示を省略した導光板等を液晶パネル2に設ける工程(S6)に進まずに端子47と端子21aとの接続をやり直すことで、無駄になる工程を減少させ製造時間の短縮及び低コスト化を図ることができる。
なお、上記第1の実施形態等では、透光部18が端子57に1個だけ島状に設けられている例を示したが、例えば図12に示すように、透光部51が端子54に複数設けられているようにしてもよい。これにより、例えば導電粒子35が偏って設けられた場合でも、複数の透光部51のいずれかによって導電粒子35を目視することができ、例えば導電粒子35の偏りを判断することができ、偏りが大きい場合には、接続し直す等して接続の信頼性の向上を図ることができる。
また、上記第1の実施形態等では、透光部18等の形状が矩形状であり、透光部18が端子57等に島状に設けられている例を示したが、図13に示すように端子56を例えばX方向が長手方向となるように切り欠くことで、端子56にX方向に長くY方向に短い矩形状の切り欠き部55を設けるようにしてもよい。これにより、切り欠き部55のY方向の幅の大きさが大きくなることで接続抵抗が大きくなることを防止しつつ切り欠き部55の長手方向の長さを確保することで、ACF34が端子56上等に設けられる位置が長手方向に偏ったとしても切り欠き部55から確実に導電粒子35の潰れ状態を目視することができる。
更に、上記実施形態等では、例えば全ての端子57にそれぞれ少なくとも1個、透光部18等が形成されている例を示したが、並設された端子57に例えば1個おきに透光部を形成するようにしてもよい。この場合には、例えば第2の実施形態で透明導電部材40を形成するときに用いられるマスク等に比べて、より単純なマスクを用いることができるので、コストアップを抑制することができる。
また、上記実施形態では、例えば張り出し部4aに端子57が直線状に並設されている例を示したが、例えば図14に示すように、配線11に繋がる端子61が千鳥状に設けられ、各端子61のY方向の幅wが第1の実施形態の端子57のY方向の幅より大きくなるようにしてもよい。これにより、端子61の遮光部60と出力端子27(金属配線32)とが押し潰された導電粒子35Bを介して対向する領域Tの面積を第1の実施形態等の場合より大きくでき、例えば端子61が設けられた領域のY方向の幅を大きくすることなく、導電粒子35Bにより抵抗を減少させて導電性を向上させることができる。
(第4の実施形態・電子機器)
次に、上述した液晶装置1を備えた本発明の第4の実施形態に係る電子機器について説明する。
図15は本発明の第4の実施形態にかかる電子機器の表示制御系の全体構成の概略構成図である。
電子機器300は、表示制御系として例えば図15に示すように液晶パネル2及び表示制御回路390などを備え、その表示制御回路390は表示情報出力源391、表示情報処理回路392、電源回路393及びタイミングジェネレータ394などを有する。
また、液晶パネル2には表示領域Iを駆動するドライバIC15を含む駆動回路361を有する。
表示情報出力源391は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源391は、タイミングジェネレータ394によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路392に供給するように構成されている。
また、表示情報処理回路392はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路361へ供給する。また、電源回路393は、上述した各構成要素に夫々所定の電圧を供給する。
このように本実施形態によれば、導電粒子35を介して端子57と出力端子27とを接続した状態で(S3)、端子57と出力端子27との間の導電粒子35の潰れ状態を見ることで早期に接続状態を確認でき例えば回路基板等が無駄になることを防止することができると共に、接続の信頼性に優れた液晶装置1を備えているので、表示性能に優れた電子機器を得ることができる。
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置1等が適用可能なのは言うまでもない。
なお、本発明の電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。また、本発明の要旨を変更しない範囲で、上記各実施形態を組み合わせてもよい。
例えば、上述の実施形態ではTFT型の液晶装置1等について説明したがこれに限られるものではなく、例えばTFD(Thin Film Diode)アクティブマトリクス型、パッシブマトリクス型の液晶装置であってもよい。また、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display及びSurface‐Conduction Electron‐Emitter Display等)などの各種液晶装置に本発明を適用してもよい。
本発明に係る第1の実施形態の液晶装置の概略斜視図である。 図1の液晶装置の基板に実装されたドライバICの概略平面図である。 図1のドライバICが実装された液晶装置のA−A(B−B)断面図である。 図3の液晶装置の基板に実装されたドライバICの拡大断面図である。 第1の実施形態の液晶装置の製造工程を示すフローチャートである。 ACF外観検査時に見える導電粒子の形状を示す平面図である。 第2実施の形態の液晶装置の基板に実装されたドライバICの平面図である。 図7の液晶装置の基板に実装されたドライバICの拡大C−C断面図である。 第2の実施形態の液晶装置の製造工程を示すフローチャートである。 第3実施形態の液晶装置の基板と回路基板との接続部の概略平面図である。 図10の液晶装置のD−D断面図である。 複数の透光部を備えた端子を備えた液晶装置の概略平面図である。 切り欠き部を備えた端子を備えた液晶装置の平面図である。 千鳥状の端子を備えた液晶装置の平面図である。 本発明に係る第4の実施形態の電子機器の表示制御系の概略構成図である。
符号の説明
a…粒径、 b…直径、c、d…厚さ、T…薄膜トランジスタ素子、 S…領域、 I…表示領域、 1…液晶装置、 2…液晶パネル、 3…回路基板、 4、5…基板、 4a…張り出し部、 4b…裏面、 5a…共通電極、 6…シール材、 7…ゲート電極、 8…ソース電極、 9…画素電極、 11、12、13、14、21、43、44…配線、 15、16…ドライバIC、 、17、19、22、24、45、60 遮光部、 21a、47、56、57、54、59、61、62、64…端子、 18、20、23、25、46、51…透光部、 26…実装用基板、 26a…実装面、 27…出力端子、 29…筐体、 30、36…コア、 31、37…電極パッド、 32、38…金属配線、 34…ACF、 35、35A、35B、35C…導電粒子、 35a…粒子、 35b…絶縁膜、 39…可撓性基材、 40…透明導電部材、 55…切り欠き部、 300…電子機器、 361…駆動回路、 390…表示制御回路、 391…表示情報出力源、 392…表示情報処理回路、 392…表示情報処理回路、 393…電源回路、 394…タイミングジェネレータ

Claims (10)

  1. 電気光学物質を保持し、遮光部と透光部を備える第1の端子を有する透光性の基板と、
    前記第1の端子に対向して設けられた第2の端子を有する被接続部材とを備え、
    前記第1の端子と前記第2の端子とは、前記遮光部と前記透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなる電気光学装置において、
    前記透光部には、前記遮光部に接触する透明導電部材が設けられ、
    前記遮光部は、金属膜からなり、
    前記透明導電部材は、前記金属膜と膜厚が合わされてなることを特徴とする電気光学装置。
  2. 前記透光部は、その透光部と前記第2の端子とにより挟まれた前記導電粒子の潰れ状態を認識可能にするものであることを特徴とする請求項1に記載の電気光学装置。
  3. 前記透光部は、前記第1の端子に島状に設けられていることを特徴とする請求項1又は請求項2に記載の電気光学装置。
  4. 前記透光部は前記第1の端子が切り欠かれて形成されていることを特徴とする請求項1又は請求項2に記載の電気光学装置。
  5. 前記透光部は前記第1の端子毎に複数設けられていることを特徴とする請求項1から請求項4のうちのいずれか一項に記載の電気光学装置。
  6. 前記透明導電部材は、前記透光部に充填されていることを特徴とする請求項1から請求項5のうちのいずれか一項に記載の電気光学装置。
  7. 前記被接続部材の前記基板への実装領域は、矩形であり、
    前記第1の端子は、前記被接続部材の実装領域に対応し、当該実装領域の角のうち少なくともいずれか2つの角の近傍に設けられていることを特徴とする請求項1から請求項6のうちのいずれか一項に記載の電気光学装置。
  8. 遮光部と透光部とを備える第1の端子を有する透光性の基板と、
    前記第1の端子に対向して設けられた第2の端子を有する被接続部材とを備え、
    前記第1の端子と前記第2の端子とは、前記遮光部と前記透光部とにそれぞれ重なるように配置された複数の導通粒子を介して接続されてなる実装構造体において、
    前記透光部には、前記遮光部に接触して透明導電部材が設けられ、
    前記遮光部は、金属膜からなり、
    前記透明導電部材と前記金属膜とは、膜厚が合わされてなることを特徴とする実装構造体。
  9. 電気光学物質を保持し、第1の端子を有する透光性の基板と、前記第1の端子に対向して設けられた第2の端子を有する被接続部材とを備えた電気光学装置の製造方法において、
    前記透光性の基板上に金属膜を成膜し、成膜した前記金属膜を用いて、第1の端子を前記基板上にパターニングすると共に、該パターニングにより前記第1の端子のそれぞれに透光部と遮光部とを形成する工程と、
    前記透光部と遮光部とを形成する工程の後に、透明導電部材を前記基板上に成膜すると共に、該成膜により前記透明導電部材を前記透光部に充填する工程と、
    前記第1の端子または前記第2の端子に導電粒子を設ける工程と、
    前記第1の端子と、前記第2の端子とを前記導電粒子を介して接続する工程とを具備し、
    前記透明導電部材と前記金属膜とは、膜厚が合わされており、
    前記導電粒子は、前記遮光部と前記透光部とにそれぞれ重なるように配置されていることを特徴とする電気光学装置の製造方法。
  10. 請求項1から請求項7のうちのいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2005094125A 2005-03-29 2005-03-29 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 Expired - Fee Related JP4779399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005094125A JP4779399B2 (ja) 2005-03-29 2005-03-29 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005094125A JP4779399B2 (ja) 2005-03-29 2005-03-29 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器

Publications (2)

Publication Number Publication Date
JP2006276364A JP2006276364A (ja) 2006-10-12
JP4779399B2 true JP4779399B2 (ja) 2011-09-28

Family

ID=37211207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005094125A Expired - Fee Related JP4779399B2 (ja) 2005-03-29 2005-03-29 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器

Country Status (1)

Country Link
JP (1) JP4779399B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063689A (ja) * 1992-06-17 1994-01-14 Sony Chem Corp 液晶パネル
JPH11125837A (ja) * 1997-10-22 1999-05-11 Nanokkusu Kk チップオンガラス液晶表示装置
JP2000284307A (ja) * 1999-03-29 2000-10-13 Nanox Kk チップオンガラス液晶表示装置
JP2002323865A (ja) * 2001-04-25 2002-11-08 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2006276364A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
KR101387837B1 (ko) 플렉시블 기판 및 이를 구비한 전기 광학 장치, 그리고전자 기기
US8081285B2 (en) Mounting structure mounting substrate, electro-optical device, and electronic apparatus
JP4285484B2 (ja) 電気光学装置、電気光学装置用基板、回路基板、実装構造体及び電子機器
US8035789B2 (en) Mounting structure, electro-optical device, input device, method of manufacturing mounting structure, and electronic apparatus
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
JP4306590B2 (ja) 電気光学装置及び電子機器
JP3979405B2 (ja) 電気光学装置、実装構造体及び電子機器
JP5315747B2 (ja) 表示装置
JP4894477B2 (ja) 電気光学装置、実装構造体及び電子機器
JP4779399B2 (ja) 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2007214164A (ja) 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
JP2007086110A (ja) 電気光学装置及び電子機器
JP2008172117A (ja) 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器
JP2006269583A (ja) 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2006278388A (ja) 実装構造体、電気光学装置及び電子機器
JP4608881B2 (ja) 電気光学措置用基板、電気光学装置及び電子機器
JP4506169B2 (ja) 電気光学装置用基板、電気光学装置用基板の検査方法、電気光学装置、電気光学装置の検査方法及び電子機器
JP4941203B2 (ja) 実装構造体、実装構造体の検査方法及び電気光学装置
JP4107348B2 (ja) 電気光学装置、実装構造体及び電子機器
JP2006313186A (ja) 電気光学装置及び電子機器
JP2006215224A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP4432549B2 (ja) 電気光学装置及び電子機器
JP2005181705A (ja) 電気光学装置用基板、電気光学装置、検査装置、電子機器、検査方法及び電気光学装置の製造方法
JP2007264230A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2009076526A (ja) 実装構造体、実装構造体の検査方法及び電気光学装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4779399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees