JP2006215224A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDFInfo
- Publication number
- JP2006215224A JP2006215224A JP2005027276A JP2005027276A JP2006215224A JP 2006215224 A JP2006215224 A JP 2006215224A JP 2005027276 A JP2005027276 A JP 2005027276A JP 2005027276 A JP2005027276 A JP 2005027276A JP 2006215224 A JP2006215224 A JP 2006215224A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- optical device
- driver
- wiring patterns
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 プローブを用いて、配線パターンの形成不良の有無を正確に検査することができる電気光学装置、電気光学装置の製造方法、及びそのような電気光学装置を備えた電子機器を提供する。
【解決手段】 電気光学装置において、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、ダミー端子又は位置合わせマークと、を備え、ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、ダミー端子又は位置合わせマークが、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してある。
【選択図】 図３
【解決手段】 電気光学装置において、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、ダミー端子又は位置合わせマークと、を備え、ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、ダミー端子又は位置合わせマークが、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してある。
【選択図】 図３
Description
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。特に、プローブを用いて、配線パターンの形成不良の有無を正確に検査することができる電気光学装置、電気光学装置の製造方法、及びそのような電気光学装置を備えた電子機器に関する。
従来、電気光学装置の一態様として、それぞれ電極が形成された一対の基板を対向配置するとともに、それぞれの電極の交差領域である複数の画素に印加する電圧を選択的にオン、オフさせることによって、当該画素領域の液晶材料を通過する光を変調させ、画像や文字等の像を表示させる、液晶装置が多用されている。
かかる液晶装置において、それぞれの画素における液晶材料を駆動させるために、ドライバＩＣを基板上に実装するとともに、当該ドライバＩＣから出力される駆動信号を、基板上に形成された複数の配線パターンを介して、それぞれの電極に供給している。
かかる液晶装置において、それぞれの画素における液晶材料を駆動させるために、ドライバＩＣを基板上に実装するとともに、当該ドライバＩＣから出力される駆動信号を、基板上に形成された複数の配線パターンを介して、それぞれの電極に供給している。
ここで、かかる液晶装置の製造工程において、配線パターンの形成不良に起因する表示不良を防ぐために、形成した複数の配線パターンが、ショートや断線等の形成不良を生じていないかを確認するための検査が実施されている。かかる検査は、例えば、形成する配線パターンに直線状部を設けるとともに、複数の検査ピンを有するプローブを二つ使用し、当該直線状部に対して、異なるプローブを一本おきに接触させて、二つのプローブ間に電流が流れるかを確認することにより実施することができる。
ただし、近年、画素設計の高精細化に伴い、配線パターンのピッチ間隔が小さくなってきている一方、検査に使用するプローブにおける複数の検査ピンのピッチ間隔を小さくすることにも限界があるため、ドライバＩＣの実装領域周辺等、ピッチ間隔が比較的大きい直線状部を利用して、プローブ検査をする必要がある。すなわち、複数の検査ピンをそれぞれ一つの配線パターンに正確に接触させることができず、ショート等が発生していないにもかかわらず、誤判定されてしまうことを防ぐ必要がある。
ただし、近年、画素設計の高精細化に伴い、配線パターンのピッチ間隔が小さくなってきている一方、検査に使用するプローブにおける複数の検査ピンのピッチ間隔を小さくすることにも限界があるため、ドライバＩＣの実装領域周辺等、ピッチ間隔が比較的大きい直線状部を利用して、プローブ検査をする必要がある。すなわち、複数の検査ピンをそれぞれ一つの配線パターンに正確に接触させることができず、ショート等が発生していないにもかかわらず、誤判定されてしまうことを防ぐ必要がある。
そこで、配線パターンのピッチ間隔が狭い場合であっても、かかるプローブ検査を正確に行うことができる配線パターンを備えた電気光学装置が提案されている。より具体的には、図１５に示すように、基板上の電気光学物質に対向する領域以外の領域に形成された引回し配線部７１１Ａは、第１の部分７１３と、当該第１の部分７１３よりも幅が狭い第２の部分７１４とを有し、一つのプローブを用いてプローブ検査を行う際に、プローブを各引回し配線７１１の第２の部分７１４に接触させることができる電気光学装置である（例えば、特許文献１参照）。
特開２００２−２０２７３３号公報 （特許請求の範囲、図３）
しかしながら、特許文献１の電気光学装置をプローブ検査する場合であっても、検査領域の周囲に、ドライバＩＣ実装時の水平安定性を確保するためのダミー端子や、ドライバＩＣ及び基板上の接続用端子を導電圧着するための異方性導電フィルム（ＡＣＦ）の配置位置を規定する位置合わせマークが形成されている場合には、正確に検査できない場合があった。
すなわち、図１６に示すように、ドライバ実装領域６１３又はその近傍において、ドライバＩＣとの接続用端子６１７が存在しない箇所にダミー端子６１９を形成したり、ＡＣＦの配置位置を決めるための位置合わせマーク６２７を形成したりする場合がある。かかるダミー端子や位置合わせマークは、製造工程の効率化の関係上、画像表示に使用される接続用端子と同時工程で、同じ導電性材料を用いて形成されている。したがって、プローブがそれらのダミー端子等に乗り上げた場合には、当該ダミー端子を介して、複数のプローブ間に電流が流れ、ショート等の誤判定をするという問題があった。
すなわち、図１６に示すように、ドライバ実装領域６１３又はその近傍において、ドライバＩＣとの接続用端子６１７が存在しない箇所にダミー端子６１９を形成したり、ＡＣＦの配置位置を決めるための位置合わせマーク６２７を形成したりする場合がある。かかるダミー端子や位置合わせマークは、製造工程の効率化の関係上、画像表示に使用される接続用端子と同時工程で、同じ導電性材料を用いて形成されている。したがって、プローブがそれらのダミー端子等に乗り上げた場合には、当該ダミー端子を介して、複数のプローブ間に電流が流れ、ショート等の誤判定をするという問題があった。
そこで、本発明の発明者らは鋭意努力し、配線パターンのプローブ検査を行う領域の周囲に存在するダミー端子や位置合わせマークを、検査領域における配線パターンのピッチ間隔と一致させるように分割することにより、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、プローブが当該ダミー端子等に乗り上げた場合であっても、ショート等の誤判定がされることを防止して、プローブ検査を正確に行うことができる電気光学装置を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置の製造方法、及びそのような電気光学装置を備えた電子機器を提供することである。
すなわち、本発明は、プローブが当該ダミー端子等に乗り上げた場合であっても、ショート等の誤判定がされることを防止して、プローブ検査を正確に行うことができる電気光学装置を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置の製造方法、及びそのような電気光学装置を備えた電子機器を提供することである。
本発明によれば、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置であって、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、当該接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子と、を備え、ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、ダミー端子が、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする電気光学装置が提供され、上述した問題を解決することができる。
すなわち、ダミー端子を所定のピッチ間隔で分割することにより、プローブ検査をする際に複数の検査ピンが当該ダミー端子に乗り上げた場合であっても、ダミー端子を介して複数の検査ピン間に電流が流れることがないために、誤判定を防止することができる。したがって、配線パターンにおけるショートや断線等の形成不良を正確に検知することができるため、そのような形成不良が発生していないにもかかわらず、不良品と判定することがなくなり、電気光学装置の製造効率を著しく向上させることができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域であって、その端部からドライバ実装領域までの距離が、プローブ検査に用いるプローブの長さ未満となる程度に近接している領域を意味するものとする。
すなわち、ダミー端子を所定のピッチ間隔で分割することにより、プローブ検査をする際に複数の検査ピンが当該ダミー端子に乗り上げた場合であっても、ダミー端子を介して複数の検査ピン間に電流が流れることがないために、誤判定を防止することができる。したがって、配線パターンにおけるショートや断線等の形成不良を正確に検知することができるため、そのような形成不良が発生していないにもかかわらず、不良品と判定することがなくなり、電気光学装置の製造効率を著しく向上させることができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域であって、その端部からドライバ実装領域までの距離が、プローブ検査に用いるプローブの長さ未満となる程度に近接している領域を意味するものとする。
また、本発明の別の態様は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置であって、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、ドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークと、を備え、ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、位置合わせマークが、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする電気光学装置である。
すなわち、位置合わせマークを所定のピッチ間隔で分割することにより、プローブ検査をする際に複数の検査ピンが当該位置合わせマークに乗り上げた場合であっても、位置合わせマークを介して複数の検査ピン間に電流が流れることがないために、誤判定を防止することができる。したがって、配線パターンにおけるショートや断線等の形成不良を正確に検知することができるため、そのような形成不良が発生していないにもかかわらず、不良品と判定することがなくなり、電気光学装置の製造効率を著しく向上させることができる。
すなわち、位置合わせマークを所定のピッチ間隔で分割することにより、プローブ検査をする際に複数の検査ピンが当該位置合わせマークに乗り上げた場合であっても、位置合わせマークを介して複数の検査ピン間に電流が流れることがないために、誤判定を防止することができる。したがって、配線パターンにおけるショートや断線等の形成不良を正確に検知することができるため、そのような形成不良が発生していないにもかかわらず、不良品と判定することがなくなり、電気光学装置の製造効率を著しく向上させることができる。
また、本発明の電気光学装置を構成するにあたり、ダミー端子又は位置合わせマークが、接続用端子と同じ導電性材料からなることが好ましい。
このように構成することにより、製造工程の増加を防ぎつつ、プローブ検査を正確に実施することができる電気光学装置を提供することができる。
このように構成することにより、製造工程の増加を防ぎつつ、プローブ検査を正確に実施することができる電気光学装置を提供することができる。
また、本発明の電気光学装置を構成するにあたり、検査領域を前記ドライバ実装領域下に配置するために、複数の配線パターンが、接続用端子を越えてドライバ実装領域下まで延設してあることが好ましい。
このように構成することにより、ドライバ実装領域を利用してプローブ検査を行うことができるために、他の領域に配線パターンの検査領域を設ける必要がなくなり、基板張出部、ひいては電気光学装置用基板の外形の小型化を図ることができる。
このように構成することにより、ドライバ実装領域を利用してプローブ検査を行うことができるために、他の領域に配線パターンの検査領域を設ける必要がなくなり、基板張出部、ひいては電気光学装置用基板の外形の小型化を図ることができる。
また、本発明の電気光学装置を構成するにあたり、ダミー端子又は位置合わせマークが、検査領域における配線パターンが連続して存在すると想定した場合における、当該想定した配線パターンの配置と一致するように配置されていることが好ましい。
このように構成することにより、検査領域の端部付近の配線パターンに対してプローブ検査をする際に、プローブが傾いて、一部の検査ピンと配線パターンとの接触が不十分となることを防止して、プローブ検査を正確に実施することができる。
このように構成することにより、検査領域の端部付近の配線パターンに対してプローブ検査をする際に、プローブが傾いて、一部の検査ピンと配線パターンとの接触が不十分となることを防止して、プローブ検査を正確に実施することができる。
また、本発明の電気光学装置を構成するにあたり、検査領域は、複数の配線パターンの直線状部を含むことが好ましい。
このように構成することにより、複数の検査ピンを有するプローブを、一方向に移動させることによって、容易に配線パターンの形成不良の有無を検証することができる。
このように構成することにより、複数の検査ピンを有するプローブを、一方向に移動させることによって、容易に配線パターンの形成不良の有無を検証することができる。
また、本発明の別の態様は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置の製造方法であって、電気光学装置用基板上に、導電性材料をパターニングして形成することにより、ドライバ実装領域に相当する領域又はその近傍に、形成される配線パターンの形成状態を検証するための検査領域として用いられる直線状部を含む、複数の配線パターンを形成するための配線パターン形成工程と、複数の配線パターンが形成された電気光学装置用基板上に、さらに導電性材料をパターニングして形成することにより、複数の配線パターンに対応させて、ドライバと接続される接続用端子を形成するとともに、当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、検査領域における複数の配線パターンのピッチ間隔と一致するように分割されたダミー端子、又はドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークを形成するための端子形成工程と、検査領域における直線状部にプローブを接触させて、複数の配線パターンの形成状態を検証するための検査工程と、を含むことを特徴とする電気光学装置の製造方法である。
すなわち、ダミー端子又は位置合わせマークを所定のピッチ間隔で分割することにより、プローブの検査ピンがダミー端子や位置合わせマーク上に乗り上げた場合であっても、誤判定することがなくなり、配線パターンの形成不良を正確に検証できる。したがって、配線パターンの形成不良に起因した表示不良の発生の少ない電気光学装置を効率的に製造することができる。また、逆に、プローブ検査における誤判定がなくなるために、配線パターンの形成不良がないにもかかわらず、不良品と判定することがなくなり、製造効率を著しく向上させることができる。
すなわち、ダミー端子又は位置合わせマークを所定のピッチ間隔で分割することにより、プローブの検査ピンがダミー端子や位置合わせマーク上に乗り上げた場合であっても、誤判定することがなくなり、配線パターンの形成不良を正確に検証できる。したがって、配線パターンの形成不良に起因した表示不良の発生の少ない電気光学装置を効率的に製造することができる。また、逆に、プローブ検査における誤判定がなくなるために、配線パターンの形成不良がないにもかかわらず、不良品と判定することがなくなり、製造効率を著しく向上させることができる。
また、本発明のさらに別の態様は、上述したいずれかの電気光学装置を備えた電子機器である。
すなわち、配線パターンに対するプローブ検査を正確に行うことができる電気光学装置を備えているために、配線パターンの形成不良に起因した表示不良の発生率が低い電子機器を効率的に提供することができる。
すなわち、配線パターンに対するプローブ検査を正確に行うことができる電気光学装置を備えているために、配線パターンの形成不良に起因した表示不良の発生率が低い電子機器を効率的に提供することができる。
以下、図面を参照して、本発明の電気光学装置、電気光学装置の製造方法、及び電気光学装置を含む電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
［第１実施形態］
本発明の第１実施形態は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置である。
かかる電気光学装置は、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、当該接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子と、を備え、
ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
ダミー端子が、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする。
以下、図１〜図１０を適宜参照しながら、本発明の第１実施形態の電気光学装置について、ドライバが実装されるとともにスイッチング素子としてのＴＦＤ素子（Thin Film Diode）を備えた素子基板と、対向するカラーフィルタ基板と、を含む液晶装置を例に採って説明する。ただし、本発明の電気光学装置は、ＴＦＤ素子を備えたアクティブマトリクス型の液晶装置に限定されるものではなく、ＴＦＴ素子（Thin Film Transistor）を備えた液晶装置や、パッシブマトリクス型の液晶装置であっても構わない。
なお、それぞれの図において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略する。
本発明の第１実施形態は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置である。
かかる電気光学装置は、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、当該接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子と、を備え、
ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
ダミー端子が、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする。
以下、図１〜図１０を適宜参照しながら、本発明の第１実施形態の電気光学装置について、ドライバが実装されるとともにスイッチング素子としてのＴＦＤ素子（Thin Film Diode）を備えた素子基板と、対向するカラーフィルタ基板と、を含む液晶装置を例に採って説明する。ただし、本発明の電気光学装置は、ＴＦＤ素子を備えたアクティブマトリクス型の液晶装置に限定されるものではなく、ＴＦＴ素子（Thin Film Transistor）を備えた液晶装置や、パッシブマトリクス型の液晶装置であっても構わない。
なお、それぞれの図において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略する。
１．液晶装置の基本構造
まず、図１及び図２を参照して、本発明に係る第１実施形態の液晶装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶装置１０の概略斜視図であり、図２は、図１中のＥＥ断面を矢印方向に見た概略断面図である。なお、図１及び図２中、下側の面が画像表示面であって、矢印Ｗの方向から画像を視認することができる。
かかる液晶装置１０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶装置１０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを、必要に応じて適宜取付けられて使用される。
また、液晶装置１０は、ガラス基板等を基体６１とする素子基板６０と、同様にガラス基板等を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部２３ａを介して液晶材料２１を注入した後、封止材２５にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
まず、図１及び図２を参照して、本発明に係る第１実施形態の液晶装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶装置１０の概略斜視図であり、図２は、図１中のＥＥ断面を矢印方向に見た概略断面図である。なお、図１及び図２中、下側の面が画像表示面であって、矢印Ｗの方向から画像を視認することができる。
かかる液晶装置１０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶装置１０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを、必要に応じて適宜取付けられて使用される。
また、液晶装置１０は、ガラス基板等を基体６１とする素子基板６０と、同様にガラス基板等を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部２３ａを介して液晶材料２１を注入した後、封止材２５にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
また、カラーフィルタ基板３０における基体３１の内面、すなわち、素子基板６０に対向する表面上には、ストライプ状に配列された複数の走査電極３３が形成されている。一方、素子基板６０における基体６１の内面、すなわち、カラーフィルタ基板３０に対向する表面上に、マトリクス状に配置された複数の画素電極６３が形成されている。そして、画素電極６３は、スイッチング素子としてのＴＦＤ素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域Ａを構成することになる。
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５の一部、引回し配線６６の一部及び、独立して形成された複数の配線からなる外部接続用端子６７が形成されている。そして、データ線６５又は引回し配線６６の端部には、液晶駆動回路等を内蔵したドライバＩＣ（駆動用半導体素子）９１が実装されている。さらに、当該ドライバＩＣ９１は外部接続用端子６７の一方の端部とも電気的に接続されているとともに、外部接続用端子６７の他方の端部は、フレキシブル回路基板９３等と電気的に接続されている。
このように構成された液晶装置１０において、ドライバＩＣ９１からの駆動用信号を、データ線６５及びＴＦＤ素子６９を介して画素電極３３に出力するとともに、走査信号を、引回し配線６６を介して走査電極３３に出力する。そして、電圧が印加された画素の液晶材料２１に電界が発生するため、当該画素における液晶材料２１中を、光を通過させ、又は通過させないようにでき、表示領域全体として文字、図形等の画像を表示させることができる。
このように構成された液晶装置１０において、ドライバＩＣ９１からの駆動用信号を、データ線６５及びＴＦＤ素子６９を介して画素電極３３に出力するとともに、走査信号を、引回し配線６６を介して走査電極３３に出力する。そして、電圧が印加された画素の液晶材料２１に電界が発生するため、当該画素における液晶材料２１中を、光を通過させ、又は通過させないようにでき、表示領域全体として文字、図形等の画像を表示させることができる。
２．カラーフィルタ基板
また、かかるカラーフィルタ基板３０は、基本的に、ガラス基板等からなる基体３１上に、遮光膜３９と、着色層３７と、透明樹脂層４０と、走査電極３３と、が順次積層されて構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、カラーフィルタ基板が、半透過反射型又は反射型の液晶装置に使用される基板である場合には、例えば、カラーフィルタ基板３０上の遮光膜３９の下層に、所定形状にパターニングされたアルミニウム膜等からなる光反射膜が形成されている。
また、かかるカラーフィルタ基板３０は、基本的に、ガラス基板等からなる基体３１上に、遮光膜３９と、着色層３７と、透明樹脂層４０と、走査電極３３と、が順次積層されて構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、カラーフィルタ基板が、半透過反射型又は反射型の液晶装置に使用される基板である場合には、例えば、カラーフィルタ基板３０上の遮光膜３９の下層に、所定形状にパターニングされたアルミニウム膜等からなる光反射膜が形成されている。
また、遮光膜３９は、隣接する画素領域間において光の混色を防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色剤を分散させることにより濃度調整をして、所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
かかる着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
かかる着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
また、着色層３７上には、アクリル樹脂やエポキシ樹脂などの感光性樹脂材料からなる透明樹脂層４０が形成されているとともに、透明樹脂層４０の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極は、一方向に配列された画素からなる画素列毎に、複数の透明電極が並列したストライプ状に構成されている。
また、走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が全面的に形成されている。かかる配向膜は、ラビング処理をするなどして、液晶材料の配向性を制御するための部材である。
また、走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が全面的に形成されている。かかる配向膜は、ラビング処理をするなどして、液晶材料の配向性を制御するための部材である。
３．素子基板
（１）基本構成
また、素子基板６０は、基本的に、ガラス基板等からなる基体６１と、画素電極６３と、データ線６５と、引回し配線（図示せず）と、スイッチング素子としてのＴＦＤ素子６９と、から構成されている。また、画素電極６３上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。そして、素子基板６０における基板張出部６０Ｔ上には、データ線６５や引回し配線（図示せず）に対して電気的に接続されるようにドライバＩＣ９１が実装されている。
（１）基本構成
また、素子基板６０は、基本的に、ガラス基板等からなる基体６１と、画素電極６３と、データ線６５と、引回し配線（図示せず）と、スイッチング素子としてのＴＦＤ素子６９と、から構成されている。また、画素電極６３上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。そして、素子基板６０における基板張出部６０Ｔ上には、データ線６５や引回し配線（図示せず）に対して電気的に接続されるようにドライバＩＣ９１が実装されている。
かかる素子基板６０を、基板面に対して垂直方向から見た概略平面図を図３に示す。かかる図３では、配向膜や偏光板等は省略されている。
かかる素子基板６０において、データ線６５は、ストライプ状に配列された複数の配線からなり、それぞれのデータ線６５の間には、画素電極６３がマトリクス状に配置されている。また、当該画素電極６３は、後述するＴＦＤ素子６９を介して、データ線６５と電気的に接続されている。そして、データ線６５は、一端側が基板張出部６０Ｔ上に実装されたドライバＩＣ９１に対して電気的に接続されており、ドライバＩＣ９１からの駆動用信号を画素電極３３に対して出力できるように構成されている。
かかるデータ線６５は、製造工程の簡略化の観点から、後述するＴＦＤ型素子の形成と同時に形成されるため、例えば、タンタル層、酸化タンタル層、及びクロム層が順次形成されて構成されている。また、画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成されている。
かかる素子基板６０において、データ線６５は、ストライプ状に配列された複数の配線からなり、それぞれのデータ線６５の間には、画素電極６３がマトリクス状に配置されている。また、当該画素電極６３は、後述するＴＦＤ素子６９を介して、データ線６５と電気的に接続されている。そして、データ線６５は、一端側が基板張出部６０Ｔ上に実装されたドライバＩＣ９１に対して電気的に接続されており、ドライバＩＣ９１からの駆動用信号を画素電極３３に対して出力できるように構成されている。
かかるデータ線６５は、製造工程の簡略化の観点から、後述するＴＦＤ型素子の形成と同時に形成されるため、例えば、タンタル層、酸化タンタル層、及びクロム層が順次形成されて構成されている。また、画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成されている。
また、データ線６５と画素電極６３とを電気的に接続するＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜、及びクロム（Ｃｒ）からなる素子第２電極が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極及び素子第２電極の両端子間に印加されると導通状態となるアクティブ素子である。
また、二個のＴＦＤ素子は、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子及び第２のＴＦＤ素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
また、二個のＴＦＤ素子は、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子及び第２のＴＦＤ素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
また、引回し配線６６は、ドライバ実装領域が存在する辺に対して垂直方向に延びる二辺に沿って形成されている。かかる引回し配線６６は、一端側において、対向するカラーフィルタ基板のそれぞれの走査電極と、シール材に含まれる導電性粒子を介して電気的に接続されている。また、多端側は、ドライバＩＣ９１に対して電気的に接続されており、ドライバＩＣ９１からの走査信号を走査電極に対して出力できるように構成されている。
かかる引回し配線６６は、タンタル層、酸化タンタル層、及びクロム層等の金属材料や、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成することができる。
かかる引回し配線６６は、タンタル層、酸化タンタル層、及びクロム層等の金属材料や、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成することができる。
（２）接続用端子
次に、素子基板における、ドライバ実装領域を含む基板張出部の拡大平面図を図４に示す。
かかるドライバ実装領域１３における、ドライバＩＣとデータ線６５との接続箇所や、ドライバＩＣと引回し配線６６との接続箇所には、導電性の材料からなる接続用端子１７を備えている。かかる接続用端子１７は、例えば、１５μｍの高さのバンプからなり、基板上において、データ線６５や引回し配線６６に対して接続されるとともに、ドライバＩＣの端子と電気的に接続される。
かかる接続用端子を構成する導電性の材料としては、例えば、銀やアルミニウム等の金属材料や、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料とすることができる。ここで、本実施形態の液晶装置は透過型の液晶装置であり、素子基板上には、アルミニウムや銀からなる部材が形成されていないことから、製造工程の簡略化や、製造コストの低減の観点から、ＩＴＯ等の画素電極と同じ材料を用いて形成されていることが好ましい。
次に、素子基板における、ドライバ実装領域を含む基板張出部の拡大平面図を図４に示す。
かかるドライバ実装領域１３における、ドライバＩＣとデータ線６５との接続箇所や、ドライバＩＣと引回し配線６６との接続箇所には、導電性の材料からなる接続用端子１７を備えている。かかる接続用端子１７は、例えば、１５μｍの高さのバンプからなり、基板上において、データ線６５や引回し配線６６に対して接続されるとともに、ドライバＩＣの端子と電気的に接続される。
かかる接続用端子を構成する導電性の材料としては、例えば、銀やアルミニウム等の金属材料や、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料とすることができる。ここで、本実施形態の液晶装置は透過型の液晶装置であり、素子基板上には、アルミニウムや銀からなる部材が形成されていないことから、製造工程の簡略化や、製造コストの低減の観点から、ＩＴＯ等の画素電極と同じ材料を用いて形成されていることが好ましい。
（３）検査領域
また、ドライバ実装領域１３又は当該ドライバ実装領域１３に近接する領域には、素子基板６０の製造段階で、データ線６５や引回し配線６６におけるショートや断線等の形成不良の有無を検証するための検査領域１５を備えている。かかる検査領域１５においては、素子基板６０の製造段階で、データ線６５及び引回し配線６６の形成後に、複数の検査ピンを有するプローブを用いて検査が行われる。そのために、それぞれのデータ線６５や引回し配線６６において、０．５〜１．０ｍｍ程度の長さの直線状部１１が、例えば、５０μｍ程度のピッチ間隔で形成されている。
より具体的には、プローブ検査とは、図１３（ａ）〜（ｃ）に示すように、検査領域におけるデータ線や引回し配線の直線状部１１のピッチ間隔の二倍の間隔で配置された複数の検査ピン２２を有する二つのプローブ２１を用いて、異なるプローブ２１を一本おきに接触させつつ、検査領域上をスライドさせて行われる。また、データ線や引回し配線においてショート等が生じている場合には、それら二つのプローブ２１の間に電流が流れるために、形成不良の有無を検証することができる。そして、かかる検査に使用されるプローブの構造上、複数の検査ピンの間隔を狭くすることにも限界があるために、複数のデータ線や引回し配線において、所定間隔で配列された直線状部が形成された領域を確保する必要がある。
また、ドライバ実装領域１３又は当該ドライバ実装領域１３に近接する領域には、素子基板６０の製造段階で、データ線６５や引回し配線６６におけるショートや断線等の形成不良の有無を検証するための検査領域１５を備えている。かかる検査領域１５においては、素子基板６０の製造段階で、データ線６５及び引回し配線６６の形成後に、複数の検査ピンを有するプローブを用いて検査が行われる。そのために、それぞれのデータ線６５や引回し配線６６において、０．５〜１．０ｍｍ程度の長さの直線状部１１が、例えば、５０μｍ程度のピッチ間隔で形成されている。
より具体的には、プローブ検査とは、図１３（ａ）〜（ｃ）に示すように、検査領域におけるデータ線や引回し配線の直線状部１１のピッチ間隔の二倍の間隔で配置された複数の検査ピン２２を有する二つのプローブ２１を用いて、異なるプローブ２１を一本おきに接触させつつ、検査領域上をスライドさせて行われる。また、データ線や引回し配線においてショート等が生じている場合には、それら二つのプローブ２１の間に電流が流れるために、形成不良の有無を検証することができる。そして、かかる検査に使用されるプローブの構造上、複数の検査ピンの間隔を狭くすることにも限界があるために、複数のデータ線や引回し配線において、所定間隔で配列された直線状部が形成された領域を確保する必要がある。
例えば、図５（ａ）は、データ線６５や引回し配線６６の検査領域１５を、ドライバ実装領域１３の下部領域に設けた例を示している。すなわち、データ線６５や引回し配線６６を、ドライバＩＣとの接続用端子１７を越えて、さらに、ドライバ実装領域１３の下部領域まで延設し、当該下部領域に所定のピッチ間隔で配列された直線状部１１を形成して、検査領域１５とした例である。一般的に、データ線６５や引回し配線６６は、ドライバＩＣとの接続用端子１７と電気的に接続されていれば十分であり、ドライバ実装領域１３の下部領域に形成する必要がない。しかし、このように構成することにより、ドライバ実装領域１３を利用して検査領域１５を確保することができ、接続用端子１７との接続箇所から直接、それぞれの画素の配列位置や、左右の辺側に向かって配線させることができる。したがって、基板張出部６０Ｔの面積が大きくなることを防止することができる。また、ドライバＩＣとの接続用端子１７は、５０μｍ以上のピッチ間隔で配置されているとともに、ドライバＩＣの外形は、短辺であっても１ｍｍ以上あることから、プローブ検査の検査領域１５としての、直線状部１１の長さ及びピッチ間隔を十分に確保することができる。
また、図５（ｂ）は、引回し配線６５における検査領域１５を、ドライバ実装領域１３の近傍の、ドライバ実装領域１３とカラーフィルタ基板３０との間に確保した例を示している。すなわち、データ線６５に関しては、一般的に、ドライバＩＣから表示領域側に向かってまっすぐ延びているとともに、カラーフィルタ基板３０の下部領域に入ったところで、斜め方向に傾斜して、それぞれの画素の配列位置まで延設されている。したがって、ドライバ実装領域１３とカラーフィルタ基板３０との間の領域において、それぞれのデータ線６５における所定長さの直線状部１１が、５０μｍ程度のピッチ間隔で配列されているために、かかる領域で、データ線６５に対するプローブ検査を実施することができる。
一方、引回し配線６６に関しても、データ線６５と同様、ドライバＩＣとの接続用端子１７から、ドライバ実装領域１３の存在する辺に対して垂直方向に延びる両方の辺側まで配線される途中に、データ線６５における直線状部１１と平行（ドライバ実装領域１３が存在する辺と垂直方向）に配置された直線状部１１を設けてある。したがって、引回し配線６６についても、ドライバ実装領域１３とカラーフィルタ基板３０との間の領域において、所定のピッチ間隔で配列された直線状部１１を形成して、プローブ検査を実施することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域であって、その端部からドライバ実装領域までの距離が、プローブ検査に用いるプローブの長さ未満となる程度に近接している領域を意味するものとする。
一方、引回し配線６６に関しても、データ線６５と同様、ドライバＩＣとの接続用端子１７から、ドライバ実装領域１３の存在する辺に対して垂直方向に延びる両方の辺側まで配線される途中に、データ線６５における直線状部１１と平行（ドライバ実装領域１３が存在する辺と垂直方向）に配置された直線状部１１を設けてある。したがって、引回し配線６６についても、ドライバ実装領域１３とカラーフィルタ基板３０との間の領域において、所定のピッチ間隔で配列された直線状部１１を形成して、プローブ検査を実施することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域であって、その端部からドライバ実装領域までの距離が、プローブ検査に用いるプローブの長さ未満となる程度に近接している領域を意味するものとする。
（４）ダミー端子
また、ドライバ実装領域には、接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子を備えている。かかるダミー端子としては、例えば、ドライバＩＣとの接続用端子が存在しない領域に形成され、ドライバＩＣを実装する際に、ドライバＩＣ側のダミーバンプと接合されるなどして、ドライバＩＣ実装時の水平安定性を確保するための端子が含まれる。また、別の例としては、ドライバＩＣにおける端子と接続されるとともに、素子基板上の配線パターンとも接続されてはいるものの、製造される液晶装置の機能あるいは構造上、電極には接続されておらず、画像表示には使用されない端子が含まれる。また、かかるダミー端子は、製造工程の簡略化や製造コストの低減の観点から、接続用端子と同じ導電性材料を用いて形成されていることが好ましい。
そして、本実施形態の液晶装置においては、図５（ａ）〜（ｂ）に示すように、かかるダミー端子１９が、上述したデータ線６５や引回し配線６６のプローブ検査をするための検査領域１５における複数のデータ線や引回し配線の直線状部１１のピッチ間隔と一致するように分割してあることを特徴としている。すなわち、導電性材料を用いて、かかるダミー端子１９を形成した場合であっても、プローブ検査を行う際に、プローブがダミー端子上に乗り上げて、ショート等の誤判定がされることを防止するためである。
また、ドライバ実装領域には、接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子を備えている。かかるダミー端子としては、例えば、ドライバＩＣとの接続用端子が存在しない領域に形成され、ドライバＩＣを実装する際に、ドライバＩＣ側のダミーバンプと接合されるなどして、ドライバＩＣ実装時の水平安定性を確保するための端子が含まれる。また、別の例としては、ドライバＩＣにおける端子と接続されるとともに、素子基板上の配線パターンとも接続されてはいるものの、製造される液晶装置の機能あるいは構造上、電極には接続されておらず、画像表示には使用されない端子が含まれる。また、かかるダミー端子は、製造工程の簡略化や製造コストの低減の観点から、接続用端子と同じ導電性材料を用いて形成されていることが好ましい。
そして、本実施形態の液晶装置においては、図５（ａ）〜（ｂ）に示すように、かかるダミー端子１９が、上述したデータ線６５や引回し配線６６のプローブ検査をするための検査領域１５における複数のデータ線や引回し配線の直線状部１１のピッチ間隔と一致するように分割してあることを特徴としている。すなわち、導電性材料を用いて、かかるダミー端子１９を形成した場合であっても、プローブ検査を行う際に、プローブがダミー端子上に乗り上げて、ショート等の誤判定がされることを防止するためである。
より具体的には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図６（ａ）に示すように、プローブ２１における複数の検査ピン２２が、ダミー端子１９´上に乗り上げる場合がある。このとき、例えば、かかるダミー端子１９´を、所定間隔で分割しないで形成してある場合には、ダミー端子１９´を介して二つのプローブ２１間に電流が流れるために、ショートが発生しているものとして判定されてしまう。したがって、データ線や引回し配線に形成不良が生じているかの正確な判定をすることができず、仮に、そのような形成不良が生じていない場合であっても不良品と判定されてしまうために、製造効率が低下することとなる。
一方、本発明にかかる液晶装置は、ダミー端子１９を、検査領域におけるデータ線や引回し配線の直線状部１１のピッチ間隔と一致させて分割してあるために、図６（ｂ）に示すように、ダミー端子１９上にプローブ２１が乗り上げた場合であっても、誤判定されることがなくなる。したがって、データ線や引回し配線に形成不良が生じているかを正確に判定することができるようになる。
一方、本発明にかかる液晶装置は、ダミー端子１９を、検査領域におけるデータ線や引回し配線の直線状部１１のピッチ間隔と一致させて分割してあるために、図６（ｂ）に示すように、ダミー端子１９上にプローブ２１が乗り上げた場合であっても、誤判定されることがなくなる。したがって、データ線や引回し配線に形成不良が生じているかを正確に判定することができるようになる。
例えば、上述の図５（ａ）の例で言えば、データ線６５及び引回し配線６６に対応する接続用端子１７が、ドライバＩＣの長辺に沿って配列されているとともに、ダミー端子１９が、ドライバＩＣの短辺に沿って配列されている。また、ドライバ実装領域１３の下部領域に、データ線６５及び引回し配線６６を延設して、所定のピッチ間隔で配列した検査領域１５が設けられている。そして、ダミー端子１９は、当該検査領域１５におけるデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してある。したがって、検査領域１５の端部付近でプローブ検査を行う際に、ダミー端子１９上にプローブが乗り上げた場合であっても、ダミー端子１９を介して複数の検査ピン間に電流が流れることがなくなる。
また、上述の図５（ｂ）の例で言えば、データ線６５に対応する接続用端子１７が、ドライバＩＣの長辺に沿って配列されているとともに、引回し配線６６に対応する接続用端子１７が、ドライバＩＣの短辺に沿って配列され、ダミー端子１９が、当該接続用端子１７と隣接する箇所に配置されている。また、ドライバ実装領域１５の近傍に、データ線６５及び引回し配線６６の一部を、所定のピッチ間隔で配列された直線状部１１とした検査領域１５が設けられている。そして、接続用端子１７と隣接する箇所に設けられたダミー端子１９は、当該検査領域１５におけるデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してある。したがって、ドライバ実装領域１３の近傍の検査領域１５でプローブ検査を行う際に、ダミー端子１９上にプローブが乗り上げた場合であっても、ダミー端子１９を介して複数の検査ピン間に電流が流れることがなくなる。
また、上述の図５（ｂ）の例で言えば、データ線６５に対応する接続用端子１７が、ドライバＩＣの長辺に沿って配列されているとともに、引回し配線６６に対応する接続用端子１７が、ドライバＩＣの短辺に沿って配列され、ダミー端子１９が、当該接続用端子１７と隣接する箇所に配置されている。また、ドライバ実装領域１５の近傍に、データ線６５及び引回し配線６６の一部を、所定のピッチ間隔で配列された直線状部１１とした検査領域１５が設けられている。そして、接続用端子１７と隣接する箇所に設けられたダミー端子１９は、当該検査領域１５におけるデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してある。したがって、ドライバ実装領域１３の近傍の検査領域１５でプローブ検査を行う際に、ダミー端子１９上にプローブが乗り上げた場合であっても、ダミー端子１９を介して複数の検査ピン間に電流が流れることがなくなる。
また、所定のピッチ間隔で分割されたダミー端子は、図７に示すように、検査領域１５において所定のピッチ間隔で配列されたデータ線６５や引回し配線６６が、連続して存在していると想定した場合における、当該想定される配線の位置と一致するように、配置されていることが好ましい。
この理由は、プローブ検査を実施する際に、プローブが傾いて、検査ピンとデータ線や引回し配線との接触が不十分となることを防止するためである。
より具体的には、分割されたダミー端子をこのように配置していない場合には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図８（ａ）に示すように、プローブ２１が傾いて、一部の検査ピン２２とデータ線や引回し配線の直線状部１１との接触が不十分となって、プローブ検査を正確に実施できなくなる。
一方、分割されたダミー端子を、所定位置に配置した場合には、図８（ｂ）に示すように、ダミー端子１９側の検査ピン２２も当該ダミー端子１９と接触し、プローブ２１が傾くことを防止して、プローブ検査を正確に行うことができるようになる。そして、このような場合においても、ダミー端子１９が検査ピン２２のピッチ間隔と一致して分割されているために、ダミー端子１９を介して、複数の検査ピン２２間に電流が流れて誤判定されることがなくなる。
この理由は、プローブ検査を実施する際に、プローブが傾いて、検査ピンとデータ線や引回し配線との接触が不十分となることを防止するためである。
より具体的には、分割されたダミー端子をこのように配置していない場合には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図８（ａ）に示すように、プローブ２１が傾いて、一部の検査ピン２２とデータ線や引回し配線の直線状部１１との接触が不十分となって、プローブ検査を正確に実施できなくなる。
一方、分割されたダミー端子を、所定位置に配置した場合には、図８（ｂ）に示すように、ダミー端子１９側の検査ピン２２も当該ダミー端子１９と接触し、プローブ２１が傾くことを防止して、プローブ検査を正確に行うことができるようになる。そして、このような場合においても、ダミー端子１９が検査ピン２２のピッチ間隔と一致して分割されているために、ダミー端子１９を介して、複数の検査ピン２２間に電流が流れて誤判定されることがなくなる。
［第２実施形態］
本発明の第２実施形態は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置である。
かかる電気光学装置は、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、ドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークと、を備え、
ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
位置合わせマークが、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする。
以下、第２実施形態の電気光学装置について、第１実施形態の電気光学装置と同様のＴＦＤ素子を備えたアクティブマトリクス型の液晶装置を例に採って説明する。ただし、第１実施形態の液晶装置と共通する基本構造等については説明を省略し、構成の異なる素子基板を中心に説明する。
本発明の第２実施形態は、複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置である。
かかる電気光学装置は、電気光学装置用基板上のドライバ実装領域には、ドライバと接続される接続用端子と、ドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークと、を備え、
ドライバ実装領域又はその近傍には、複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
位置合わせマークが、検査領域における複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする。
以下、第２実施形態の電気光学装置について、第１実施形態の電気光学装置と同様のＴＦＤ素子を備えたアクティブマトリクス型の液晶装置を例に採って説明する。ただし、第１実施形態の液晶装置と共通する基本構造等については説明を省略し、構成の異なる素子基板を中心に説明する。
（１）素子基板の基本構成等
第２実施形態の液晶装置に使用される素子基板の基本構成や、ドライバ実装領域における接続用端子及び検査領域については、第１実施形態の液晶装置に使用される素子基板と同様とすることができる。
また、言うまでもなく、第１実施形態で説明したダミー端子と、第２実施形態で説明する位置合わせマークとが、同時に素子基板上に形成されていても構わない。
第２実施形態の液晶装置に使用される素子基板の基本構成や、ドライバ実装領域における接続用端子及び検査領域については、第１実施形態の液晶装置に使用される素子基板と同様とすることができる。
また、言うまでもなく、第１実施形態で説明したダミー端子と、第２実施形態で説明する位置合わせマークとが、同時に素子基板上に形成されていても構わない。
（２）位置合わせマーク
次に、第２実施形態の液晶装置に使用される素子基板における、ドライバ実装領域を含む基板張出部の拡大平面図を図９に示す。
かかるドライバ実装領域１３には、トライバＩＣ及び接続用端子を導電圧着するための異方性導電フィルム（ＡＣＦ）の配置位置を規定する位置合わせマーク２７を備えている。かかる位置合わせマーク２７は、素子基板６０の製造段階において、ドライバＩＣの実装不良を防止すべく、素子基板６０上にＡＣＦを所定位置に正確に配置するために、ドライバＩＣの角部に対応して形成されるマーク（ガイドマーク）である。また、かかる位置合わせマーク２７についても、ダミー端子と同様、製造工程の簡略化や製造コストの低減の観点から、接続用端子と同じ材料を用いて形成されていることが好ましい。
そして、本実施形態の液晶装置においては、かかる位置合わせマークが、上述したデータ線６５や引回し配線６６に対してプローブ検査をするための検査領域１５における複数のデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してあることを特徴としている。すなわち、ダミー端子１９を形成する場合と同様、導電性材料を用いて、かかる位置合わせマーク２７を形成した場合であっても、プローブ検査を行う際に、プローブが位置合わせマーク上に乗り上げて、ショート等の誤判定がされることを防止するためである。したがって、データ線や引回し配線に形成不良が生じているかを正確に判定することができる。
次に、第２実施形態の液晶装置に使用される素子基板における、ドライバ実装領域を含む基板張出部の拡大平面図を図９に示す。
かかるドライバ実装領域１３には、トライバＩＣ及び接続用端子を導電圧着するための異方性導電フィルム（ＡＣＦ）の配置位置を規定する位置合わせマーク２７を備えている。かかる位置合わせマーク２７は、素子基板６０の製造段階において、ドライバＩＣの実装不良を防止すべく、素子基板６０上にＡＣＦを所定位置に正確に配置するために、ドライバＩＣの角部に対応して形成されるマーク（ガイドマーク）である。また、かかる位置合わせマーク２７についても、ダミー端子と同様、製造工程の簡略化や製造コストの低減の観点から、接続用端子と同じ材料を用いて形成されていることが好ましい。
そして、本実施形態の液晶装置においては、かかる位置合わせマークが、上述したデータ線６５や引回し配線６６に対してプローブ検査をするための検査領域１５における複数のデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してあることを特徴としている。すなわち、ダミー端子１９を形成する場合と同様、導電性材料を用いて、かかる位置合わせマーク２７を形成した場合であっても、プローブ検査を行う際に、プローブが位置合わせマーク上に乗り上げて、ショート等の誤判定がされることを防止するためである。したがって、データ線や引回し配線に形成不良が生じているかを正確に判定することができる。
例えば、図９に示す例では、データ線６５に対応する接続用端子１７が、ドライバＩＣの長辺に沿って配列されているとともに、引回し配線６６に対応する接続用端子１７が、ドライバＩＣの短辺に沿って配列され、位置合わせマーク２７が、ドライバＩＣの角部に対応する位置に形成されている。また、ドライバＩＣの角部近傍に、データ線６５及び引回し配線６６の一部を、所定のピッチ間隔で配列された直線状部１１を含む検査領域１５が設けられている。そして、ドライバＩＣの角部に対応する位置に設けられた位置合わせマーク２７は、当該検査領域１５におけるデータ線６５や引回し配線６６の直線状部１１のピッチ間隔と一致するように分割してある。したがって、角部付近の検査領域１５でプローブ検査を行う際に、位置合わせマーク２７上にプローブが乗り上げた場合であっても、位置合わせマーク２７を介して複数の検査ピン間に電流が流れることがなくなる。
また、所定のピッチ間隔で分割された位置合わせマーク２７についても、図１０に示すように、検査領域１５において所定のピッチ間隔で配列されたデータ線６５や引回し配線６６が、連続して存在していると想定した場合における、当該想定される配線の位置と一致するように、配置されていることが好ましい。
この理由は、第１実施形態のダミー端子と同様、プローブ検査をする際に、プローブが傾いて、検査ピンとデータ線や引回し配線との接触が不十分となることを防止して、プローブ検査を正確に実施することができるようになるためである。
この理由は、第１実施形態のダミー端子と同様、プローブ検査をする際に、プローブが傾いて、検査ピンとデータ線や引回し配線との接触が不十分となることを防止して、プローブ検査を正確に実施することができるようになるためである。
［第３実施形態］
本発明の第３実施形態は、第１実施形態又は第２実施形態の電気光学装置の製造方法である。
かかる電気光学装置の製造方法は、電気光学装置用基板上に、導電性材料をパターニングして形成することにより、ドライバ実装領域に相当する領域又はその近傍に、形成される配線パターンの形成状態を検証するための検査領域としての直線状部を含む、複数の配線パターンを形成するための配線パターン形成工程と、
複数の配線パターンが形成された電気光学装置用基板上に、さらに導電性材料をパターニングして形成することにより、複数の配線パターンに対応させて、ドライバと接続される接続用端子を形成するとともに、
当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、検査領域における複数の配線パターンのピッチ間隔と一致するように分割されたダミー端子、又はドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークを形成するための端子形成工程と、
検査領域における直線状部にプローブを接触させて、複数の配線パターンの形成状態を検証するための検査工程と、
を含むことを特徴とする。
以下、第３実施形態の電気光学装置の製造方法の一例として、所定のダミー端子及び位置合わせマークを備えた素子基板を含む液晶装置を製造する方法を、図１１〜図１３を適宜参照しながら説明する。
本発明の第３実施形態は、第１実施形態又は第２実施形態の電気光学装置の製造方法である。
かかる電気光学装置の製造方法は、電気光学装置用基板上に、導電性材料をパターニングして形成することにより、ドライバ実装領域に相当する領域又はその近傍に、形成される配線パターンの形成状態を検証するための検査領域としての直線状部を含む、複数の配線パターンを形成するための配線パターン形成工程と、
複数の配線パターンが形成された電気光学装置用基板上に、さらに導電性材料をパターニングして形成することにより、複数の配線パターンに対応させて、ドライバと接続される接続用端子を形成するとともに、
当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、検査領域における複数の配線パターンのピッチ間隔と一致するように分割されたダミー端子、又はドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークを形成するための端子形成工程と、
検査領域における直線状部にプローブを接触させて、複数の配線パターンの形成状態を検証するための検査工程と、
を含むことを特徴とする。
以下、第３実施形態の電気光学装置の製造方法の一例として、所定のダミー端子及び位置合わせマークを備えた素子基板を含む液晶装置を製造する方法を、図１１〜図１３を適宜参照しながら説明する。
１．カラーフィルタ基板の製造工程
まず、図１１（ａ）に示すように、カラーフィルタ基板の基材としてのガラス基板３１上に、それぞれの画素間領域に対応させて、遮光膜３９を形成する。かかる遮光膜は、例えば、金属膜を用いて遮光膜を形成する場合には、クロム（Ｃｒ）等の金属材料を蒸着法等によりガラス基板上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
なお、かかる遮光膜は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いて形成することもできる。その場合には、次の着色層の形成工程において、同時に形成することができる。
まず、図１１（ａ）に示すように、カラーフィルタ基板の基材としてのガラス基板３１上に、それぞれの画素間領域に対応させて、遮光膜３９を形成する。かかる遮光膜は、例えば、金属膜を用いて遮光膜を形成する場合には、クロム（Ｃｒ）等の金属材料を蒸着法等によりガラス基板上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
なお、かかる遮光膜は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いて形成することもできる。その場合には、次の着色層の形成工程において、同時に形成することができる。
次いで、図１１（ｂ）に示すように、それぞれの画素に、Ｒ、Ｇ、Ｂのうちの少なくとも一色の着色層３７を形成する。
具体的には、まず、感光性樹脂材料中に顔料を混合させた着色材を、例えば、スピンコーター等の塗布装置を用いて基板上に均一に塗布して、着色材を含有する樹脂層を形成する。このとき、例えば、スピンコーターを用いた場合、６００〜２，０００ｒｐｍの回転数で、５〜２０秒の塗布時間として、厚さ１〜１０μｍの樹脂層を形成することができる。
ここで、着色材を含有する樹脂層を構成する感光性樹脂材料の種類は特に制限されるものではないが、例えば、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、オキセタン系樹脂等の一種単独又は二種以上の組み合わせが挙げられる。
次いで、所定形状のパターンを有するフォトマスクを介して露光した後、現像剤を用いて現像することにより、所定の画素に対応させてパターニングされた着色層を形成する。
かかる露光及び現像処理を、色ごとに繰り返すことにより、Ｒ、Ｇ、Ｂそれぞれの色調を呈する着色層を形成することができる。
具体的には、まず、感光性樹脂材料中に顔料を混合させた着色材を、例えば、スピンコーター等の塗布装置を用いて基板上に均一に塗布して、着色材を含有する樹脂層を形成する。このとき、例えば、スピンコーターを用いた場合、６００〜２，０００ｒｐｍの回転数で、５〜２０秒の塗布時間として、厚さ１〜１０μｍの樹脂層を形成することができる。
ここで、着色材を含有する樹脂層を構成する感光性樹脂材料の種類は特に制限されるものではないが、例えば、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、オキセタン系樹脂等の一種単独又は二種以上の組み合わせが挙げられる。
次いで、所定形状のパターンを有するフォトマスクを介して露光した後、現像剤を用いて現像することにより、所定の画素に対応させてパターニングされた着色層を形成する。
かかる露光及び現像処理を、色ごとに繰り返すことにより、Ｒ、Ｇ、Ｂそれぞれの色調を呈する着色層を形成することができる。
次いで、基板上に透明性の感光性樹脂材料を塗布した後、露光、現像することにより、図１１（ｃ）に示すように、透明樹脂層４０を形成する。かかる透明樹脂層の形成に用いる樹脂材料についても、例えば、アクリル樹脂やエポキシ樹脂等の公知のものを使用することができる。
次いで、透明樹脂層上に、全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電材料からなる透明導電層を、例えば、スパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施し、図１１（ｄ）に示すように、所定のパターン形状の電極３３を形成する。例えば、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置や、パッシブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、複数の透明電極が並列したストライプ状にパターニングされる。また、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、表示領域一面に形成される面状電極となる。
次いで、図１１（ｅ）に示すように、透明電極３３が形成された基板上において、それぞれのセル領域毎に、ポリイミド樹脂等からなる配向膜４５を形成することにより、カラーフィルタ基板３０を製造することができる。
次いで、透明樹脂層上に、全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電材料からなる透明導電層を、例えば、スパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施し、図１１（ｄ）に示すように、所定のパターン形状の電極３３を形成する。例えば、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置や、パッシブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、複数の透明電極が並列したストライプ状にパターニングされる。また、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、表示領域一面に形成される面状電極となる。
次いで、図１１（ｅ）に示すように、透明電極３３が形成された基板上において、それぞれのセル領域毎に、ポリイミド樹脂等からなる配向膜４５を形成することにより、カラーフィルタ基板３０を製造することができる。
２．素子基板の製造工程
（１）ＴＦＤ素子、及びデータ線等の形成
素子基板６０は、まず、図１２（ａ）に示すように、ガラス基板からなる基体６１上に、素子第１電極７１を形成する。この素子第１電極７１は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極７１の形成前に、第２のガラス基板６１に対する素子第１電極７１の密着力を著しく向上させることができるとともに、第２のガラス基板６１から素子第１電極７１への不純物の拡散を効率的に抑制することができることから、基体６１上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
（１）ＴＦＤ素子、及びデータ線等の形成
素子基板６０は、まず、図１２（ａ）に示すように、ガラス基板からなる基体６１上に、素子第１電極７１を形成する。この素子第１電極７１は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極７１の形成前に、第２のガラス基板６１に対する素子第１電極７１の密着力を著しく向上させることができるとともに、第２のガラス基板６１から素子第１電極７１への不純物の拡散を効率的に抑制することができることから、基体６１上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
次いで、図１２（ｂ）に示すように、素子第１電極７１の表面を陽極酸化法によって酸化させることにより、酸化膜７２を形成する。より具体的には、素子第１電極７１が形成された基板を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、素子第１電極７１との間に所定電圧を印加して、素子第１電極７１の表面を酸化させることができる。
次いで、再び、スパッタリング法等により、素子第１電極７１を含む基板上に、全面的にクロム等の金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、図１２（ｃ）に示すように、素子第２電極７３、７４を形成し、ＴＦＤ素子とすることができる。
また、素子第２電極を形成する工程において、同時に、所定のパターンに合わせてパターニングすることにより、データ線６５や引回し配線（図示せず）が形成される。このとき、ドライバ実装領域に相当する領域又はその近傍に、形成されるデータ線や引回し配線の形成状態を検証するための検査領域として用いられる直線状部を含むように、データ線や引回し配線を形成する。
次いで、再び、スパッタリング法等により、素子第１電極７１を含む基板上に、全面的にクロム等の金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、図１２（ｃ）に示すように、素子第２電極７３、７４を形成し、ＴＦＤ素子とすることができる。
また、素子第２電極を形成する工程において、同時に、所定のパターンに合わせてパターニングすることにより、データ線６５や引回し配線（図示せず）が形成される。このとき、ドライバ実装領域に相当する領域又はその近傍に、形成されるデータ線や引回し配線の形成状態を検証するための検査領域として用いられる直線状部を含むように、データ線や引回し配線を形成する。
次いで、図１２（ｄ）に示すように、スパッタリング法等により、ＩＴＯ（インジウムスズ酸化物等）等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、ＴＦＤ素子６９に対して電気的に接続された画素電極６３を形成する。
（２）接続用端子、ダミー端子、及び位置合わせマークの形成
次いで、図示しないものの、基板張出部に相当する領域に、すでに形成されたデータ線や引回し配線に対して電気的に接続させるように、後の工程で基板上に実装されるドライバＩＣと接続される接続用端子を形成する。また、このとき同時に、当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、検査領域における複数のデータ線や引回し配線のピッチ間隔と一致するように分割されたダミー端子や、ドライバＩＣ及び接続用端子を導電圧着するための異方性導電フィルム（ＡＣＦ）の配置位置を規定する位置合わせマークを形成する。このとき、ダミー端子や位置合わせマークを、所定のピッチ間隔で分割して形成することにより、後のプローブ検査を実施する際に、正確な検査を行うことができるようになる。
かかる接続用端子やダミー端子、位置合わせマークは、Ａｇ（銀）やＡｕ（金）等の金属材料や、ＩＴＯやＩＺＯ等の透明導電材料を用いて、上述したのと同様に、パターニングして形成することができる。
なお、かかる接続用端子やダミー端子等の形成工程は、上述した画素電極の形成工程の後に実施される別工程として説明したが、製造工程の簡略化のため、画素電極を、ＩＴＯを用いて形成する際に、同時に、接続用端子やダミー端子等をすべて形成することが好ましい。
次いで、図示しないものの、基板張出部に相当する領域に、すでに形成されたデータ線や引回し配線に対して電気的に接続させるように、後の工程で基板上に実装されるドライバＩＣと接続される接続用端子を形成する。また、このとき同時に、当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、検査領域における複数のデータ線や引回し配線のピッチ間隔と一致するように分割されたダミー端子や、ドライバＩＣ及び接続用端子を導電圧着するための異方性導電フィルム（ＡＣＦ）の配置位置を規定する位置合わせマークを形成する。このとき、ダミー端子や位置合わせマークを、所定のピッチ間隔で分割して形成することにより、後のプローブ検査を実施する際に、正確な検査を行うことができるようになる。
かかる接続用端子やダミー端子、位置合わせマークは、Ａｇ（銀）やＡｕ（金）等の金属材料や、ＩＴＯやＩＺＯ等の透明導電材料を用いて、上述したのと同様に、パターニングして形成することができる。
なお、かかる接続用端子やダミー端子等の形成工程は、上述した画素電極の形成工程の後に実施される別工程として説明したが、製造工程の簡略化のため、画素電極を、ＩＴＯを用いて形成する際に、同時に、接続用端子やダミー端子等をすべて形成することが好ましい。
（３）配向膜の形成
次いで、図１２（ｅ）に示すように、画素電極６３等が形成された素子基板６０上に、ポリイミド樹脂等からなる配向膜７５を形成することにより、素子基板６０を製造することができる。
次いで、図１２（ｅ）に示すように、画素電極６３等が形成された素子基板６０上に、ポリイミド樹脂等からなる配向膜７５を形成することにより、素子基板６０を製造することができる。
３．貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
４．検査工程
次いで、カラーフィルタ基板と素子基板とが貼り合わせられ、ドライバＩＣが実装される前の液晶パネルに対して、図１３（ａ）〜（ｃ）に示すように、検査領域における直線状部１１にプローブ２１を接触させて、複数のデータ線や引回し配線の形成状態を検証する。すなわち、複数の検査ピン２２を有する二つのプローブ２１を、異なるプローブ２１が一本おきに検査領域におけるデータ線や引回し配線の直線状部１１に対して接触するようにスライドさせる。このとき、形成したデータ線や引回し配線に、ショート等の形成不良が生じている場合には、二つのプローブ２１間に電流が流れるために、不良品を発見して抜き出すことができる。
また、本実施形態の液晶装置の製造方法であれば、画像表示には使用されないダミー端子や位置合わせマークを、検査領域におけるデータ線や引回し配線のピッチ間隔と一致させるように分割してあるために、当該ダミー端子等に起因するショート等を防いで、正確なプローブ検査を実施することができる。そのため、データ線や引回し配線にショートや断線等が生じていないにもかかわらず、不良品として誤判定してしまうことを防止することができる。
次いで、カラーフィルタ基板と素子基板とが貼り合わせられ、ドライバＩＣが実装される前の液晶パネルに対して、図１３（ａ）〜（ｃ）に示すように、検査領域における直線状部１１にプローブ２１を接触させて、複数のデータ線や引回し配線の形成状態を検証する。すなわち、複数の検査ピン２２を有する二つのプローブ２１を、異なるプローブ２１が一本おきに検査領域におけるデータ線や引回し配線の直線状部１１に対して接触するようにスライドさせる。このとき、形成したデータ線や引回し配線に、ショート等の形成不良が生じている場合には、二つのプローブ２１間に電流が流れるために、不良品を発見して抜き出すことができる。
また、本実施形態の液晶装置の製造方法であれば、画像表示には使用されないダミー端子や位置合わせマークを、検査領域におけるデータ線や引回し配線のピッチ間隔と一致させるように分割してあるために、当該ダミー端子等に起因するショート等を防いで、正確なプローブ検査を実施することができる。そのため、データ線や引回し配線にショートや断線等が生じていないにもかかわらず、不良品として誤判定してしまうことを防止することができる。
５．組立工程等
次いで、図示しないものの、不良品と判定されなかった液晶パネルのセル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
また、素子基板上のドライバ実装領域に形成された位置合わせマークを利用して、所定位置に、ドライバＩＣと接続用端子とを導電圧着させるための異方性導電フィルムを積層するとともに、ドライバＩＣを載置、圧着させることにより、ドライバＩＣを実装する。
その後、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置するとともに、バックライト等とともに筐体に組み込むことにより、液晶装置を製造することができる。
次いで、図示しないものの、不良品と判定されなかった液晶パネルのセル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
また、素子基板上のドライバ実装領域に形成された位置合わせマークを利用して、所定位置に、ドライバＩＣと接続用端子とを導電圧着させるための異方性導電フィルムを積層するとともに、ドライバＩＣを載置、圧着させることにより、ドライバＩＣを実装する。
その後、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置するとともに、バックライト等とともに筐体に組み込むことにより、液晶装置を製造することができる。
［第４実施形態］
本発明に係る第４実施形態として、第１実施形態又は第２実施形態の液晶装置を備えた電子機器について具体的に説明する。
本発明に係る第４実施形態として、第１実施形態又は第２実施形態の液晶装置を備えた電子機器について具体的に説明する。
図１４は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶装置に備えられた液晶パネル２０と、これを制御するための制御手段２００とを有している。また、図１４中では、液晶パネル２０を、パネル構造体２０ａと、半導体素子（ＩＣ）等で構成される駆動回路２０ｂと、に概念的に分けて描いてある。また、制御手段２００は、表示情報出力源２０１と、表示処理回路２０２と、電源回路２０３と、タイミングジェネレータ２０４とを有することが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示処理回路２０２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路２０ｂへ供給することが好ましい。さらに、駆動回路２０ｂは、第１の電極駆動回路、第２の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路２０３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、所定のダミー端子や位置合わせマークを、検査領域におけるデータ線や引回し配線のピッチ間隔と一致させるように分割してある液晶装置を備えるために、それらの配線の形成不良の有無を正確に検査でき、表示不良の少ない電子機器とすることができる。
そして、本実施形態の電子機器であれば、所定のダミー端子や位置合わせマークを、検査領域におけるデータ線や引回し配線のピッチ間隔と一致させるように分割してある液晶装置を備えるために、それらの配線の形成不良の有無を正確に検査でき、表示不良の少ない電子機器とすることができる。
本発明によれば、所定のダミー端子や位置合わせマークを、検査領域における配線パターンのピッチ間隔と一致させるように分割してあることにより、配線パターンの形成不良の有無を正確に検査して、表示不良の少ない電気光学装置を提供することができる。したがって、ＴＦＤ素子やＴＦＴ素子を備えた液晶装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに幅広く適用することができる。
１０：液晶装置、１１：直線状部、１３：ドライバ実装領域、１５：検査領域、１７：接続用端子、１９：ダミー端子、２１：プローブ、２２：検査ピン、２３：シール材、２７：位置合わせマーク、３０：カラーフィルタ基板、３１：ガラス基板、３３：走査電極、３７：着色層、４０：透明樹脂層、４５：配向膜、６０：素子基板、６１：ガラス基板、６３：画素電極、６５：データ線、６６：引回し配線、６９：ＴＦＤ素子、７５：配向膜
Claims (8)
- 複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置において、
前記電気光学装置用基板上のドライバ実装領域には、前記ドライバと接続される接続用端子と、当該接続用端子の高さと等しい高さであって、画像表示には使用されないダミー端子と、を備え、
前記ドライバ実装領域又はその近傍には、前記複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
前記ダミー端子が、前記検査領域における前記複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする電気光学装置。 - 複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置において、
前記電気光学装置用基板上のドライバ実装領域には、前記ドライバと接続される接続用端子と、前記ドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークと、を備え、
前記ドライバ実装領域又はその近傍には、前記複数の配線パターンの一部を利用して、当該複数の配線パターンの形成状態を検証するための検査領域を備え、
前記位置合わせマークが、前記検査領域における前記複数の配線パターンのピッチ間隔と一致するように分割してあることを特徴とする電気光学装置。 - 前記ダミー端子又は位置合わせマークが、前記接続用端子と同じ導電性材料からなることを特徴とする請求項１又は２のいずれか一項に記載の電気光学装置。
- 前記検査領域を前記ドライバ実装領域下に配置するために、前記複数の配線パターンが、前記接続用端子を越えて前記ドライバ実装領域下まで延設してあることを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置。
- 前記ダミー端子又は位置合わせマークが、前記検査領域における配線パターンが連続して存在すると想定した場合における、当該想定した配線パターンの配置と一致するように配置されていることを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置。
- 前記検査領域は、前記複数の配線パターンの直線状部を含むことを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置。
- 複数の配線パターン及び当該配線パターンに対して電気的に接続されるドライバを備えた電気光学装置用基板と、当該電気光学装置用基板に保持された電気光学材料と、を含む電気光学装置の製造方法において、
前記電気光学装置用基板上に、導電性材料をパターニングして形成することにより、前記ドライバ実装領域に相当する領域又はその近傍に、形成される配線パターンの形成状態を検証するための検査領域として用いられる直線状部を含む、前記複数の配線パターンを形成するための配線パターン形成工程と、
前記複数の配線パターンが形成された電気光学装置用基板上に、さらに導電性材料をパターニングして形成することにより、前記複数の配線パターンに対応させて、前記ドライバと接続される接続用端子を形成するとともに、
当該接続用端子の高さと等しい高さからなり、画像表示には使用されないダミー端子であって、前記検査領域における前記複数の配線パターンのピッチ間隔と一致するように分割されたダミー端子、又は前記ドライバ及び接続用端子を導電圧着するための異方性導電フィルムの配置位置を規定する位置合わせマークを形成するための端子形成工程と、
前記検査領域における前記直線状部にプローブを接触させて、前記複数の配線パターンの形成状態を検証するための検査工程と、
を含むことを特徴とする電気光学装置の製造方法。 - 請求項１〜６のうちのいずれか一項に記載された電気光学装置を備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005027276A JP2006215224A (ja) | 2005-02-03 | 2005-02-03 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005027276A JP2006215224A (ja) | 2005-02-03 | 2005-02-03 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006215224A true JP2006215224A (ja) | 2006-08-17 |
Family
ID=36978517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005027276A Withdrawn JP2006215224A (ja) | 2005-02-03 | 2005-02-03 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006215224A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667392B (zh) * | 2008-09-04 | 2013-02-13 | 索尼株式会社 | 图像显示装置 |
| JP2013218126A (ja) * | 2012-04-10 | 2013-10-24 | Japan Display Inc | 表示装置 |
| US12094099B2 (en) | 2020-11-19 | 2024-09-17 | Samsung Display Co., Ltd. | Method for verifying detection ability of automatic optical inspection and display panel including inspection element group used therefor |
-
2005
- 2005-02-03 JP JP2005027276A patent/JP2006215224A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667392B (zh) * | 2008-09-04 | 2013-02-13 | 索尼株式会社 | 图像显示装置 |
| JP2013218126A (ja) * | 2012-04-10 | 2013-10-24 | Japan Display Inc | 表示装置 |
| US12094099B2 (en) | 2020-11-19 | 2024-09-17 | Samsung Display Co., Ltd. | Method for verifying detection ability of automatic optical inspection and display panel including inspection element group used therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060066766A1 (en) | Liquid crystal device and electronic apparatus | |
| KR100637941B1 (ko) | 액정 표시 장치 및 전자기기 | |
| KR20020033575A (ko) | 전기 광학 장치, 그 검사 방법 및 전자기기 | |
| KR20030074252A (ko) | 컬러 필터 기판, 전기광학 장치 및 전자기기, 및 컬러필터 기판의 제조 방법 및 전기광학 장치의 제조 방법 | |
| JP4277777B2 (ja) | 実装構造体、実装用基板、電気光学装置及び電子機器 | |
| US7187426B2 (en) | Liquid crystal panel, liquid crystal device, and electronic apparatus | |
| JP4581405B2 (ja) | 電気光学装置及び電子機器 | |
| JP2006215224A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2006091059A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2007147949A (ja) | 電気光学装置、及び電気光学装置の検査方法、電気光学装置の製造方法、並びに電子機器 | |
| JP4513674B2 (ja) | 電気光学装置、及び電子機器 | |
| JP4608881B2 (ja) | 電気光学措置用基板、電気光学装置及び電子機器 | |
| JP4506169B2 (ja) | 電気光学装置用基板、電気光学装置用基板の検査方法、電気光学装置、電気光学装置の検査方法及び電子機器 | |
| JP4941203B2 (ja) | 実装構造体、実装構造体の検査方法及び電気光学装置 | |
| JP2005208345A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005215355A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| KR100636443B1 (ko) | 전기 배선 구조, 전기 배선 구조의 제조 방법, 전기 배선구조를 구비한 전기 광학 장치용 기판 및 전기 광학 장치,및 전기 광학 장치의 제조 방법 | |
| JP2006317483A (ja) | 電気光学装置、電気光学装置の検査方法、及び電気光学装置の製造方法、並びに電子機器 | |
| JP4779399B2 (ja) | 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 | |
| JP4609017B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 | |
| JP2006091062A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2006078819A (ja) | 電気光学装置の製造方法及び接触抵抗の検査方法 | |
| JP2004109815A (ja) | 電気光学装置、電気光学装置の製造方法、および電子機器 | |
| JP4396197B2 (ja) | 電気光学装置および電気機器 | |
| JP4432589B2 (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100224 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100302 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100316 |