JP4609017B2 - 液晶表示装置、液晶表示装置の製造方法、及び電子機器 - Google Patents
液晶表示装置、液晶表示装置の製造方法、及び電子機器 Download PDFInfo
- Publication number
- JP4609017B2 JP4609017B2 JP2004274622A JP2004274622A JP4609017B2 JP 4609017 B2 JP4609017 B2 JP 4609017B2 JP 2004274622 A JP2004274622 A JP 2004274622A JP 2004274622 A JP2004274622 A JP 2004274622A JP 4609017 B2 JP4609017 B2 JP 4609017B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- pixel electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、液晶表示装置、液晶表示装置の製造方法、及び電子機器に関する。特に、オーバーレイヤー構造の液晶表示装置において、画素電極上の被覆層の膜厚のばらつきによるショートの発生を低減した液晶表示装置、液晶表示装置の製造方法、及びそのような液晶表示装置を備えた電子機器に関する。
従来、液晶表示装置は、それぞれ電極が形成された一対の基板を対向配置するとともに、それぞれの電極の交差領域である複数の画素に印加する電圧を選択的にオン、オフさせることによって、当該画素領域の液晶材料を通過する光を変調させ、画像や文字等の像を表示させている。
かかる液晶表示装置において、近年の画素設計の高精細化によるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１５（ａ）〜（ｂ）に示すように、データ線６２２と、画素電極６２３との間に絶縁膜６１６が介在しており、データ線６２２と、画素電極６２３の一部とが重なり、電気接続されるように配置された素子基板がある（例えば、特許文献１参照）。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる。
かかる液晶表示装置において、近年の画素設計の高精細化によるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１５（ａ）〜（ｂ）に示すように、データ線６２２と、画素電極６２３との間に絶縁膜６１６が介在しており、データ線６２２と、画素電極６２３の一部とが重なり、電気接続されるように配置された素子基板がある（例えば、特許文献１参照）。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる。
一方、液晶表示装置とは異なるものの、製造段階において、一対の基板間に異物等が入り込み、対向する電極間でのショートの発生を防止するために、基板上に形成した電極上に、被覆層を形成した基板を含む表示用薄膜半導体装置が提案されている。より具体的には、図１６に示すように、絶縁基板７０１上に、薄膜トランジスタ７０２と、コンタクトホール７０６、７０７を有する層間絶縁膜７０５と、画素電極７０８と、配線電極７０９と、を備えるとともに、画素電極７０８及び配線電極７０９上に、外部からの静電ダメージを防ぐための保護膜７１１が形成された表示用薄膜半導体装置である（特許文献２参照）。
特開２００４−１１８２１６号公報 （請求項１、図２）
特開平６−２８３５４８号公報 （請求項２、図３）
しかしながら、特許文献１に記載されたいわゆるオーバーレイヤー構造の液晶表示装置において、特許文献２に記載されたような被覆層を形成する場合に、画素電極とスイッチング素子とを接続するためのコンタクトホールの上端に角部を有する場合には、被覆層を形成するための材料が、当該角部ではじかれてコンタクトホールに流れ込んでしまう場合があった。したがって、画素電極上に配向膜しか存在しなくなるために、一対の基板間に異物等が入り込んだ場合には、配向膜を貫通して、対向する電極間でショートが発生するという問題が見られた。
そこで、本発明の発明者らは鋭意努力し、オーバーレイヤー構造の液晶表示装置において、コンタクトホールの壁面の上端に曲率部を設けることにより、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、液晶表示装置において、コンタクトホールの壁面の上端に曲率部を設けて、被覆層を形成する際の構成材料のはじき現象を防止することにより、対向する電極間でのショートの発生を低減した液晶表示装置を提供することを目的とする。また、本発明の別の目的は、そのような液晶表示装置の製造方法、さらに、そのような液晶表示装置を備えた電子機器を提供することである。
すなわち、本発明は、液晶表示装置において、コンタクトホールの壁面の上端に曲率部を設けて、被覆層を形成する際の構成材料のはじき現象を防止することにより、対向する電極間でのショートの発生を低減した液晶表示装置を提供することを目的とする。また、本発明の別の目的は、そのような液晶表示装置の製造方法、さらに、そのような液晶表示装置を備えた電子機器を提供することである。
本発明によれば、一対の基板間に液晶材料が狭持されてなる液晶表示装置において、前記一対の基板のうちの一方の基板上には、電気配線、及び当該電気配線に対してスイッチング素子を介して接続された画素電極と、前記電気配線及びスイッチング素子と前記画素電極との間に形成された層間絶縁膜と、前記画素電極上に形成された有機化合物より成る被覆層と、当該被覆層上に形成された配向膜と、を備え、前記層間絶縁膜は、前記スイッチング素子と画素電極とを接続するためのコンタクトホールを備えるとともに、当該コンタクトホールの壁面の上端に曲率部を形成してあることを特徴とする液晶表示装置が提供され、上述した問題を解決することができる。
すなわち、コンタクトホールの上端に曲率部を設けることにより、コンタクトホールと重なるようにして層間絶縁膜上に形成される画素電極における、コンタクトホール上端に相当する箇所に曲率部を形成して、当該画素電極上に形成される被覆層を形成する際の構成材料の載り性を向上させることができる。したがって、被覆層の構成材料がコンタクトホール内に流れ込みにくくなり、画素電極上に形成される被覆層の膜厚の均一化を図ることができ、一対の基板間に異物が入り込んだ場合であっても、対向する電極間でのショートの発生を有効に防止することができる。
すなわち、コンタクトホールの上端に曲率部を設けることにより、コンタクトホールと重なるようにして層間絶縁膜上に形成される画素電極における、コンタクトホール上端に相当する箇所に曲率部を形成して、当該画素電極上に形成される被覆層を形成する際の構成材料の載り性を向上させることができる。したがって、被覆層の構成材料がコンタクトホール内に流れ込みにくくなり、画素電極上に形成される被覆層の膜厚の均一化を図ることができ、一対の基板間に異物が入り込んだ場合であっても、対向する電極間でのショートの発生を有効に防止することができる。
また、本発明の液晶表示装置を構成するにあたり、コンタクトホールの壁面を含む層間絶縁膜の端部をテーパ状とすることが好ましい。
このように構成することにより、コンタクトホールと重ねて形成される画素電極と被覆層との間の密着性を向上させることができ、被覆層をより均一に形成することができる。また、同様に、層間絶縁膜と画素電極との間の密着性を向上させて、画素電極の断線等を防止することができる。
このように構成することにより、コンタクトホールと重ねて形成される画素電極と被覆層との間の密着性を向上させることができ、被覆層をより均一に形成することができる。また、同様に、層間絶縁膜と画素電極との間の密着性を向上させて、画素電極の断線等を防止することができる。
また、本発明の液晶表示装置を構成するにあたり、被覆層が、アルキルシラン化合物、アルコキシシラン化合物、アルキルチタン化合物、アルコキシチタン化合物、アルキルアルミニウム化合物、およびアルコキシアルミニウム化合物の少なくとも一つの化合物からなることが好ましい。
このように構成することにより、取り扱いや形成が容易であるとともに、硬化後においては所定の硬度や電気絶縁性が得られて、画素電極を異物等から確実に保護することができる。
このように構成することにより、取り扱いや形成が容易であるとともに、硬化後においては所定の硬度や電気絶縁性が得られて、画素電極を異物等から確実に保護することができる。
また、本発明の液晶表示装置を構成するにあたり、曲率部における曲率半径を１５０〜４００μｍの範囲内の値とすることが好ましい。
このように構成することにより、曲率部における画素電極上への被覆層の載り性を向上させて、はじき現象を有効に防止することができるとともに、画素における有効表示面積を広く確保することができる。
このように構成することにより、曲率部における画素電極上への被覆層の載り性を向上させて、はじき現象を有効に防止することができるとともに、画素における有効表示面積を広く確保することができる。
また、本発明の液晶表示装置を構成するにあたり、コンタクトホールの壁面を含む層間絶縁膜の端部のテーパ角を２０〜４５°の範囲内の値とすることが好ましい。
このように構成することにより、層間絶縁膜と画素電極、及び画素電極と被覆層、それぞれの間の密着性を高めることができるとともに、画素における有効表示面積を広く確保することができる。
このように構成することにより、層間絶縁膜と画素電極、及び画素電極と被覆層、それぞれの間の密着性を高めることができるとともに、画素における有効表示面積を広く確保することができる。
また、本発明の液晶表示装置を構成するにあたり、被覆層の膜厚を５０〜２００ｎｍの範囲内の値とすることが好ましい。
このように構成することにより、対向する電極間での電気絶縁性を確保するとともに、液晶表示装置の薄型化を図ることができる。
このように構成することにより、対向する電極間での電気絶縁性を確保するとともに、液晶表示装置の薄型化を図ることができる。
また、本発明の別の態様は、一対の基板間に液晶材料が狭持されてなる液晶表示装置の製造方法であって、基板上に、電気配線、及びスイッチング素子を形成する工程と、電気配線及びスイッチング素子が形成された基板上の全面に透明樹脂層を形成する工程と、透明樹脂層に対して、ハーフトーンマスクを用いて露光するか、又は、異なるパターンマスクを用いて複数回露光した後、現像することにより、壁面の上端に曲率部を有するコンタクトホールを備えた層間絶縁膜を形成する工程と、層間絶縁膜が形成された基板上に、コンタクトホールを介してスイッチング素子と電気的に接続されるように、画素電極を形成する工程と、画素電極が形成された基板上に、被覆層を形成する工程と、被覆層の上に、配向膜を形成する工程と、を含むことを特徴とする液晶表示装置の製造方法である。
すなわち、層間絶縁膜を形成する際に、所定のパターンマスクを用いて、露光及び現像処理をすることにより、コンタクトホールの壁面の上端に曲率部を容易に形成することができる。したがって、画素電極上に形成する被覆層の膜厚を均一にして、対向する電極間でのショートの発生を有効に防止した液晶表示装置を効率的に製造することができる。
すなわち、層間絶縁膜を形成する際に、所定のパターンマスクを用いて、露光及び現像処理をすることにより、コンタクトホールの壁面の上端に曲率部を容易に形成することができる。したがって、画素電極上に形成する被覆層の膜厚を均一にして、対向する電極間でのショートの発生を有効に防止した液晶表示装置を効率的に製造することができる。
また、本発明の液晶表示装置の製造方法を実施するにあたり、曲率部を形成する際に、同時に、透明樹脂層に対して、ハーフトーンマスクを用いて露光するか、又は、異なるパターンマスクを用いて複数回露光した後、現像することにより、コンタクトホールの壁面を含む層間絶縁膜の端部をテーパ状とすることが好ましい。
このように実施することにより、コンタクトホールと重ねて形成される画素電極と被覆層との間の密着性を向上させて、形成する被覆層の膜厚の均一化を図った液晶表示装置を効率的に製造することができる。また、同様に、画素電極と層間絶縁膜との間の密着性を向上させて、画素電極の断線等を防止した液晶表示装置とすることができる。
このように実施することにより、コンタクトホールと重ねて形成される画素電極と被覆層との間の密着性を向上させて、形成する被覆層の膜厚の均一化を図った液晶表示装置を効率的に製造することができる。また、同様に、画素電極と層間絶縁膜との間の密着性を向上させて、画素電極の断線等を防止した液晶表示装置とすることができる。
また、本発明のさらに別の態様は、上述したいずれかの液晶表示装置を備えた電子機器である。
すなわち、コンタクトホールの壁面の上端に曲率部を設けた液晶表示装置を備えることにより、対向する電極間でのショートの発生を少なくした電子機器を効率的に提供することができる。
すなわち、コンタクトホールの壁面の上端に曲率部を設けた液晶表示装置を備えることにより、対向する電極間でのショートの発生を少なくした電子機器を効率的に提供することができる。
以下、図面を参照して、本発明の液晶表示装置、液晶表示装置の製造方法、及び液晶表示装置を含む電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
［第１実施形態］
第１実施形態は、一対の基板間に液晶材料が狭持されてなる液晶表示装置において、一対の基板のうちの一方の基板上には、電気配線、及び当該電気配線に対してスイッチング素子を介して接続された画素電極と、電気配線及びスイッチング素子と画素電極との間に形成された層間絶縁膜と、画素電極上に形成された被覆層と、を備え、層間絶縁膜は、スイッチング素子と画素電極とを接続するためのコンタクトホールを備えるとともに、当該コンタクトホールの壁面の上端に曲率部を形成してあることを特徴とする。
以下、図１〜図６を適宜参照しながら、本発明の第１実施形態の液晶表示装置について、カラーフィルタ基板３０、及び素子基板６０を用いた液晶表示装置を例に採って説明する。
なお、本実施形態の液晶表示装置は、ＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型構造の液晶表示装置であるが、これ以外に、ＴＦＴ素子（Thin Film Transistor）を備えたアクティブマトリクス型構造の液晶表示装置であっても構わない。
第１実施形態は、一対の基板間に液晶材料が狭持されてなる液晶表示装置において、一対の基板のうちの一方の基板上には、電気配線、及び当該電気配線に対してスイッチング素子を介して接続された画素電極と、電気配線及びスイッチング素子と画素電極との間に形成された層間絶縁膜と、画素電極上に形成された被覆層と、を備え、層間絶縁膜は、スイッチング素子と画素電極とを接続するためのコンタクトホールを備えるとともに、当該コンタクトホールの壁面の上端に曲率部を形成してあることを特徴とする。
以下、図１〜図６を適宜参照しながら、本発明の第１実施形態の液晶表示装置について、カラーフィルタ基板３０、及び素子基板６０を用いた液晶表示装置を例に採って説明する。
なお、本実施形態の液晶表示装置は、ＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型構造の液晶表示装置であるが、これ以外に、ＴＦＴ素子（Thin Film Transistor）を備えたアクティブマトリクス型構造の液晶表示装置であっても構わない。
１．液晶表示装置の基本構造
まず、図１を参照して、本発明に係る第１実施形態の液晶表示装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶表示装置１０の概略断面図である。
かかる液晶表示装置１０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶表示装置１０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けて使用される。
また、液晶表示装置１０は、ガラス基板を基体６１とする素子基板６０と、同様にガラス基板を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
まず、図１を参照して、本発明に係る第１実施形態の液晶表示装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶表示装置１０の概略断面図である。
かかる液晶表示装置１０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶表示装置１０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けて使用される。
また、液晶表示装置１０は、ガラス基板を基体６１とする素子基板６０と、同様にガラス基板を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
また、カラーフィルタ基板３０における基体３１の内面、すなわち、素子基板６０に対向する表面上には、走査電極３３が形成され、素子基板６０における基体６１の内面、すなわち、カラーフィルタ基板３０に対向する表面上に、画素電極６３がマトリクス状に形成されている。また、画素電極６３は、スイッチング素子６９を介して電気配線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域を構成することになる。したがって、所望の画素に対して電圧を印加することにより、当該画素領域の液晶材料２１に電界を発生させ、表示領域全体として文字、図形等の画像を表示させることができる。
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、電気配線６５、引回し配線６６及び、独立して形成された複数の配線からなる外部接続用端子６７が形成されている。
そして、電気配線６５又は引回し配線６６が延設された端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、外部接続用端子６７のうちの表示領域側の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
そして、電気配線６５又は引回し配線６６が延設された端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、外部接続用端子６７のうちの表示領域側の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
２．カラーフィルタ基板
カラーフィルタ基板３０は、一例として、図１に示すように、ガラス基板等からなる基体３１と、遮光膜３９と、着色層３７と、平坦化層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、図２に示すように、後述する素子基板６０上の被覆層７８と同様に、カラーフィルタ基板３０上においても、走査電極３３と配向膜４５との間に、被覆層４０が形成されていることが好ましい。この理由は、素子基板６０上の被覆層７８と相俟って、基板間に異物が入り込んだ場合であっても、対向する電極間でのショートをより確実に防止することができるためである。
カラーフィルタ基板３０は、一例として、図１に示すように、ガラス基板等からなる基体３１と、遮光膜３９と、着色層３７と、平坦化層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、図２に示すように、後述する素子基板６０上の被覆層７８と同様に、カラーフィルタ基板３０上においても、走査電極３３と配向膜４５との間に、被覆層４０が形成されていることが好ましい。この理由は、素子基板６０上の被覆層７８と相俟って、基板間に異物が入り込んだ場合であっても、対向する電極間でのショートをより確実に防止することができるためである。
また、カラーフィルタ基板３０に形成された遮光膜３９は、隣接する画素間において色材が混色することを防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
また、着色層３７や遮光膜３９上には、基板表面の平坦化を図るとともに、遮光膜３９等の導電性の材料からなる部材と、走査電極３３との間の電気絶縁性を図るために、アクリル樹脂やエポキシ樹脂などの光硬化性又は熱硬化性の樹脂材料からなる平坦化層４１が形成されている。
また、平坦化層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が形成されている。
また、平坦化層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が形成されている。
３．素子基板
（１）基本構成
次に、図３〜図６を参照して、素子基板６０についてさらに詳細に説明する。ここで、図３（ａ）は、素子基板の概略平面図を示し、図３（ｂ）は、図３（ａ）中のＹＹ断面を矢印方向に見た断面図を示している。また、図４〜図６は、素子基板６０の要部を示す図である。さらに、それぞれの図中において、一部の部材を適宜省略してある。
素子基板６０は、図３（ａ）〜（ｂ）に示すように、基本的に、ガラス基板等からなる基体６１と、電気配線６５と、スイッチング素子としてのＴＦＤ素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３上には、対向する基板間に異物が入り込んだ場合における、対向する電極間でのショートを防止するための被覆層７８が形成されているとともに、当該被覆層７８上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、素子基板６０の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
（１）基本構成
次に、図３〜図６を参照して、素子基板６０についてさらに詳細に説明する。ここで、図３（ａ）は、素子基板の概略平面図を示し、図３（ｂ）は、図３（ａ）中のＹＹ断面を矢印方向に見た断面図を示している。また、図４〜図６は、素子基板６０の要部を示す図である。さらに、それぞれの図中において、一部の部材を適宜省略してある。
素子基板６０は、図３（ａ）〜（ｂ）に示すように、基本的に、ガラス基板等からなる基体６１と、電気配線６５と、スイッチング素子としてのＴＦＤ素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３上には、対向する基板間に異物が入り込んだ場合における、対向する電極間でのショートを防止するための被覆層７８が形成されているとともに、当該被覆層７８上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、素子基板６０の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
また、素子基板６０上の電気配線６５は、複数の配線が並列したストライプ状に構成されている。また、ドライバ９１等の実装領域側の辺に対して垂直方向に延びる辺側には、導電性粒子を含むシール材２３を介してカラーフィルタ基板３０上の走査電極３３と電気的に接続される引回し配線６６が設けられている。そして、画素電極６３は、それぞれの電気配線６５の間に、マトリクス状に配置されるとともに、電気配線６５と画素電極６３とは、ＴＦＤ素子６９を介して電気的に接続されている。
なお、本実施形態にかかる液晶表示装置は、ＴＦＤ素子６９を備えた液晶表示装置１０であり、電気配線６５とは、データ線を意味する。
なお、本実施形態にかかる液晶表示装置は、ＴＦＤ素子６９を備えた液晶表示装置１０であり、電気配線６５とは、データ線を意味する。
（２）スイッチング素子
また、スイッチング素子としてのＴＦＤ素子６９は、図４（ａ）〜（ｂ）に示すように、電気配線６５と画素電極６３とを電気的に接続するための部材である。
かかるＴＦＤ素子６９は、二端子型非線型素子の典型である。また、ＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、およびクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
また、スイッチング素子としてのＴＦＤ素子６９は、図４（ａ）〜（ｂ）に示すように、電気配線６５と画素電極６３とを電気的に接続するための部材である。
かかるＴＦＤ素子６９は、二端子型非線型素子の典型である。また、ＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、およびクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
また、ＴＦＤ素子６９は、電気配線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子及び第２のＴＦＤ素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
（３）層間絶縁膜
また、図４（ａ）〜（ｂ）に示すように、層間絶縁膜６８は、電気配線６５と、画素電極６３との間に備えられ、それらの間の電気絶縁性を確保するための部材である。すなわち、本実施形態にかかる液晶表示装置１０は、電気配線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、電気配線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置１０である。
したがって、画素設計が高精細となって、電気配線６５のピッチ間隔が狭くなっている場合であっても、電気配線６５と画素電極６３との電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、電気配線６５と画素電極６３とを平面的に重ねて配置することができるために、電気配線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
また、図４（ａ）〜（ｂ）に示すように、層間絶縁膜６８は、電気配線６５と、画素電極６３との間に備えられ、それらの間の電気絶縁性を確保するための部材である。すなわち、本実施形態にかかる液晶表示装置１０は、電気配線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、電気配線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置１０である。
したがって、画素設計が高精細となって、電気配線６５のピッチ間隔が狭くなっている場合であっても、電気配線６５と画素電極６３との電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、電気配線６５と画素電極６３とを平面的に重ねて配置することができるために、電気配線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
また、層間絶縁膜６８には、スイッチング素子６９と画素電極６３とを電気的に接続するためのコンタクトホール６８ａが形成されている。そして、本発明にかかる液晶表示装置は、図４（ｂ）に示すように、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されていることを特徴とする。すなわち、かかるコンタクトホール６８ａと重なるようにして層間絶縁膜６８上に設けられる画素電極６３にも曲率部８０を形成し、当該画素電極６３上に形成する被覆層７８を形成する際の構成材料の載り性を向上させることができるためである。
より具体的には、図１６に示すように、かかるコンタクトホール６８ａの上端に曲率部を形成しないで、角部が設けられている場合には、コンタクトホール６８ａと重なるように層間絶縁膜６８上に設けられる画素電極６３にも、角部が形成されることとなる。これにより、画素電極６３上に被覆層７８を形成するための構成材料を塗布した際に、角部付近では、構成材料の載り性が低下し、はじかれてしまうことによって、形成される被覆層７８の膜厚が不均一となったり、被覆層７８の非存在箇所が形成されたりする場合がある。かかる場合に、カラーフィルタ基板３０と素子基板６０との間に入り込んだ異物によって、膜厚が薄くなったか、あるいは被覆層７８が形成されなかった箇所を介して、走査電極３３と画素電極６３との間にショートが発生してしまうこととなる。
したがって、図４（ｂ）に示すように、コンタクトホール６８ａの壁面の上端に曲率部８０を形成することにより、画素電極６３上への被覆層７８の構成材料の載り性を向上させて、コンタクトホール６８ａ内への構成材料の流れ込みを抑えて、形成される被覆層７８の膜厚の均一化を図ることができる。よって、基板間に異物等が入り込んだ場合であっても、走査電極３３と画素電極６３との間のショートの発生を少なくすることができる。
より具体的には、図１６に示すように、かかるコンタクトホール６８ａの上端に曲率部を形成しないで、角部が設けられている場合には、コンタクトホール６８ａと重なるように層間絶縁膜６８上に設けられる画素電極６３にも、角部が形成されることとなる。これにより、画素電極６３上に被覆層７８を形成するための構成材料を塗布した際に、角部付近では、構成材料の載り性が低下し、はじかれてしまうことによって、形成される被覆層７８の膜厚が不均一となったり、被覆層７８の非存在箇所が形成されたりする場合がある。かかる場合に、カラーフィルタ基板３０と素子基板６０との間に入り込んだ異物によって、膜厚が薄くなったか、あるいは被覆層７８が形成されなかった箇所を介して、走査電極３３と画素電極６３との間にショートが発生してしまうこととなる。
したがって、図４（ｂ）に示すように、コンタクトホール６８ａの壁面の上端に曲率部８０を形成することにより、画素電極６３上への被覆層７８の構成材料の載り性を向上させて、コンタクトホール６８ａ内への構成材料の流れ込みを抑えて、形成される被覆層７８の膜厚の均一化を図ることができる。よって、基板間に異物等が入り込んだ場合であっても、走査電極３３と画素電極６３との間のショートの発生を少なくすることができる。
また、図５に示す、曲率部８０の曲率半径Ｒを１５０〜４００μｍの範囲内の値とすることが好ましい。
この理由は、曲率部８０の曲率半径Ｒが１５０μｍ未満の値となると、被覆層７８を形成する際に、曲率部８０における画素電極６３上への被覆層７８の構成材料の載り性が低下して、被覆層７８の膜厚にばらつきが生じる場合があるためである。一方、曲率部８０の曲率半径Ｒが４００μｍを超えると、画素電極６３の平坦部の面積が減少して、一つの画素における有効表示面積が小さくなる場合があるためである。
したがって、曲率部８０の曲率半径Ｒを１８０〜３８０μｍの範囲内の値とすることがより好ましく、２００〜３５０μｍの範囲内の値とすることがさらに好ましい。
この理由は、曲率部８０の曲率半径Ｒが１５０μｍ未満の値となると、被覆層７８を形成する際に、曲率部８０における画素電極６３上への被覆層７８の構成材料の載り性が低下して、被覆層７８の膜厚にばらつきが生じる場合があるためである。一方、曲率部８０の曲率半径Ｒが４００μｍを超えると、画素電極６３の平坦部の面積が減少して、一つの画素における有効表示面積が小さくなる場合があるためである。
したがって、曲率部８０の曲率半径Ｒを１８０〜３８０μｍの範囲内の値とすることがより好ましく、２００〜３５０μｍの範囲内の値とすることがさらに好ましい。
また、図６に示すように、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状とすることが好ましい。
この理由は、コンタクトホール６８ａと重ねて形成される画素電極６３と被覆層７８との間の密着性を向上させることができ、被覆層７８の膜厚をより均一にすることができるためである。また、同様に、当該層間絶縁膜６８の端部における画素電極６３と層間絶縁膜６８との間の密着性を向上させることもでき、画素電極６３の断線等を防止することもできるためである。
この理由は、コンタクトホール６８ａと重ねて形成される画素電極６３と被覆層７８との間の密着性を向上させることができ、被覆層７８の膜厚をより均一にすることができるためである。また、同様に、当該層間絶縁膜６８の端部における画素電極６３と層間絶縁膜６８との間の密着性を向上させることもでき、画素電極６３の断線等を防止することもできるためである。
また、層間絶縁膜６８の端部をテーパ状とする場合に、そのテーパ角θを２０〜４５°の範囲内の値とすることが好ましい。
この理由は、かかるテーパ角θが２０°未満の値となると、画素電極６３の平坦部の面積が減少して、一画素における有効表示面積が小さくなる場合があるためである。一方、かかるテーパ角θが４５°を超えると、当該層間絶縁膜６８の端部における層間絶縁膜６８と画素電極６３、及び画素電極６３と被覆層７８、それぞれの間の密着性が低下し、欠落等が発生する場合があるためである。
したがって、層間絶縁膜６８の端部をテーパ状とする場合に、そのテーパ角θを２２〜４０°の範囲内の値とすることがより好ましく、２５〜３５°の範囲内の値とすることがさらに好ましい。
この理由は、かかるテーパ角θが２０°未満の値となると、画素電極６３の平坦部の面積が減少して、一画素における有効表示面積が小さくなる場合があるためである。一方、かかるテーパ角θが４５°を超えると、当該層間絶縁膜６８の端部における層間絶縁膜６８と画素電極６３、及び画素電極６３と被覆層７８、それぞれの間の密着性が低下し、欠落等が発生する場合があるためである。
したがって、層間絶縁膜６８の端部をテーパ状とする場合に、そのテーパ角θを２２〜４０°の範囲内の値とすることがより好ましく、２５〜３５°の範囲内の値とすることがさらに好ましい。
また、層間絶縁膜６８の膜厚を１，２００〜３，０００ｎｍの範囲内の値とすることが好ましい。
この理由は、層間絶縁膜６８の膜厚が１，２００ｎｍ未満の値となると、電気配線６５及びスイッチング素子６９と画素電極６３との間の電気絶縁性を確保することができない場合があるためである。一方、層間絶縁膜６８の膜厚が３，０００ｎｍを超えると、曲率部８０の曲率半径や、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部のテーパ角にもよるが、画素電極６３の平坦部の面積が減少して、一つの画素における有効表示面積が小さくなったり、液晶表示装置１０の薄型化が困難になったりする場合があるためである。
したがって、層間絶縁膜６８の膜厚を１，５００〜２，９００ｎｍの範囲内の値とすることがより好ましく、２，０００〜２，８００ｎｍの範囲内の値とすることがさらに好ましい。
この理由は、層間絶縁膜６８の膜厚が１，２００ｎｍ未満の値となると、電気配線６５及びスイッチング素子６９と画素電極６３との間の電気絶縁性を確保することができない場合があるためである。一方、層間絶縁膜６８の膜厚が３，０００ｎｍを超えると、曲率部８０の曲率半径や、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部のテーパ角にもよるが、画素電極６３の平坦部の面積が減少して、一つの画素における有効表示面積が小さくなったり、液晶表示装置１０の薄型化が困難になったりする場合があるためである。
したがって、層間絶縁膜６８の膜厚を１，５００〜２，９００ｎｍの範囲内の値とすることがより好ましく、２，０００〜２，８００ｎｍの範囲内の値とすることがさらに好ましい。
（４）画素電極
また、図４（ａ）〜（ｂ）に示すように、層間絶縁膜６８上には、上述したコンタクトホール６８ａを介してスイッチング素子６９と接続された画素電極６３が形成されている。
かかる画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電性材料を用いて形成することができる一方、画素電極６３に反射機能を持たせる場合には、アルミニウムや銀等を用いて形成することもできる。
また、本発明に係る液晶表示装置においては、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されているために、当該上端における画素電極６３にも曲率部が形成されている。したがって、画素電極６３に被覆層７８を形成する際の構成材料の載り性の向上が図られ、膜厚が均一化された被覆層７８を形成することが容易になる。
さらに、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状に形成した場合には、層間絶縁膜６８と画素電極６３との間の密着性が向上し、画素電極６３の膜厚が均一化されていることとなる。
また、図４（ａ）〜（ｂ）に示すように、層間絶縁膜６８上には、上述したコンタクトホール６８ａを介してスイッチング素子６９と接続された画素電極６３が形成されている。
かかる画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電性材料を用いて形成することができる一方、画素電極６３に反射機能を持たせる場合には、アルミニウムや銀等を用いて形成することもできる。
また、本発明に係る液晶表示装置においては、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されているために、当該上端における画素電極６３にも曲率部が形成されている。したがって、画素電極６３に被覆層７８を形成する際の構成材料の載り性の向上が図られ、膜厚が均一化された被覆層７８を形成することが容易になる。
さらに、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状に形成した場合には、層間絶縁膜６８と画素電極６３との間の密着性が向上し、画素電極６３の膜厚が均一化されていることとなる。
また、画素電極６３の膜厚を３５〜１８０ｎｍの範囲内の値とすることが好ましい。
この理由は、画素電極６３の膜厚が３５ｎｍ未満の値となると、必要な抵抗値を確保することが困難になる場合があるためである。一方、画素電極６３の膜厚が１８０ｎｍを超えると、セルギャップにばらつきが生じやすくなる場合があるためである。
したがって、画素電極６３の膜厚を３８〜１５０ｎｍの範囲内の値とすることがより好ましく、４０〜１００ｎｍの範囲内の値とすることがさらに好ましい。
この理由は、画素電極６３の膜厚が３５ｎｍ未満の値となると、必要な抵抗値を確保することが困難になる場合があるためである。一方、画素電極６３の膜厚が１８０ｎｍを超えると、セルギャップにばらつきが生じやすくなる場合があるためである。
したがって、画素電極６３の膜厚を３８〜１５０ｎｍの範囲内の値とすることがより好ましく、４０〜１００ｎｍの範囲内の値とすることがさらに好ましい。
（５）被覆層
また、図４（ａ）〜（ｂ）に示すように、画素電極６３上には、基板間に異物等が入り込んだ場合に、走査電極３３と画素電極６３との間でショートが発生することを防止するための被覆層７８が形成されている。すなわち、液晶表示装置の製造段階において、基板間に異物が入り込んだ場合には、当該異物が走査電極３３や画素電極６３上に形成された配向膜４５、７５を貫くなどして、走査電極３３と画素電極６３との間が導電状態になると、表示不良の原因になる場合がある。したがって、かかる被覆層７８を設けることにより、異物等が入り込んだ場合であっても、走査電極３３と画素電極６３との間のショートを防止することができる。
また、図４（ａ）〜（ｂ）に示すように、画素電極６３上には、基板間に異物等が入り込んだ場合に、走査電極３３と画素電極６３との間でショートが発生することを防止するための被覆層７８が形成されている。すなわち、液晶表示装置の製造段階において、基板間に異物が入り込んだ場合には、当該異物が走査電極３３や画素電極６３上に形成された配向膜４５、７５を貫くなどして、走査電極３３と画素電極６３との間が導電状態になると、表示不良の原因になる場合がある。したがって、かかる被覆層７８を設けることにより、異物等が入り込んだ場合であっても、走査電極３３と画素電極６３との間のショートを防止することができる。
また、かかる被覆層７８は、電気絶縁性の透明な材料を用いて形成することができ、例えば、アルキルシラン化合物、アルコキシシラン化合物、アルキルチタン化合物、アルコキシチタン化合物、アルキルアルミニウム化合物、アルコキシアルミニウム化合物等を用いて形成することが好ましい。
この理由は、製造段階においては、膜厚を薄く形成することが容易である一方、形成後においては、所定の硬度を有するために、画素電極６３を確実に保護して、走査電極３３と画素電極６３との間の電気絶縁性を確保することができるためである。
なお、アルキルシラン化合物やアルコキシシラン化合物等のうち、より反応性が高くかつ電気絶縁性に優れた被覆層が得られることから、具体的に、テトラメチルシラン、テトラメチルチタン、テトラメチルアルミニム、テトラエチルシラン、テトラエチルチタン、テトラエチルアルミニム、ジメチルジクロロシラン、ジメチルジクロロチタン、ジメチルジクロロアルミニム、ジフェニルジクロロシラン、ジフェニルジクロロチタン、ジフェニルジクロロアルミニム、ジエチルジクロロシラン、ジエチルジクロロチタン、ジエチルジクロロアルミニム、ジフェニルジエチルシラン、ジフェニルジエチルチタン、ジフェニルジエチルアルミニム、メチルトリクロロシラン、メチルトリクロロチタン、メチルトリクロロシアルミニウム、トリフェニルメチルシラン、トリフェニルメチルチタン、トリフェニルメチルアルミニウム、ジメチルジエチルシラン、ジメチルジエチルチタン、ジメチルジエチルアルミニム等の一種単独または二種以上の組み合わせが好ましい。
この理由は、製造段階においては、膜厚を薄く形成することが容易である一方、形成後においては、所定の硬度を有するために、画素電極６３を確実に保護して、走査電極３３と画素電極６３との間の電気絶縁性を確保することができるためである。
なお、アルキルシラン化合物やアルコキシシラン化合物等のうち、より反応性が高くかつ電気絶縁性に優れた被覆層が得られることから、具体的に、テトラメチルシラン、テトラメチルチタン、テトラメチルアルミニム、テトラエチルシラン、テトラエチルチタン、テトラエチルアルミニム、ジメチルジクロロシラン、ジメチルジクロロチタン、ジメチルジクロロアルミニム、ジフェニルジクロロシラン、ジフェニルジクロロチタン、ジフェニルジクロロアルミニム、ジエチルジクロロシラン、ジエチルジクロロチタン、ジエチルジクロロアルミニム、ジフェニルジエチルシラン、ジフェニルジエチルチタン、ジフェニルジエチルアルミニム、メチルトリクロロシラン、メチルトリクロロチタン、メチルトリクロロシアルミニウム、トリフェニルメチルシラン、トリフェニルメチルチタン、トリフェニルメチルアルミニウム、ジメチルジエチルシラン、ジメチルジエチルチタン、ジメチルジエチルアルミニム等の一種単独または二種以上の組み合わせが好ましい。
また、本実施形態の液晶表示装置においては、上述のとおり、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されているために、当該コンタクトホール６８ａと重なるように形成された画素電極６３にも曲率部が形成されている。したがって、画素電極６３上にさらに積層される被覆層７８を形成する際の構成材料の載り性が向上するために、膜厚の均一化が図られている。
したがって、被覆層７８の膜厚のばらつきや欠落箇所が存在しないために、基板間に異物等が入り込んだ場合であっても、被覆層７８によって、走査電極３３と画素電極６３との間のショートを確実に防止することができる。
したがって、被覆層７８の膜厚のばらつきや欠落箇所が存在しないために、基板間に異物等が入り込んだ場合であっても、被覆層７８によって、走査電極３３と画素電極６３との間のショートを確実に防止することができる。
また、かかる被覆層７８の膜厚を５０〜２００ｎｍの範囲内の値とすることが好ましい。
この理由は、被覆層７８の膜厚が５０ｎｍ未満の値となると、基板間に異物等が入り込んだ場合に、当該異物等が被覆層７８を貫通してしまい、走査電極３３と画素電極６３との間でのショートの発生を防ぐことが困難となる場合があるためである。一方、被覆層７８の膜厚が２００ｎｍを超えると、素子基板６０、ひいては液晶表示装置の薄型化を図ることが困難になる場合があるためである。
したがって、被覆層７８の膜厚を６０〜１８０ｎｍの範囲内の値とすることがより好ましく、７０〜１５０ｎｍの範囲内の値とすることがさらに好ましい。
この理由は、被覆層７８の膜厚が５０ｎｍ未満の値となると、基板間に異物等が入り込んだ場合に、当該異物等が被覆層７８を貫通してしまい、走査電極３３と画素電極６３との間でのショートの発生を防ぐことが困難となる場合があるためである。一方、被覆層７８の膜厚が２００ｎｍを超えると、素子基板６０、ひいては液晶表示装置の薄型化を図ることが困難になる場合があるためである。
したがって、被覆層７８の膜厚を６０〜１８０ｎｍの範囲内の値とすることがより好ましく、７０〜１５０ｎｍの範囲内の値とすることがさらに好ましい。
［第２実施形態］
本発明の第２実施形態は、一対の基板間に液晶材料が狭持されてなる液晶表示装置の製造方法である。そして、基板上に、電気配線、及びスイッチング素子を形成する工程と、電気配線及びスイッチング素子が形成された基板上の全面に透明樹脂層を形成する工程と、透明樹脂層に対して、ハーフトーンマスクを用いて露光するか、又は、異なるパターンマスクを用いて複数回露光した後、現像することにより、壁面の上端に曲率部を有するコンタクトホールを備えた層間絶縁膜を形成する工程と、層間絶縁膜が形成された基板上に、コンタクトホールを介してスイッチング素子と電気的に接続されるように、画素電極を形成する工程と、画素電極が形成された基板上に、被覆層を形成する工程と、被覆層の上に、配向膜を形成する工程と、を含むことを特徴とする。
以下、第２実施形態にかかる液晶表示装置の製造方法として、第１実施形態の液晶表示装置の製造方法の一例を、図７〜図１３を適宜参照しながら説明する。
なお、本実施形態においても、ＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型構造の液晶表示装置の製造方法を例に採って説明するが、これ以外に、ＴＦＴ素子（Thin Film Transistor）を備えたアクティブマトリクス型構造の液晶表示装置であっても構わない。
本発明の第２実施形態は、一対の基板間に液晶材料が狭持されてなる液晶表示装置の製造方法である。そして、基板上に、電気配線、及びスイッチング素子を形成する工程と、電気配線及びスイッチング素子が形成された基板上の全面に透明樹脂層を形成する工程と、透明樹脂層に対して、ハーフトーンマスクを用いて露光するか、又は、異なるパターンマスクを用いて複数回露光した後、現像することにより、壁面の上端に曲率部を有するコンタクトホールを備えた層間絶縁膜を形成する工程と、層間絶縁膜が形成された基板上に、コンタクトホールを介してスイッチング素子と電気的に接続されるように、画素電極を形成する工程と、画素電極が形成された基板上に、被覆層を形成する工程と、被覆層の上に、配向膜を形成する工程と、を含むことを特徴とする。
以下、第２実施形態にかかる液晶表示装置の製造方法として、第１実施形態の液晶表示装置の製造方法の一例を、図７〜図１３を適宜参照しながら説明する。
なお、本実施形態においても、ＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型構造の液晶表示装置の製造方法を例に採って説明するが、これ以外に、ＴＦＴ素子（Thin Film Transistor）を備えたアクティブマトリクス型構造の液晶表示装置であっても構わない。
１．カラーフィルタ基板の製造工程
カラーフィルタ基板３０は、図７（ａ）〜（ｅ）に示すように、ガラス基板からなる基体３１における、表示領域に相当する箇所に、遮光膜３９、着色層３７、平坦化膜４１、及び走査電極３３、配向膜４５等を順次形成することにより製造することができる。これらの反射層３５等の形成方法は特に制限されるものではなく、公知の方法により形成することができる。
また、図示しないが、走査電極３３の形成後に、後述する素子基板６０と同様に、被覆層を形成することが好ましい。この理由は、基板間に異物等が入り込んだ場合であっても、素子基板６０上の被覆層７８と相俟って、走査電極３３と画素電極６３との間のショートの発生をより確実に防止することができるためである。
カラーフィルタ基板３０は、図７（ａ）〜（ｅ）に示すように、ガラス基板からなる基体３１における、表示領域に相当する箇所に、遮光膜３９、着色層３７、平坦化膜４１、及び走査電極３３、配向膜４５等を順次形成することにより製造することができる。これらの反射層３５等の形成方法は特に制限されるものではなく、公知の方法により形成することができる。
また、図示しないが、走査電極３３の形成後に、後述する素子基板６０と同様に、被覆層を形成することが好ましい。この理由は、基板間に異物等が入り込んだ場合であっても、素子基板６０上の被覆層７８と相俟って、走査電極３３と画素電極６３との間のショートの発生をより確実に防止することができるためである。
２．素子基板の製造工程
（１）電気配線及びＴＦＤ素子の形成
素子基板６０は、まず、図８（ａ）〜（ｂ）に示すように、ガラス基板からなる基体６１上に、素子第１電極７１を形成する。この素子第１電極７１は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極７１の形成前に、第２のガラス基板６１に対する素子第１電極７１の密着力を著しく向上させることができるとともに、第２のガラス基板６１から素子第１電極７１への不純物の拡散を効率的に抑制することができることから、基体６１上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
（１）電気配線及びＴＦＤ素子の形成
素子基板６０は、まず、図８（ａ）〜（ｂ）に示すように、ガラス基板からなる基体６１上に、素子第１電極７１を形成する。この素子第１電極７１は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極７１の形成前に、第２のガラス基板６１に対する素子第１電極７１の密着力を著しく向上させることができるとともに、第２のガラス基板６１から素子第１電極７１への不純物の拡散を効率的に抑制することができることから、基体６１上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
次いで、図８（ｃ）に示すように、素子第１電極７１の表面を陽極酸化法によって酸化させることにより、酸化膜７２を形成する。より具体的には、素子第１電極７１が形成された基板を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、素子第１電極７１との間に所定電圧を印加して、素子第１電極７１の表面を酸化させることができる。
次いで、再び、スパッタリング法等により、素子第１電極７１を含む基板上に、全面的に金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、図８（ｄ）に示すように、素子第２電極７３、７４及び電気配線（図示せず。）を形成する。このようにして、ＴＦＤ素子６９及び電気配線（データ線）を形成することができる。
次いで、再び、スパッタリング法等により、素子第１電極７１を含む基板上に、全面的に金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、図８（ｄ）に示すように、素子第２電極７３、７４及び電気配線（図示せず。）を形成する。このようにして、ＴＦＤ素子６９及び電気配線（データ線）を形成することができる。
（２）透明樹脂層の形成
次いで、図９（ａ）又は図１０（ａ）に示すように、ＴＦＤ素子６９及び電気配線（図示せず）を含む素子基板６０上の全面に渡って、光硬化性樹脂を塗布することにより、透明樹脂層６８Ｘを形成する。この光硬化性樹脂は、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂等を用いることができる。これらの樹脂は流動性を有する未硬化状態で、公知のスピンコート法や印刷法等を用いて、素子基板６０上に塗布することができる。
次いで、図９（ａ）又は図１０（ａ）に示すように、ＴＦＤ素子６９及び電気配線（図示せず）を含む素子基板６０上の全面に渡って、光硬化性樹脂を塗布することにより、透明樹脂層６８Ｘを形成する。この光硬化性樹脂は、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂等を用いることができる。これらの樹脂は流動性を有する未硬化状態で、公知のスピンコート法や印刷法等を用いて、素子基板６０上に塗布することができる。
（３）層間絶縁膜の形成
次いで、図９（ｂ）〜（ｃ）又は図１０（ｂ）〜（ｅ）に示すように、光硬化性樹脂からなる透明樹脂層６８Ｘに対して、所定のハーフトーンマスク１２１、又はそれぞれ異なる形状のパターンを有するパターンマスク１２２ａ〜１２２ｃを用いて露光処理を施した後、現像することにより、壁面の上端に曲率部８０を有するコンタクトホール６８ａを備えた層間絶縁膜６８を形成する。すなわち、次工程においてコンタクトホール６８ａと重なるように形成される画素電極６３においても曲率部を形成されるため、さらに画素電極６３上に形成する被覆層７８の構成材料を塗布する際の載り性を向上させて、膜厚の均一化を図ることができるためである。したがって、基板間に異物等が入り込んだ場合であっても、被覆層７８によって、走査電極３３と画素電極６３との間で、異物等を介してショート等が発生することを確実に防止することができる。
なお、使用する光硬化性樹脂はポジ型又はネガ型のいずれであっても構わない。以下、ネガ型の光硬化性樹脂を使用した例について説明する。
次いで、図９（ｂ）〜（ｃ）又は図１０（ｂ）〜（ｅ）に示すように、光硬化性樹脂からなる透明樹脂層６８Ｘに対して、所定のハーフトーンマスク１２１、又はそれぞれ異なる形状のパターンを有するパターンマスク１２２ａ〜１２２ｃを用いて露光処理を施した後、現像することにより、壁面の上端に曲率部８０を有するコンタクトホール６８ａを備えた層間絶縁膜６８を形成する。すなわち、次工程においてコンタクトホール６８ａと重なるように形成される画素電極６３においても曲率部を形成されるため、さらに画素電極６３上に形成する被覆層７８の構成材料を塗布する際の載り性を向上させて、膜厚の均一化を図ることができるためである。したがって、基板間に異物等が入り込んだ場合であっても、被覆層７８によって、走査電極３３と画素電極６３との間で、異物等を介してショート等が発生することを確実に防止することができる。
なお、使用する光硬化性樹脂はポジ型又はネガ型のいずれであっても構わない。以下、ネガ型の光硬化性樹脂を使用した例について説明する。
例えば、ハーフトーンマスク１２１を用いて形成する場合には、図９（ｂ）に示すように、ネガ型の透明樹脂層６８Ｘに対して、形成される膜厚をより厚くしたい部分の透過率がより高くなるようにパターニングされたハーフトーンマスク１２１を介して露光を行うと、一回の露光処理によって、光硬化性樹脂に照射される露光量を部分的に異ならせることができる。そして、このように露光処理した光硬化性樹脂からなる透明樹脂層６８Ｘに対して現像処理することにより、全く光が照射されなかった部分の光硬化性樹脂は溶解して、コンタクトホール６８ａが形成される。また、光が透過するものの、部分的に透過率が異なる部分の光硬化性樹脂は、その露光量に応じた膜厚の樹脂層が形成されるために、全体として曲率部８０が形成される。
また、複数回露光により形成する場合には、図１０（ｂ）〜（ｄ）に示すように、ネガ型の透明樹脂層６８Ｘに対して、形成するコンタクトホールの断面形状に対応して、異なるパターンを有するパターンマスク１２２ａ〜１２２ｃを用いて複数回露光を行うことにより、光硬化性樹脂に照射される露光量を部分的に異ならせることができる。例えば、コンタクトホール６８ａが形成される領域には、光が全く照射されないようにする一方、層間絶縁膜６８の断面の膜厚に応じて、部分的に合計露光量が異なるように、パターンの異なる複数のパターンマスク１２２ａ〜１２２ｃを用いて複数回露光処理を行う。そして、このように露光処理された光硬化性樹脂からなる透明樹脂層６８Ｘに対して現像処理することにより、壁面の上端に曲率部８０を有するコンタクトホール６８ａを備えた層間絶縁膜６８が形成される。
また、このようにハーフトーンマスクを用いて露光したり、異なるパターンマスクを用いて複数回露光したりした後、現像して、層間絶縁膜６８に曲率部８０を形成する際に、図１１（ｂ）〜（ｃ）又は図１２（ｂ）〜（ｆ）に示すように、同時に、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状とすることが好ましい。
この理由は、層間絶縁膜６８と画素電極６３、及び画素電極６３と被覆層７８、それぞれの密着性を向上させて、画素電極６３及び被覆層７８の欠落等を有効に防止することができる。したがって、対向する電極間でのショートの発生をさらに効果的に防止できるとともに、画素電極６３の欠落等による表示不良の発生を防止した液晶表示装置を効率的に製造することができる。
この理由は、層間絶縁膜６８と画素電極６３、及び画素電極６３と被覆層７８、それぞれの密着性を向上させて、画素電極６３及び被覆層７８の欠落等を有効に防止することができる。したがって、対向する電極間でのショートの発生をさらに効果的に防止できるとともに、画素電極６３の欠落等による表示不良の発生を防止した液晶表示装置を効率的に製造することができる。
より具体的には、ハーフトーンマスク１３１を用いて形成する場合には、図１１（ｂ）に示すように、ネガ型の透明樹脂層６８Ｘに対して、コンタクトホール６８ａの形成箇所には全く光が透過しないようにする一方、コンタクトホール６８ａの壁面の形状に対応させて、膜厚をより厚くしたい部分の透過率がより高くなるようにパターニングされたハーフトーンマスク１３１を用いて露光処理する。次いで、現像処理を行うことにより、図１１（ｃ）に示すように、露光量が多い部分ほど膜厚が厚く形成され、全体として、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状とするとともに、所定の曲率部８０を備えた層間絶縁膜６８を形成することができる。
一方、複数回露光により形成する場合には、図１２（ｂ）〜（ｅ）に示すように、ネガ型の透明樹脂層６８Ｘに対して、コンタクトホール６８ａの形成箇所には全く露光されないようにする一方、形成するコンタクトホール６８ａの壁面の形状に対応させて、膜厚をより厚くしたい部分の合計露光量がより多くなるように、パターンの異なるパターンマスク１３２ａ〜１３２ｄを用いて複数回露光処理を行う。そして、このように露光処理された光硬化性樹脂からなる透明樹脂層６８Ｘに対して現像処理することにより、図１２（ｆ）に示すように、コンタクトホール６８ａの壁面を含む層間絶縁膜６８の端部をテーパ状にするとともに、所定の曲率部８０を備えた層間絶縁膜８０を形成することができる。
（４）画素電極の形成
次いで、層間絶縁膜６８を含む基板上に、スパッタリング法等により、ＩＴＯ（インジウムスズ酸化物等）等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、図１３（ａ）に示すように、コンタクトホール６８ａを介してＴＦＤ素子６９と電気的に接続された画素電極６３を形成する。
このとき、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されているために、画素電極６３においても曲率部が形成される。
次いで、層間絶縁膜６８を含む基板上に、スパッタリング法等により、ＩＴＯ（インジウムスズ酸化物等）等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、図１３（ａ）に示すように、コンタクトホール６８ａを介してＴＦＤ素子６９と電気的に接続された画素電極６３を形成する。
このとき、コンタクトホール６８ａの壁面の上端に曲率部８０が形成されているために、画素電極６３においても曲率部が形成される。
（５）被覆層の形成
次いで、図１３（ｂ）に示すように、画素電極６３が形成された基板上に、アルコキシシラン等の透明絶縁性材料を塗布した後、硬化させることにより、被覆層７８を形成する。このとき、上述したとおり、コンタクトホール６８ａの壁面の上端に曲率部８０を形成してあることから、画素電極６３にも曲率部が形成されているために、被覆層７８の構成材料がコンタクトホール６８ａの上端ではじかれることなく保持され、コンタクトホール６８ａ内に流れ込みにくくなり、均一な膜厚の被覆層７８を形成することができる。
したがって、基板間に異物等が入り込んだ場合であっても、当該異物を介して走査電極３３と画素電極６３との間でショートが発生することを有効に防止することができる。
次いで、図１３（ｂ）に示すように、画素電極６３が形成された基板上に、アルコキシシラン等の透明絶縁性材料を塗布した後、硬化させることにより、被覆層７８を形成する。このとき、上述したとおり、コンタクトホール６８ａの壁面の上端に曲率部８０を形成してあることから、画素電極６３にも曲率部が形成されているために、被覆層７８の構成材料がコンタクトホール６８ａの上端ではじかれることなく保持され、コンタクトホール６８ａ内に流れ込みにくくなり、均一な膜厚の被覆層７８を形成することができる。
したがって、基板間に異物等が入り込んだ場合であっても、当該異物を介して走査電極３３と画素電極６３との間でショートが発生することを有効に防止することができる。
（６）配向膜の形成
次いで、図１３（ｃ）に示すように、被覆層７８が形成された素子基板６０上に、ポリイミド樹脂等からなる配向膜７５を形成することにより、素子基板６０を製造することができる。
次いで、図１３（ｃ）に示すように、被覆層７８が形成された素子基板６０上に、ポリイミド樹脂等からなる配向膜７５を形成することにより、素子基板６０を製造することができる。
３．貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
４．後工程
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりするとともに、バックライト等とともに筐体に組み込むことにより、液晶表示装置を製造することができる。
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりするとともに、バックライト等とともに筐体に組み込むことにより、液晶表示装置を製造することができる。
［第３実施形態］
本発明に係る第３実施形態として、第１実施形態の液晶表示装置を備えた電子機器について具体的に説明する。
本発明に係る第３実施形態として、第１実施形態の液晶表示装置を備えた電子機器について具体的に説明する。
図１４は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶表示装置に含まれる液晶パネル２０と、これを制御するための制御手段２００とを有している。また、図１４中では、液晶パネル２０を、パネル構造体２０ａと、半導体素子（ＩＣ）等で構成される駆動回路２０ｂと、に概念的に分けて描いてある。また、制御手段２００は、表示情報出力源２０１と、表示処理回路２０２と、電源回路２０３と、タイミングジェネレータ２０４とを有することが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示処理回路２０２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路２０ｂへ供給することが好ましい。さらに、駆動回路２０ｂは、走査電極駆動回路、画素電極駆動回路及び検査回路を含むことが好ましい。また、電源回路２０３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、素子基板において、コンタクトホールの壁面の上端に曲率部を形成した液晶表示装置を使用している。そのために、画素電極上に形成される被覆層の膜厚の均一化を図り、対向する電極間でのショートの発生を防止して、優れた画像表示を実現できる電子機器とすることができる。
そして、本実施形態の電子機器であれば、素子基板において、コンタクトホールの壁面の上端に曲率部を形成した液晶表示装置を使用している。そのために、画素電極上に形成される被覆層の膜厚の均一化を図り、対向する電極間でのショートの発生を防止して、優れた画像表示を実現できる電子機器とすることができる。
本発明によれば、素子基板上に形成するコンタクトホールの壁面の上端に曲率部を形成することにより、電極上に形成する被覆層の膜厚の均一化を図ることができ、液晶表示装置における電極のショートを有効に防止することができる。したがって、液晶表示装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などに幅広く適用することができる。
１０：液晶表示装置、２１：液晶材料、２３：シール材、３０：カラーフィルタ基板、６０：素子基板、６３：画素電極、６５：電気配線、６８：層間絶縁膜、６８ａ：コンタクトホール、６９：スイッチング素子、７５：配向膜、７８：被覆層、８０：曲率部
Claims (9)
- 一対の基板間に液晶材料が狭持されてなる液晶表示装置において、前記一対の基板のうちの一方の基板上には、電気配線、及び当該電気配線に対してスイッチング素子を介して接続された画素電極と、前記電気配線及びスイッチング素子と前記画素電極との間に形成された層間絶縁膜と、前記画素電極上に形成された有機化合物より成る被覆層と、当該被覆層上に形成された配向膜と、を備え、前記層間絶縁膜は、前記スイッチング素子と画素電極とを接続するためのコンタクトホールを備えるとともに、当該コンタクトホールの壁面の上端に曲率部を形成してあることを特徴とする液晶表示装置。
- 前記コンタクトホールの壁面を含む層間絶縁膜の端部をテーパ状とすることを特徴とする請求項１に記載の液晶表示装置。
- 前記被覆層が、アルキルシラン化合物、アルコキシシラン化合物、アルキルチタン化合物、アルコキシチタン化合物、アルキルアルミニウム化合物、及び、アルコキシアルミニウム化合物のうちの少なくとも一つの化合物からなることを特徴とする請求項１又は２に記載の液晶表示装置。
- 前記曲率部における曲率半径を１５０〜４００μｍの範囲内の値とすることを特徴とする請求項１〜３のいずれか一項に記載の液晶表示装置。
- 前記コンタクトホールの壁面を含む層間絶縁膜の端部のテーパ角を２０〜４５°の範囲内の値とすることを特徴とする請求項２〜４のいずれか一項に記載の液晶表示装置。
- 前記被覆層の膜厚を５０〜２００ｎｍの範囲内の値とすることを特徴とする請求項１〜５のいずれか一項に記載の液晶表示装置。
- 一対の基板間に液晶材料が狭持されてなる液晶表示装置において、
基板上に電気配線、及びスイッチング素子を形成する工程と、
前記電気配線及びスイッチング素子が形成された基板上の全面に透明樹脂層を形成する工程と、
前記透明樹脂層に対して、ハーフトーンマスクを用いて露光するか、又は、異なるパターンマスクを用いて複数回露光した後、現像することにより、壁面の上端に曲率部を有するコンタクトホールを備えた層間絶縁膜を形成する工程と、
前記層間絶縁膜が形成された基板上に、前記コンタクトホールを介して前記スイッチング素子と電気的に接続されるように、画素電極を形成する工程と、
前記画素電極が形成された基板上に、有機化合物より成る被覆層を形成する工程と、
前記被覆層の上に、配向層を形成する工程と、
を含むことを特徴とする液晶表示装置の製造方法。 - 前記曲率部を形成する際に、同時に、前記透明樹脂層に対して、前記ハーフトーンマスクを用いて露光するか、又は、前記異なるパターンマスクを用いて複数回露光した後、現像することにより、前記コンタクトホールの壁面を含む前記層間絶縁膜の端部をテーパ状とすることを特徴とする請求項７に記載の液晶表示装置の製造方法。
- 請求項１〜６に記載されたいずれかの液晶表示装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004274622A JP4609017B2 (ja) | 2004-09-22 | 2004-09-22 | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004274622A JP4609017B2 (ja) | 2004-09-22 | 2004-09-22 | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006091233A JP2006091233A (ja) | 2006-04-06 |
| JP4609017B2 true JP4609017B2 (ja) | 2011-01-12 |
Family
ID=36232318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004274622A Expired - Fee Related JP4609017B2 (ja) | 2004-09-22 | 2004-09-22 | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4609017B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019174805A (ja) * | 2018-03-29 | 2019-10-10 | シャープ株式会社 | 液晶表示装置及び液晶表示装置の製造方法 |
| CN114637137A (zh) * | 2022-03-29 | 2022-06-17 | 福州京东方光电科技有限公司 | 显示基板、显示面板、显示基板的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183929A (ja) * | 1997-12-24 | 1999-07-09 | Toshiba Corp | 液晶表示素子 |
| JPH11287982A (ja) * | 1999-02-15 | 1999-10-19 | Seiko Epson Corp | 液晶表示装置 |
| JP2003050385A (ja) * | 2001-08-07 | 2003-02-21 | Catalysts & Chem Ind Co Ltd | 液晶表示セルおよび該液晶表示セル用塗布液 |
-
2004
- 2004-09-22 JP JP2004274622A patent/JP4609017B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183929A (ja) * | 1997-12-24 | 1999-07-09 | Toshiba Corp | 液晶表示素子 |
| JPH11287982A (ja) * | 1999-02-15 | 1999-10-19 | Seiko Epson Corp | 液晶表示装置 |
| JP2003050385A (ja) * | 2001-08-07 | 2003-02-21 | Catalysts & Chem Ind Co Ltd | 液晶表示セルおよび該液晶表示セル用塗布液 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006091233A (ja) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100637941B1 (ko) | 액정 표시 장치 및 전자기기 | |
| JP4581405B2 (ja) | 電気光学装置及び電子機器 | |
| KR100677015B1 (ko) | 액정 표시 장치, 액정 표시 장치의 제조 방법, 및 전자기기 | |
| JP2006201218A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005242161A (ja) | 電気光学装置、電子機器、及び、電気光学装置の製造方法 | |
| JP2006091059A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005258176A (ja) | 電気光学装置及び電子機器 | |
| JP4609017B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 | |
| JP2005292587A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005215355A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005321455A (ja) | 電気光学装置、電気光学装置の製造方法、及び電気光学装置用基板、並びに電子機器 | |
| JP3994909B2 (ja) | 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置、ならびに電気光学装置の製造方法 | |
| JP4396197B2 (ja) | 電気光学装置および電気機器 | |
| JP2005148478A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005301127A (ja) | 電気光学装置、電気光学装置の製造方法、及び電気光学装置用基板、並びに電子機器 | |
| JP2005148213A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP4396198B2 (ja) | 電気光学装置および電気機器 | |
| JP2005265926A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005208345A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2006091062A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005172999A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP4151692B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 | |
| JP2004354505A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、および電気光学装置、電気光学装置の製造方法、並びに電子機器 | |
| JP2006201219A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
| JP2005091641A (ja) | 電気光学装置および電気機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |