JP2005208345A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDFInfo
- Publication number
- JP2005208345A JP2005208345A JP2004014902A JP2004014902A JP2005208345A JP 2005208345 A JP2005208345 A JP 2005208345A JP 2004014902 A JP2004014902 A JP 2004014902A JP 2004014902 A JP2004014902 A JP 2004014902A JP 2005208345 A JP2005208345 A JP 2005208345A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electro
- wiring
- electrode patterns
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 ショート等の発生を少なくすることにより、電気的特性の検査が困難な電極パターン間における検査を省略することができる電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】 複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置され、表示領域と、非表示領域とを備える電気光学装置であって、
表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、
非表示領域において隣接する配線ブロック間の距離(w1)を、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くすることを特徴とする。
【選択図】 図1
【解決手段】 複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置され、表示領域と、非表示領域とを備える電気光学装置であって、
表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、
非表示領域において隣接する配線ブロック間の距離(w1)を、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くすることを特徴とする。
【選択図】 図1
Description
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
特に、ショート等の発生を少なくすることにより、電極パターンのピッチ間隔が狭い領域における電気的特性の検査を省略することができる電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
特に、ショート等の発生を少なくすることにより、電極パターンのピッチ間隔が狭い領域における電気的特性の検査を省略することができる電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
従来、互いに対向配置される一対の基板の一方に形成した走査電極と、他方の基板に形成したデータ電極とを、ドットマトリクス状に交差させることによって画素を形成し、それらの画素に印加する電圧をオン、オフさせることによって、当該画素に含まれる液晶物質を通過する光を変調させ、文字等の像を表示する液晶表示装置が多用されている。
より具体的には、かかる液晶表示装置は、図15に示すように、電極パターン(走査電極)617b及び第1の駆動用IC606bを有する第1の基板603bと、配線パターン(データ電極)617a及び第2の駆動用IC606aを有する第2の基板603aと、をシール材を介して貼り合わせるとともに、第1の基板603b及び第2の基板603aの間に液晶を封入することにより構成されている(例えば、特許文献1参照)。
より具体的には、かかる液晶表示装置は、図15に示すように、電極パターン(走査電極)617b及び第1の駆動用IC606bを有する第1の基板603bと、配線パターン(データ電極)617a及び第2の駆動用IC606aを有する第2の基板603aと、をシール材を介して貼り合わせるとともに、第1の基板603b及び第2の基板603aの間に液晶を封入することにより構成されている(例えば、特許文献1参照)。
また、かかる液晶表示装置は、製造段階において、電極パターン及び配線パターンそれぞれにおいて、形成不良や、異物の接触によるショートが発生していないかの検査が行われている。より具体的には、例えば、図13(a)〜(b)に示すように、少なくとも一定のピッチ間隔aの電極92を有する基板上に該ピッチ間隔aに対応する間隔に配置した少なくとも2本のプローブ95を接触させ該電極92上を該電極92とほぼ直交する方向に移動することによって、該電極92の電気的特性の検査を行っている(例えば、特許文献2参照)
特開2002−98983号公報 (図1)
特開昭62−66152号公報 (特許請求の範囲)
しかしながら、特許文献1に記載された液晶表示装置は、第1の基板及び第2の基板のそれぞれの基板端部に駆動用ICの実装領域を設ける必要があるために、液晶表示装置が大型化してしまうという問題が見られた。
かかる問題を解決するために、いずれか一方の基板にのみ駆動用ICを実装するとともに、導電性粒子を含むシール材等を介して、他方の基板上の電極パターンに接続するいわゆる三辺フリーの液晶パネルを備えた液晶表示装置が使用されている。
かかる問題を解決するために、いずれか一方の基板にのみ駆動用ICを実装するとともに、導電性粒子を含むシール材等を介して、他方の基板上の電極パターンに接続するいわゆる三辺フリーの液晶パネルを備えた液晶表示装置が使用されている。
一方、近年、画像表示の高精細化が望まれており、第1の基板及び第2の基板における電極パターンの数が増加しつつある。したがって、それぞれの基板上において、電極パターンや引回し配線の配置が複雑化するという問題もあった。
したがって、いわゆる三辺フリーの液晶パネルを備えた液晶表示装置において、第2の基板上における駆動用ICが実装されている辺側の導電性粒子を含むシール材を介して、第2の基板上の引回し配線と、第1の基板上の電極パターンとを導電接続した液晶表示装置が提案されている。かかる液晶表示装置は、図16に示すように、第1の基板712上の電極パターン719として、複数の電極パターン719からなる配線ブロック770を構成するとともに、当該配線ブロック770を複数形成し、基板712上の異なる辺側の非表示領域を介して表示領域Aに配線されている。
したがって、いわゆる三辺フリーの液晶パネルを備えた液晶表示装置において、第2の基板上における駆動用ICが実装されている辺側の導電性粒子を含むシール材を介して、第2の基板上の引回し配線と、第1の基板上の電極パターンとを導電接続した液晶表示装置が提案されている。かかる液晶表示装置は、図16に示すように、第1の基板712上の電極パターン719として、複数の電極パターン719からなる配線ブロック770を構成するとともに、当該配線ブロック770を複数形成し、基板712上の異なる辺側の非表示領域を介して表示領域Aに配線されている。
しかしながら、このように複数の配線ブロックからなる電極パターンを形成した場合には、非表示領域において、隣接する配線ブロックの境界となる電極パターン同士にショートが生じていたとしても、特許文献2に記載された電極パターンの検査方法では、当該ショートを検知することができなかった。すなわち、非表示領域において隣接する配線ブロックは、表示領域においては、それらの間に、他方の非表示領域を介して配線された別の配線ブロックが存在しているために、隣接しないこととなる。そのために、非表示領域において配線ブロックの端部位置の電極パターン間にショートが生じていたとしても、表示領域において、一定の間隔に配置されたプローブを使用して検知することができなかった。また、非表示領域においては、表示領域と比較して、電極パターン間の距離が小さいために、プローブを使用した検査が実質的に不可能であった。したがって、液晶表示装置の使用後になって初めて、接続不良が発見されるという問題が見られた。
そこで、本発明の発明者らは鋭意努力し、電気光学装置を構成する第1の基板において、電極パターンを、所定の配線ブロックを複数備えた構成とするとともに、非表示領域において隣接する配線ブロック間の距離を、当該隣接する配線ブロック内の電極パターン間の距離よりも広くすることにより、隣接する配線ブロックの端部位置における電極パターン間のショートの発生を防止して、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、複数の配線ブロックからなる電極パターンを形成した場合に、表示領域において隣接する電極パターンについては、所定の電気的特性の検査を行うことにより、また、非表示領域においては隣接するとともに、表示領域においては隣接しなくなる配線ブロックの端部位置における電極パターン間については、ショート等の発生を未然に防止して電気的特性の検査を省略することができる電気光学装置を提供することを目的とする。また、本発明の別の目的は、このような電気光学装置の効率的な製造方法を提供することである。また、本発明のさらに別の目的は、このような電気光学装置を備えた電子機器を提供することである。
すなわち、本発明は、複数の配線ブロックからなる電極パターンを形成した場合に、表示領域において隣接する電極パターンについては、所定の電気的特性の検査を行うことにより、また、非表示領域においては隣接するとともに、表示領域においては隣接しなくなる配線ブロックの端部位置における電極パターン間については、ショート等の発生を未然に防止して電気的特性の検査を省略することができる電気光学装置を提供することを目的とする。また、本発明の別の目的は、このような電気光学装置の効率的な製造方法を提供することである。また、本発明のさらに別の目的は、このような電気光学装置を備えた電子機器を提供することである。
本発明によれば、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置であって、表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、非表示領域において隣接する配線ブロック間の距離(w1)を、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くした電気光学装置が提供され上述した問題を解決することができる。
また、本発明の電気光学装置を構成するにあたり、非表示領域において隣接する配線ブロック間の距離(w1)を1s(μm)としたときに、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)を0.1〜0.5s(μm)の範囲内の値とすることが好ましい。
また、本発明の電気光学装置を構成するにあたり、第1の基板における配線ブロック内の複数の電極パターンと、第2の基板における配線パターンと、を、第1の基板及び第2の基板の一辺側において導電接続することが好ましい。
また、本発明の電気光学装置を構成するにあたり、前記第1の基板は、前記導電接続する側の辺に直交する方向に2つの辺を備え、前記配線ブロックは、前記導電接続する側の辺に対して平行な方向に配置された第1領域と、当該導電接続する側の辺に対して直交する方向に配置された第2領域と、を有するとともに、前記直交する2つの辺のそれぞれの側から交互に配置されることが好ましい。
また、本発明の電気光学装置を構成するにあたり、配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域と、の距離(w4)を、当該第2領域内の電極パターン間の距離(w2)よりも広くすることが好ましい。
また、本発明の電気光学装置を構成するにあたり、隣接する配線ブロック間の距離(w1)を30〜100μmの範囲内の値とすることが好ましい。
また、本発明の電気光学装置を構成するにあたり、隣接する配線ブロック内の電極パターン間の距離(w2、w3)をそれぞれ10〜20μmの範囲内の値とすることが好ましい。
また、本発明の別の電気光学装置は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置であって、表示領域における複数の電極パターンを所定のピッチ間隔で配置するとともに、非表示領域において隣接する配線ブロック間の距離を、当該隣接する配線ブロック内の電極パターン間の距離よりも、それぞれ広くすることを特徴とする電気光学装置である。
また、本発明の別の態様は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置の製造方法であって、
表示領域における複数の電極パターンを一定のピッチ間隔で形成するとともに、
非表示領域において隣接する配線ブロック間の距離(w1)が、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くなるように形成する電気光学装置の製造方法である。
表示領域における複数の電極パターンを一定のピッチ間隔で形成するとともに、
非表示領域において隣接する配線ブロック間の距離(w1)が、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くなるように形成する電気光学装置の製造方法である。
また、本発明の電気光学装置の製造方法を実施するにあたり、配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域と、の距離(w4)が、当該第2領域内の電極パターン間の距離(w2)よりも広くなるように電極パターンを形成することが好ましい。
また、本発明のさらに別の態様は、上述したいずれかの電気光学装置を備えた電子機器である。
以下、図面を参照して、本発明の電気光学装置、電気光学装置の製造方法、及び電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
[第1実施形態]
第1実施形態は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置である。
そして、表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、非表示領域において隣接する配線ブロック間の距離(w1)を、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くすることを特徴とする。
以下、図1〜図8を適宜参照しながら、本発明の第1実施形態の電気光学装置について、第1の基板(カラーフィルタ基板と称する場合がある。)、及び第2の基板を用いた液晶表示装置10を例に採って説明する。
なお、図1(a)は、第1実施形態の液晶表示装置10を平面的に見た場合における、第1の基板12上の電極パターン(走査電極)19及び配線ブロック70a、70b、70c、70d並びに表示領域Aを示す図であり、図1(b)は、第1実施形態の液晶表示装置10を平面的に見た場合における、第2の基板14上の配線パターン(データ電極26)及び引回し配線28、29並びに表示領域Aを示す図であって、その内容については後述する。
第1実施形態は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置である。
そして、表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、非表示領域において隣接する配線ブロック間の距離(w1)を、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くすることを特徴とする。
以下、図1〜図8を適宜参照しながら、本発明の第1実施形態の電気光学装置について、第1の基板(カラーフィルタ基板と称する場合がある。)、及び第2の基板を用いた液晶表示装置10を例に採って説明する。
なお、図1(a)は、第1実施形態の液晶表示装置10を平面的に見た場合における、第1の基板12上の電極パターン(走査電極)19及び配線ブロック70a、70b、70c、70d並びに表示領域Aを示す図であり、図1(b)は、第1実施形態の液晶表示装置10を平面的に見た場合における、第2の基板14上の配線パターン(データ電極26)及び引回し配線28、29並びに表示領域Aを示す図であって、その内容については後述する。
1.液晶表示装置の基本構造
まず、図2〜図3を参照して、本発明の第1実施形態に係る電気光学装置としての液晶表示装置の基本構造、すなわち、セル構造や配線、あるいは位相差板及び偏光板について具体的に説明する。なお、図2は、本発明の第1実施形態に係る液晶表示装置を構成する液晶パネル200を示す概略斜視図であり、図3は、液晶パネル200の模式的な概略断面図である。
また、図2に示される液晶パネル200は、パッシブマトリクス型構造を有する液晶パネル200であって、図示しないもののバックライトやフロントライト等の照明装置やケース体などを、必要に応じて、適宜取付けることにより、液晶表示装置となる。
なお、本実施形態においてはパッシブマトリクス型構造を有する液晶パネルを例にとって説明するが、TFD素子(Thin Film Diode)やTFT素子(Thin Film Transistor)等の非線形素子を用いたアクティブマトリクス型構造を有する液晶パネルであっても構わない。
まず、図2〜図3を参照して、本発明の第1実施形態に係る電気光学装置としての液晶表示装置の基本構造、すなわち、セル構造や配線、あるいは位相差板及び偏光板について具体的に説明する。なお、図2は、本発明の第1実施形態に係る液晶表示装置を構成する液晶パネル200を示す概略斜視図であり、図3は、液晶パネル200の模式的な概略断面図である。
また、図2に示される液晶パネル200は、パッシブマトリクス型構造を有する液晶パネル200であって、図示しないもののバックライトやフロントライト等の照明装置やケース体などを、必要に応じて、適宜取付けることにより、液晶表示装置となる。
なお、本実施形態においてはパッシブマトリクス型構造を有する液晶パネルを例にとって説明するが、TFD素子(Thin Film Diode)やTFT素子(Thin Film Transistor)等の非線形素子を用いたアクティブマトリクス型構造を有する液晶パネルであっても構わない。
(1)セル構造
図2に示すように、液晶パネル200は、ガラス板や合成樹脂板等を基体13とする第1の基板12と、これに対向配置され、同様にガラス板や合成樹脂板等を基体27とする第2の基板14とが、接着剤等のシール材230を介して貼り合わせられている。そして、第1の基板12と、第2の基板14とが形成する空間であって、シール材230の内側部分に対して、開口部230aを介して液晶を注入した後、封止材231にて封止されてなるセル構造を備えている。
すなわち、図3に示すように、第1の基板12と第2の基板14との間に液晶232が充填されるとともに、密封されていることが好ましい。
なお、以下の説明においては、第1の基板の基体として第1のガラス基板を使用し、また、第2の基板の基体として第2のガラス基板を使用した例について説明する。
図2に示すように、液晶パネル200は、ガラス板や合成樹脂板等を基体13とする第1の基板12と、これに対向配置され、同様にガラス板や合成樹脂板等を基体27とする第2の基板14とが、接着剤等のシール材230を介して貼り合わせられている。そして、第1の基板12と、第2の基板14とが形成する空間であって、シール材230の内側部分に対して、開口部230aを介して液晶を注入した後、封止材231にて封止されてなるセル構造を備えている。
すなわち、図3に示すように、第1の基板12と第2の基板14との間に液晶232が充填されるとともに、密封されていることが好ましい。
なお、以下の説明においては、第1の基板の基体として第1のガラス基板を使用し、また、第2の基板の基体として第2のガラス基板を使用した例について説明する。
(2)配線
図2に示すように、第2のガラス基板27の内面(第1のガラス基板13に対向する表面)上に、複数のストライプ状のデータ電極(配線パターン)26を形成し、第1のガラス基板13の内面(第2のガラス基板27に対向する表面)上には、複数のストライプ状の走査電極(電極パターン)19を形成することが好ましい。また、データ電極26は、表示領域外において、引回し配線29に対して接続されることが好ましい。さらに、もう一方の走査電極19は、第2のガラス基板27上の引回し配線28に対して、導電性粒子を含むシール材230を介して導電接続されることが好ましい。
また、データ電極と走査電極との交差領域がマトリクス状に配列されて多数の画素を構成し、これら多数の画素の配列が、全体として液晶表示領域Aを構成することになる。
図2に示すように、第2のガラス基板27の内面(第1のガラス基板13に対向する表面)上に、複数のストライプ状のデータ電極(配線パターン)26を形成し、第1のガラス基板13の内面(第2のガラス基板27に対向する表面)上には、複数のストライプ状の走査電極(電極パターン)19を形成することが好ましい。また、データ電極26は、表示領域外において、引回し配線29に対して接続されることが好ましい。さらに、もう一方の走査電極19は、第2のガラス基板27上の引回し配線28に対して、導電性粒子を含むシール材230を介して導電接続されることが好ましい。
また、データ電極と走査電極との交差領域がマトリクス状に配列されて多数の画素を構成し、これら多数の画素の配列が、全体として液晶表示領域Aを構成することになる。
また、図2に示すように、第2のガラス基板27は、第1のガラス基板13の外形よりも外側に張り出してなる基板張出部14Tを有し、この基板張出部14T上には、データ電極26、引回し配線28、29及び、独立して形成された複数の配線からなる外部接続用端子219が形成されていることが好ましい。
また、基板張出部14T上には、これらデータ電極26、引回し配線28、29及び外部接続用端子219に対して導電接続されるように、液晶駆動回路等を内蔵した半導体素子(IC)261が実装されていることが好ましい。
さらに、基板張出部14Tの端部には、外部接続用端子219に導電接続されるように、フレキシブル配線基板110が実装されていることが好ましい。
また、基板張出部14T上には、これらデータ電極26、引回し配線28、29及び外部接続用端子219に対して導電接続されるように、液晶駆動回路等を内蔵した半導体素子(IC)261が実装されていることが好ましい。
さらに、基板張出部14Tの端部には、外部接続用端子219に導電接続されるように、フレキシブル配線基板110が実装されていることが好ましい。
(3)位相差板及び偏光板
図2に示される液晶パネル200において、図3に示すように、第1のガラス基板13の所定位置に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)250及び偏光板251が配置されていることが好ましい。
そして、第2のガラス基板27の外面においても、位相差板(1/4波長板)240及び偏光板241が配置されていることが好ましい。
図2に示される液晶パネル200において、図3に示すように、第1のガラス基板13の所定位置に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)250及び偏光板251が配置されていることが好ましい。
そして、第2のガラス基板27の外面においても、位相差板(1/4波長板)240及び偏光板241が配置されていることが好ましい。
2.第1の基板(カラーフィルタ基板)
(1)基本的構成
第1の基板12は、図3に示すように、基本的に、第1のガラス基板13と、着色層16と、遮光層18と、走査電極(電極パターン)19と、から構成してあることが好ましい。
また、第1の基板12において、反射機能が必要な場合、例えば、携帯電話等に使用される半透過反射型の液晶表示装置においては、ガラス基板13と、着色層16との間に、図3に示すように、反射層(半透過反射板)212を設けることが好ましい。
さらに、第1の基板12において、図3に示すように、画素毎に着色層16が形成され、その上をアクリル樹脂やエポキシ樹脂などの透明樹脂からなる平坦化層(表面保護層あるいはオーバーコート層)215により、被覆してあることが好ましい。このようにして、着色層16と平坦化層(表面保護層)215とによってカラーフィルタが形成されることになる。さらに、電気絶縁性を向上させるための絶縁層(図示せず。)を設けることも好ましい。
(1)基本的構成
第1の基板12は、図3に示すように、基本的に、第1のガラス基板13と、着色層16と、遮光層18と、走査電極(電極パターン)19と、から構成してあることが好ましい。
また、第1の基板12において、反射機能が必要な場合、例えば、携帯電話等に使用される半透過反射型の液晶表示装置においては、ガラス基板13と、着色層16との間に、図3に示すように、反射層(半透過反射板)212を設けることが好ましい。
さらに、第1の基板12において、図3に示すように、画素毎に着色層16が形成され、その上をアクリル樹脂やエポキシ樹脂などの透明樹脂からなる平坦化層(表面保護層あるいはオーバーコート層)215により、被覆してあることが好ましい。このようにして、着色層16と平坦化層(表面保護層)215とによってカラーフィルタが形成されることになる。さらに、電気絶縁性を向上させるための絶縁層(図示せず。)を設けることも好ましい。
(2)着色層
また、図3に示す着色層16は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層の色調の一例としては原色系フィルタとしてR(赤)、G(緑)、B(青)の3色の組合せからなるものがあるが、これに限定されるものではなく、Y(イエロー)、M(マゼンダ)、C(シアン)等の補色系や、その他の種々の色調で形成することができる。
かかる着色層は、通常、基板表面上に顔料や染料等の着色材を含む感光性樹脂からなる着色レジストを塗布し、フォトリソグラフィ技術(エッチング法)によって不要部分を欠落させることによって、所定のカラーパターンを有する着色層を形成することができる。そして、複数の色調の着色層を形成する場合には上記工程を繰り返すことになる。
また、着色層の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
また、図3に示す着色層16は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層の色調の一例としては原色系フィルタとしてR(赤)、G(緑)、B(青)の3色の組合せからなるものがあるが、これに限定されるものではなく、Y(イエロー)、M(マゼンダ)、C(シアン)等の補色系や、その他の種々の色調で形成することができる。
かかる着色層は、通常、基板表面上に顔料や染料等の着色材を含む感光性樹脂からなる着色レジストを塗布し、フォトリソグラフィ技術(エッチング法)によって不要部分を欠落させることによって、所定のカラーパターンを有する着色層を形成することができる。そして、複数の色調の着色層を形成する場合には上記工程を繰り返すことになる。
また、着色層の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
(3)遮光層
また、図3に示すように、画素毎に形成された着色層16の間の画素間領域に、遮光層(ブラックマトリクス、あるいはブラックマスクと称する場合もある。)18を形成することが好ましい。
このようなブラックマトリクス18としては、例えばR(赤)、G(緑)、B(青)の3色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いることができる。また、カーボン等の黒色材料を使用しなくとも優れた遮蔽効果を得ることができることから、加色法を利用して、R(赤)層、G(緑)層、B(青)層の三層構造とすることも好ましい。
また、図3に示すように、画素毎に形成された着色層16の間の画素間領域に、遮光層(ブラックマトリクス、あるいはブラックマスクと称する場合もある。)18を形成することが好ましい。
このようなブラックマトリクス18としては、例えばR(赤)、G(緑)、B(青)の3色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いることができる。また、カーボン等の黒色材料を使用しなくとも優れた遮蔽効果を得ることができることから、加色法を利用して、R(赤)層、G(緑)層、B(青)層の三層構造とすることも好ましい。
(4)反射層
また、図3に示すように、第1のガラス基板13の表面には、反射層212が形成されていることが好ましい。この反射層212は、アルミニウム、アルミニウム合金、クロム、クロム合金、銀、銀合金などからなる金属薄膜と、から構成することが好ましい。また、反射層212には、画素毎に、反射面を有する反射部212rと、開口部212aとが設けられていることが好ましい。
また、図3に示すように、第1のガラス基板13の表面には、反射層212が形成されていることが好ましい。この反射層212は、アルミニウム、アルミニウム合金、クロム、クロム合金、銀、銀合金などからなる金属薄膜と、から構成することが好ましい。また、反射層212には、画素毎に、反射面を有する反射部212rと、開口部212aとが設けられていることが好ましい。
(5)電極パターン(走査電極)
(5)−1 配線ブロック
図3に示すように、平坦化層215の上に、ITO(インジウムスズ酸化物)等の透明導電体からなるとともに、第1の基板の一辺側において第2の基板上の引回し配線と導電接続される走査電極(電極パターン)19を形成することが好ましい。そして、かかる走査電極19は、図1(a)に示すように、複数の電極パターン19からなる配線ブロック70からなることを特徴としている。
ここで、かかる配線ブロック70a〜70dは、第1の基板上の複数の電極パターンと第2の基板上の配線パターンとを導電接続する側の辺13aに対して平行な方向に配置された第1領域70aA、70bA、70cA、70dAと、当該辺13aに対して直交する方向に配置された第2領域70aB、70bB、70cB、70dBと、をそれぞれ有することが好ましい。すなわち、第1の基板12上の一辺13a側において、導電性粒子を含むシール材(図示せず)を介して、走査電極19と第2の基板上の引回し配線とを導電接続するとともに、図面上、左右の非表示領域を介して、表示領域Aに対して配置するためである。
(5)−1 配線ブロック
図3に示すように、平坦化層215の上に、ITO(インジウムスズ酸化物)等の透明導電体からなるとともに、第1の基板の一辺側において第2の基板上の引回し配線と導電接続される走査電極(電極パターン)19を形成することが好ましい。そして、かかる走査電極19は、図1(a)に示すように、複数の電極パターン19からなる配線ブロック70からなることを特徴としている。
ここで、かかる配線ブロック70a〜70dは、第1の基板上の複数の電極パターンと第2の基板上の配線パターンとを導電接続する側の辺13aに対して平行な方向に配置された第1領域70aA、70bA、70cA、70dAと、当該辺13aに対して直交する方向に配置された第2領域70aB、70bB、70cB、70dBと、をそれぞれ有することが好ましい。すなわち、第1の基板12上の一辺13a側において、導電性粒子を含むシール材(図示せず)を介して、走査電極19と第2の基板上の引回し配線とを導電接続するとともに、図面上、左右の非表示領域を介して、表示領域Aに対して配置するためである。
また、第1実施形態の液晶表示装置は、かかる配線ブロックを少なくとも3つ以上有することを特徴としている。すなわち、走査電極19を複数の配線ブロック70a、70b、70c、70dから構成するとともに、表示領域Aにおいて、導電接続する側の辺13aと直交する2つの辺のそれぞれの側から表示領域Aに対して配線ブロック70a〜70dが交互に配置されていることが好ましい。この理由は、駆動用ICの端子の配置に合わせて配線を引回す必要があるためである。したがって、非表示領域における走査電極19のピッチ間隔を、比較的広くすることが可能になり、隣接する走査電極間でのショート等の発生を少なくすることができる。
なお、かかる配線ブロックを1つあるいは2つのみ有する場合には、後述するようなプローブを使用した検査を、表示領域のみにおいて実施することにより、それぞれ隣接する電極パターン間でのショートの有無を検査することができる。したがって、本発明によって解決される課題となる問題が生じることはないが、他方で、配線ルールを簡素化することが困難となる場合がある。
なお、かかる配線ブロックを1つあるいは2つのみ有する場合には、後述するようなプローブを使用した検査を、表示領域のみにおいて実施することにより、それぞれ隣接する電極パターン間でのショートの有無を検査することができる。したがって、本発明によって解決される課題となる問題が生じることはないが、他方で、配線ルールを簡素化することが困難となる場合がある。
(5)−2 表示領域における配置
また、かかる走査電極(電極パターン)19は、図1(a)に示すように、表示領域Aにおいては、複数の透明電極19が並列したストライプ状に構成するとともに、一定のピッチ間隔で配置することが好ましい。
この理由は、このように構成することにより、それぞれの画素面積の均一化を図り、画像を表示させた場合における表示ムラを防止することができるためである。また、第2実施形態において説明する電気的特性の検査をする際に、一定の間隔に配置した2本のプローブを使用して、容易に検査することができるためである。
したがって、図1(a)に示すように、複数の配線ブロック70a〜70dが、異なる非表示領域を介して表示領域A内に配線されている場合であっても、表示領域Aにおいては、それぞれの配線ブロック70a〜70d内の走査電極19の幅や、隣接する走査電極19間の距離を等しくすることが好ましい。
ただし、少なくともプローブを使用した検査を行う位置において、隣接する走査電極間の距離を均一化してあることにより、当該検査を容易に行うことができるため、その他の位置における隣接する走査電極間の距離が異なっていても構わない。
さらに、プローブの間隔が可変であるような場合には、隣接する走査電極間の距離がそれぞれ異なっていても構わない。
また、かかる走査電極(電極パターン)19は、図1(a)に示すように、表示領域Aにおいては、複数の透明電極19が並列したストライプ状に構成するとともに、一定のピッチ間隔で配置することが好ましい。
この理由は、このように構成することにより、それぞれの画素面積の均一化を図り、画像を表示させた場合における表示ムラを防止することができるためである。また、第2実施形態において説明する電気的特性の検査をする際に、一定の間隔に配置した2本のプローブを使用して、容易に検査することができるためである。
したがって、図1(a)に示すように、複数の配線ブロック70a〜70dが、異なる非表示領域を介して表示領域A内に配線されている場合であっても、表示領域Aにおいては、それぞれの配線ブロック70a〜70d内の走査電極19の幅や、隣接する走査電極19間の距離を等しくすることが好ましい。
ただし、少なくともプローブを使用した検査を行う位置において、隣接する走査電極間の距離を均一化してあることにより、当該検査を容易に行うことができるため、その他の位置における隣接する走査電極間の距離が異なっていても構わない。
さらに、プローブの間隔が可変であるような場合には、隣接する走査電極間の距離がそれぞれ異なっていても構わない。
(5)−3 非表示領域における配置
また、図4に示すように、非表示領域においては、隣接する配線ブロック70b、70d間の距離(w1)を、当該隣接する配線ブロック70b、70d内の走査電極間19の距離(w2、w3)よりも、それぞれ広くすることを特徴としている。すなわち、通常、液晶表示装置の製造段階において、隣接する走査電極間のショート等を検知するための電気的特性の検査を実施しているが、当該検査が困難な箇所に関しては、初めからショート等の発生を少なくして、当該検査を省略することができるためである。
具体的には、各配線ブロック内において隣接する走査電極に関しては、表示領域、非表示領域に拘わらず隣接している。したがって、表示領域において電気的特性の検査を行うことにより、隣接する走査電極間における形成不良や異物の接触によるショートの発生を容易に検知することができる。
一方、非表示領域における隣接する配線ブロックの、それぞれ端部位置における走査電極に関しては、表示領域においては、他の配線ブロックがそれらの間に存在するために隣接しないこととなる。したがって、一定の間隔に配置した2本のプローブを使用して、電気的特性を検査することができない。よって、非表示領域において隣接する配線ブロック間の距離(w1)を、当該配線ブロック内の走査電極間の距離(w2、w3)よりも広くすることにより、ショート等の発生を少なくして、電気的特性の検査を省略することができる。また、このように構成することにより、かかる検査を省略した場合であっても、歩留まりを著しく向上させることができる。
また、図4に示すように、非表示領域においては、隣接する配線ブロック70b、70d間の距離(w1)を、当該隣接する配線ブロック70b、70d内の走査電極間19の距離(w2、w3)よりも、それぞれ広くすることを特徴としている。すなわち、通常、液晶表示装置の製造段階において、隣接する走査電極間のショート等を検知するための電気的特性の検査を実施しているが、当該検査が困難な箇所に関しては、初めからショート等の発生を少なくして、当該検査を省略することができるためである。
具体的には、各配線ブロック内において隣接する走査電極に関しては、表示領域、非表示領域に拘わらず隣接している。したがって、表示領域において電気的特性の検査を行うことにより、隣接する走査電極間における形成不良や異物の接触によるショートの発生を容易に検知することができる。
一方、非表示領域における隣接する配線ブロックの、それぞれ端部位置における走査電極に関しては、表示領域においては、他の配線ブロックがそれらの間に存在するために隣接しないこととなる。したがって、一定の間隔に配置した2本のプローブを使用して、電気的特性を検査することができない。よって、非表示領域において隣接する配線ブロック間の距離(w1)を、当該配線ブロック内の走査電極間の距離(w2、w3)よりも広くすることにより、ショート等の発生を少なくして、電気的特性の検査を省略することができる。また、このように構成することにより、かかる検査を省略した場合であっても、歩留まりを著しく向上させることができる。
また、非表示領域において隣接する配線ブロック間の距離(w1)を1s(μm)としたときに、当該隣接する配線ブロック内の走査電極間の距離(w2、w3)を0.1〜0.5sの範囲内の値とすることが好ましく、0.15〜0.45sの範囲内の値とすることがより好ましく、0.2〜0.4sの範囲内の値とすることがさらに好ましい。
この理由は、かかる走査電極間の距離(w2、w3)が0.1s未満の値となると、走査電極の形成が困難となるとともに、隣接する走査電極間でショートが発生しやすくなる場合があるためである。一方、かかる走査電極の距離(w2、w3)が0.5sを越えると、走査電極の幅の値にもよるが、配線の幅が細くなり、配線抵抗値の上昇による表示品位の低下が生じたり、非表示領域の面積が大きくなって液晶表示装置が大型化したりする場合があるためである。
この理由は、かかる走査電極間の距離(w2、w3)が0.1s未満の値となると、走査電極の形成が困難となるとともに、隣接する走査電極間でショートが発生しやすくなる場合があるためである。一方、かかる走査電極の距離(w2、w3)が0.5sを越えると、走査電極の幅の値にもよるが、配線の幅が細くなり、配線抵抗値の上昇による表示品位の低下が生じたり、非表示領域の面積が大きくなって液晶表示装置が大型化したりする場合があるためである。
(5)−4 非表示領域における隣接する配線ブロック間の距離(w1)
また、非表示領域において隣接する配線ブロック間の距離(w1)を30〜100μmの範囲内の値とすることが好ましい。
この理由は、かかる配線ブロック間の距離(w1)が30μm未満の値となると、それぞれの配線ブロックの端部に位置し、互いに隣接する走査電極間においてショート等が発生しやすくなる場合があるためである。一方、かかる配線ブロック間の距離(w1)が100μmを越えると、非表示領域の面積が大きくなり、液晶表示装置が大型化する場合があるためである。
したがって、非表示領域において隣接する配線ブロック間の距離(w1)を35〜80μmの範囲内の値とすることがより好ましく、40〜60μmの範囲内の値とすることがさらに好ましい。
また、非表示領域において隣接する配線ブロック間の距離(w1)を30〜100μmの範囲内の値とすることが好ましい。
この理由は、かかる配線ブロック間の距離(w1)が30μm未満の値となると、それぞれの配線ブロックの端部に位置し、互いに隣接する走査電極間においてショート等が発生しやすくなる場合があるためである。一方、かかる配線ブロック間の距離(w1)が100μmを越えると、非表示領域の面積が大きくなり、液晶表示装置が大型化する場合があるためである。
したがって、非表示領域において隣接する配線ブロック間の距離(w1)を35〜80μmの範囲内の値とすることがより好ましく、40〜60μmの範囲内の値とすることがさらに好ましい。
(5)−5 非表示領域における配線ブロック内の走査電極間の距離(w2、w3)
また、非表示領域における配線ブロック内の走査電極間の距離(w2、w3)を10〜20μmの範囲内の値とすることが好ましい。
この理由は、かかる走査電極間の距離(w2、w3)が10μm未満の値となると、走査電極の形成が困難であるとともに、導電性粒子の粒径にもよるが、第1の基板上の走査電極と、第2の基板上の引回し配線との接続箇所において、導電性粒子を介して、隣接する走査電極間においてショートが発生する場合があるためである。一方、かかる走査電極間の距離(w2、w3)が20μmを越えると、走査電極の幅にもよるが、非表示領域の面積が大きくなり、液晶表示装置が大型化する場合があるためである。
したがって、非表示領域における配線ブロック内の走査電極間の距離(w2、w3)を12〜19μmの範囲内の値とすることがより好ましく、15〜18μmの範囲内の値とすることがさらに好ましい。
なお、隣接する配線ブロック内の走査電極間のそれぞれの距離(w2、w3)は、非表示領域であっても、色ムラが視認されることのないように、それぞれ等しくすることが好ましい。
また、非表示領域における配線ブロック内の走査電極間の距離(w2、w3)を10〜20μmの範囲内の値とすることが好ましい。
この理由は、かかる走査電極間の距離(w2、w3)が10μm未満の値となると、走査電極の形成が困難であるとともに、導電性粒子の粒径にもよるが、第1の基板上の走査電極と、第2の基板上の引回し配線との接続箇所において、導電性粒子を介して、隣接する走査電極間においてショートが発生する場合があるためである。一方、かかる走査電極間の距離(w2、w3)が20μmを越えると、走査電極の幅にもよるが、非表示領域の面積が大きくなり、液晶表示装置が大型化する場合があるためである。
したがって、非表示領域における配線ブロック内の走査電極間の距離(w2、w3)を12〜19μmの範囲内の値とすることがより好ましく、15〜18μmの範囲内の値とすることがさらに好ましい。
なお、隣接する配線ブロック内の走査電極間のそれぞれの距離(w2、w3)は、非表示領域であっても、色ムラが視認されることのないように、それぞれ等しくすることが好ましい。
(5)−6 第1領域の端部と対向する第2領域との距離(w4)
また、図4に示すように、配線ブロック70cの第1領域70cAの端部19aと、当該第1領域70cAの端部19aが対向する配線ブロック70bの第2領域70bBとの距離(w4)を、当該第2領域70bB内の電極パターン19間の距離(w2)よりも広くすることが好ましい。
この理由は、このように構成することにより、かかる第1領域70cAの電極パターン19と、対向する第2領域70bBの電極パターン19との間でのショートの発生を有効に防止することができるためである。すなわち、図1(a)に示すように、一つの配線ブロック70c内の走査電極19と、当該配線ブロック70cの第1領域70cAの端部19aが対向する配線ブロック70b内の走査電極19とは、表示領域においては、一部を除いて隣接することはない。したがって、表示領域において、一定の間隔に配置された2本のプローブを使用して、電気的特性の検査を行った場合であっても、それらの間の電気的特性を検査することができない。よって、かかる配線ブロックの第1領域の端部19aと、対向する配線ブロック70bの第2領域との距離(w4)を、当該配線ブロック70bの第2領域内の走査電極19間の距離(w2)よりも広くすることにより、それらの間でのショートの発生を少なくして、電気的特性の検査を省略することができる。また、このように構成することにより、当該検査を省略した場合であっても、歩留まりを著しく向上させることができる。
なお、具体的には、配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域との距離(w4)を35〜80μmの範囲内の値とすることがより好ましく、40〜60μmの範囲内の値とすることがさらに好ましい。
また、図4に示すように、配線ブロック70cの第1領域70cAの端部19aと、当該第1領域70cAの端部19aが対向する配線ブロック70bの第2領域70bBとの距離(w4)を、当該第2領域70bB内の電極パターン19間の距離(w2)よりも広くすることが好ましい。
この理由は、このように構成することにより、かかる第1領域70cAの電極パターン19と、対向する第2領域70bBの電極パターン19との間でのショートの発生を有効に防止することができるためである。すなわち、図1(a)に示すように、一つの配線ブロック70c内の走査電極19と、当該配線ブロック70cの第1領域70cAの端部19aが対向する配線ブロック70b内の走査電極19とは、表示領域においては、一部を除いて隣接することはない。したがって、表示領域において、一定の間隔に配置された2本のプローブを使用して、電気的特性の検査を行った場合であっても、それらの間の電気的特性を検査することができない。よって、かかる配線ブロックの第1領域の端部19aと、対向する配線ブロック70bの第2領域との距離(w4)を、当該配線ブロック70bの第2領域内の走査電極19間の距離(w2)よりも広くすることにより、それらの間でのショートの発生を少なくして、電気的特性の検査を省略することができる。また、このように構成することにより、当該検査を省略した場合であっても、歩留まりを著しく向上させることができる。
なお、具体的には、配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域との距離(w4)を35〜80μmの範囲内の値とすることがより好ましく、40〜60μmの範囲内の値とすることがさらに好ましい。
(5)−7 高さ(厚さ)
また、電極パターンの高さ(厚さ)を1〜20μmの範囲内の値とすることが好ましく、2〜15μmの範囲内の値とすることがより好ましい。
この理由は、電極パターンの高さ(厚さ)が1μm未満の値となると、電気抵抗の値が過度に大きくなってしまう場合があるためである。一方、電極パターンの高さ(厚さ)が20μmを超えると、セルギャップにバラつきが生じたり、あるいは、電気光学装置の薄型化を図ることが困難になる場合があるためである。
また、電極パターンの高さ(厚さ)を1〜20μmの範囲内の値とすることが好ましく、2〜15μmの範囲内の値とすることがより好ましい。
この理由は、電極パターンの高さ(厚さ)が1μm未満の値となると、電気抵抗の値が過度に大きくなってしまう場合があるためである。一方、電極パターンの高さ(厚さ)が20μmを超えると、セルギャップにバラつきが生じたり、あるいは、電気光学装置の薄型化を図ることが困難になる場合があるためである。
(6)ダミー電極
また、第1の基板において、図5に示すように、走査電極19の非形成領域40に、セルギャップを均一に調整するためのダミー電極41を形成することが好ましい。すなわち、かかる非形成領域40にも、電極パターン19の高さや幅と、同等の高さや幅を有するダミー電極41を形成することが好ましい。
この理由は、このように構成することにより、液晶パネルにおける表示領域全体において、セルギャップの均一化を図ることができるためである。したがって、表示ムラ等を効果的に防止することができる。
なお、走査電極の非形成領域とは、基板上において、走査電極が形成されていない領域を基本的には意味するが、例えば、図6(a)に示すように、隣接する電極パターンの間隙を除き、走査電極が存在していない基板領域40を意味している。
また、第1の基板において、図5に示すように、走査電極19の非形成領域40に、セルギャップを均一に調整するためのダミー電極41を形成することが好ましい。すなわち、かかる非形成領域40にも、電極パターン19の高さや幅と、同等の高さや幅を有するダミー電極41を形成することが好ましい。
この理由は、このように構成することにより、液晶パネルにおける表示領域全体において、セルギャップの均一化を図ることができるためである。したがって、表示ムラ等を効果的に防止することができる。
なお、走査電極の非形成領域とは、基板上において、走査電極が形成されていない領域を基本的には意味するが、例えば、図6(a)に示すように、隣接する電極パターンの間隙を除き、走査電極が存在していない基板領域40を意味している。
(7)配向膜(第1の配向膜)
また、図3に示すように、電極パターン(走査電極)19の上には、ポリイミド樹脂等からなる第1の配向膜217が形成されていることが好ましい。
この理由は、このように配向膜217を設けることにより、第1の基板12を液晶表示装置等に使用した場合に、電気光学物質(液晶)の配向駆動を電圧印加によって容易に実施することができるためである。
また、図3に示すように、電極パターン(走査電極)19の上には、ポリイミド樹脂等からなる第1の配向膜217が形成されていることが好ましい。
この理由は、このように配向膜217を設けることにより、第1の基板12を液晶表示装置等に使用した場合に、電気光学物質(液晶)の配向駆動を電圧印加によって容易に実施することができるためである。
3.第2の基板
(1)基本構造
図2及び図3に示すように、第1の基板12と対向するもう一方の第2の基板14は、基本的に、第2のガラス基板27と、データ電極26と、引回し配線28、29と、から構成してあることが好ましい。
また、図3に示すように、データ電極26上には、第1の基板12における第1の配向膜と同様のポリイミド樹脂等からなる第2の配向膜224が形成されていることが好ましい。
さらに、第2の基板においても、第1の基板と同様に、データ電極や引回し配線が形成されていない領域(図6(b)中に示す領域42)に対して、セルギャップを均一に調整するためのダミー電極が形成されていることが好ましい。
なお、第1実施形態の液晶表示装置の例では、着色層が第1のガラス基板13上に設けてあるが、着色層を、かかる第2の基板14の第2のガラス基板27上に設けることも好ましい。また、アクティブマトリクス型の液晶パネルを使用した電気光学装置である場合には、第2の基板上に、ITO(インジウムスズ酸化物)等の透明導電体からなる画素電極をさらに有するとともに、TFD(Thin Film Diode)や、TFT(Thin Film Transistor)等の非線形素子を介して、データ電極と接続されることが好ましい。
(1)基本構造
図2及び図3に示すように、第1の基板12と対向するもう一方の第2の基板14は、基本的に、第2のガラス基板27と、データ電極26と、引回し配線28、29と、から構成してあることが好ましい。
また、図3に示すように、データ電極26上には、第1の基板12における第1の配向膜と同様のポリイミド樹脂等からなる第2の配向膜224が形成されていることが好ましい。
さらに、第2の基板においても、第1の基板と同様に、データ電極や引回し配線が形成されていない領域(図6(b)中に示す領域42)に対して、セルギャップを均一に調整するためのダミー電極が形成されていることが好ましい。
なお、第1実施形態の液晶表示装置の例では、着色層が第1のガラス基板13上に設けてあるが、着色層を、かかる第2の基板14の第2のガラス基板27上に設けることも好ましい。また、アクティブマトリクス型の液晶パネルを使用した電気光学装置である場合には、第2の基板上に、ITO(インジウムスズ酸化物)等の透明導電体からなる画素電極をさらに有するとともに、TFD(Thin Film Diode)や、TFT(Thin Film Transistor)等の非線形素子を介して、データ電極と接続されることが好ましい。
(2)配線パターン(データ電極)
また、第2の基板には、図1(b)に示すように、データ電極26を設けることが好ましい。かかるデータ電極26は、図1(b)に示すように、複数の透明電極が、並列したストライプ状に構成されていることが好ましい。
また、データ電極は、図1(b)に示すように、一端側が外部接続用端子219となる引回し配線29に接続されるとともに、シール材の外側であって、第2のガラス基板27における基板張出し部14Tまで延設されていることが好ましい。
また、第2の基板には、図1(b)に示すように、データ電極26を設けることが好ましい。かかるデータ電極26は、図1(b)に示すように、複数の透明電極が、並列したストライプ状に構成されていることが好ましい。
また、データ電極は、図1(b)に示すように、一端側が外部接続用端子219となる引回し配線29に接続されるとともに、シール材の外側であって、第2のガラス基板27における基板張出し部14Tまで延設されていることが好ましい。
(3)引回し配線
また、第2の基板には、図1(b)に示すように、データ電極及び走査電極に接続される引回し配線28、29を設けることが好ましい。かかる引回し配線28、29についても、複数の金属膜や透明電極等が並列したストライプ状に構成されていることが好ましい。
また、かかる引回し配線は、シール材の外側であって、第2のガラス基板27における基板張出し部14Tまで延設され、一端側が外部接続用端子219の一部とされていることが好ましい。そして、図7に示すように、引回し配線28の端部のうち、外部接続用端子219が設けられていない側の端部が、シール材(図示せず)を介して第1の基板(カラーフィルタ基板)12上の走査電極(電極パターン)19と電気的に導通されることが好ましい。
なお、図7は、第2の基板14における、外部接続用端子219が設けられている辺側であって、引回し配線29が存在しない部分を利用して、引回し配線28と第1の基板12上の走査電極19との導通を取っている例を示している。
さらに、TFDやTFT等のアクティブマトリクス型構造を有する液晶パネルの場合には、図8に示すように、引回し配線29が、外部入力端子部219から対面方向に延設され、データ線が形成されるとともに、非線形素子31を介して、画素電極20に接続されることとなる。
また、第2の基板には、図1(b)に示すように、データ電極及び走査電極に接続される引回し配線28、29を設けることが好ましい。かかる引回し配線28、29についても、複数の金属膜や透明電極等が並列したストライプ状に構成されていることが好ましい。
また、かかる引回し配線は、シール材の外側であって、第2のガラス基板27における基板張出し部14Tまで延設され、一端側が外部接続用端子219の一部とされていることが好ましい。そして、図7に示すように、引回し配線28の端部のうち、外部接続用端子219が設けられていない側の端部が、シール材(図示せず)を介して第1の基板(カラーフィルタ基板)12上の走査電極(電極パターン)19と電気的に導通されることが好ましい。
なお、図7は、第2の基板14における、外部接続用端子219が設けられている辺側であって、引回し配線29が存在しない部分を利用して、引回し配線28と第1の基板12上の走査電極19との導通を取っている例を示している。
さらに、TFDやTFT等のアクティブマトリクス型構造を有する液晶パネルの場合には、図8に示すように、引回し配線29が、外部入力端子部219から対面方向に延設され、データ線が形成されるとともに、非線形素子31を介して、画素電極20に接続されることとなる。
[第2実施形態]
第2実施形態は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置の製造方法である。
そして、表示領域における複数の電極パターンを一定のピッチ間隔で形成するとともに、非表示領域において隣接する配線ブロック間の距離(w1)が、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くなるように形成することを特徴とする。
以下、図9〜図13を参照しながら、本発明に係る電気光学装置の製造方法の実施形態について、パッシブマトリクス型構造の液晶表示装置の製造方法を例に採って、詳細に説明する。
第2実施形態は、表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置の製造方法である。
そして、表示領域における複数の電極パターンを一定のピッチ間隔で形成するとともに、非表示領域において隣接する配線ブロック間の距離(w1)が、当該隣接する配線ブロック内の電極パターン間の距離(w2、w3)よりも、それぞれ広くなるように形成することを特徴とする。
以下、図9〜図13を参照しながら、本発明に係る電気光学装置の製造方法の実施形態について、パッシブマトリクス型構造の液晶表示装置の製造方法を例に採って、詳細に説明する。
1.構成
製造対象の電気光学装置として、第1の基板(カラーフィルタ基板)及びその対向基板としての第2の基板を使用した液晶表示装置を例にとって説明するが、第1の基板及び第2の基板の構成については、第1の実施形態と同様であるため、ここでの説明を省略する。
製造対象の電気光学装置として、第1の基板(カラーフィルタ基板)及びその対向基板としての第2の基板を使用した液晶表示装置を例にとって説明するが、第1の基板及び第2の基板の構成については、第1の実施形態と同様であるため、ここでの説明を省略する。
(1)第1の基板(カラーフィルタ基板)の製造
(1)−1 カラーフィルタの形成
図9(a)に示すように、第1のガラス基板上には、画像表示領域に相当する箇所に、反射層212、及び着色層16、遮光層18を順次形成することが好ましい。
ここで、開口部212aを備えた反射層212は、蒸着法やスパッタリング法にて金属材料等を第1のガラス基板13上に被着させた後、フォトリソグラフィ技術を用いてパターニングすることにより形成される。
また、着色層16は、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、反射層212等の上に塗布し、これにパターン露光、現像処理を順次施すことによっても形成することができる。なお、複数の色の着色層16を配列形成する場合には、色毎に上記工程を繰り返すことになる。
また、かかる着色層16を重ね合わせることにより、遮光層18を形成することが好ましい。あるいは、カーボン等の黒色材料を使用して、遮光層18を形成することも好ましい。
(1)−1 カラーフィルタの形成
図9(a)に示すように、第1のガラス基板上には、画像表示領域に相当する箇所に、反射層212、及び着色層16、遮光層18を順次形成することが好ましい。
ここで、開口部212aを備えた反射層212は、蒸着法やスパッタリング法にて金属材料等を第1のガラス基板13上に被着させた後、フォトリソグラフィ技術を用いてパターニングすることにより形成される。
また、着色層16は、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、反射層212等の上に塗布し、これにパターン露光、現像処理を順次施すことによっても形成することができる。なお、複数の色の着色層16を配列形成する場合には、色毎に上記工程を繰り返すことになる。
また、かかる着色層16を重ね合わせることにより、遮光層18を形成することが好ましい。あるいは、カーボン等の黒色材料を使用して、遮光層18を形成することも好ましい。
(1)−2 保護膜の形成
次いで、図9(b)に示すように、第1の基板12上に全面的に透光保護層215Xを形成する。この透光保護層215Xは、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコート法や印刷法などを用いることができる。
次いで、上記透光保護層215Xに、フォトリソグラフィ技術を用いてパターニングを施し、図9(c)に示すように、画像表示領域に限定された保護膜215を形成する。この工程によって、透光保護層215Xから画像表示領域以外の領域、すなわち、図3に示すシール材230の外側に配置される領域とほぼ同じ領域上から透光性素材が欠落されることが好ましい。このように実施することにより、セルギャップの均一化を図ることができるためである。
次いで、図9(b)に示すように、第1の基板12上に全面的に透光保護層215Xを形成する。この透光保護層215Xは、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコート法や印刷法などを用いることができる。
次いで、上記透光保護層215Xに、フォトリソグラフィ技術を用いてパターニングを施し、図9(c)に示すように、画像表示領域に限定された保護膜215を形成する。この工程によって、透光保護層215Xから画像表示領域以外の領域、すなわち、図3に示すシール材230の外側に配置される領域とほぼ同じ領域上から透光性素材が欠落されることが好ましい。このように実施することにより、セルギャップの均一化を図ることができるためである。
(1)−3 走査電極(電極パターン)の形成
次いで、図9(d)に示すように、保護膜215上に、全面的にITO(インジウムスズ酸化物)等の透明導電体材料からなる透明導電層19Xを形成することが好ましい。この透明導電層19Xは、一例として、スパッタリング法により成膜することができる。そして、透明導電層19Xに対して、フォトリソグラフィ技術を用いてパターニングを施し、図9(e)に示すように走査電極(電極パターン)19を形成することが好ましい。
より詳細には、まず、図10(a)〜(b)に示すように、保護膜215を含む第1のガラス基板13上に、全面的に透明導電材料からなる透明導電層19Xを形成する。ここで、図10(b)に示すように、透明導電層19Xを積層するにあたり、あらかじめ、Ta2O5やSiO2等からなる下地層81を形成することも好ましい。この理由は、形成される透明導電層19Xの結晶性等を均一化させて、保護膜及びガラス基板に対する透明導電層の密着性を高めることができるためである。
次いで、図10(c)に示すように、透明導電層19X上に所定のレジスト材料86´を塗布した後、図10(d)に示すように、所定のマスクパターン87を施した上で露光して、現像することにより、図10(e)に示すように、レジスト材料86を塗布した後、所定形状にパターニングする。そして、図10(f)に示すように、透明導電材料19Xに対してエッチング処理を行った後、再び露光、及び現像して、レジスト材料を剥離する。
このようにして、図10(g)及び図9(d)に示すように、所定パターン(図示せず)の走査電極(電極パターン)19を形成することが好ましい。このように形成された走査電極(電極パターン)は、静電気の発生が少ないことが判明している。なお、図9(d)は、図10(g)のXX断面を矢印方向に見た図を示している。
なお、第1の基板上に、第1実施形態で説明した、セルギャップを調整するためのダミー電極を形成する場合には、走査電極を形成する際に、同時に形成することが好ましい。この理由は、このように実施することにより、工程数を増やすことなく、効率よくダミー電極を形成することができるためである。
次いで、図9(d)に示すように、保護膜215上に、全面的にITO(インジウムスズ酸化物)等の透明導電体材料からなる透明導電層19Xを形成することが好ましい。この透明導電層19Xは、一例として、スパッタリング法により成膜することができる。そして、透明導電層19Xに対して、フォトリソグラフィ技術を用いてパターニングを施し、図9(e)に示すように走査電極(電極パターン)19を形成することが好ましい。
より詳細には、まず、図10(a)〜(b)に示すように、保護膜215を含む第1のガラス基板13上に、全面的に透明導電材料からなる透明導電層19Xを形成する。ここで、図10(b)に示すように、透明導電層19Xを積層するにあたり、あらかじめ、Ta2O5やSiO2等からなる下地層81を形成することも好ましい。この理由は、形成される透明導電層19Xの結晶性等を均一化させて、保護膜及びガラス基板に対する透明導電層の密着性を高めることができるためである。
次いで、図10(c)に示すように、透明導電層19X上に所定のレジスト材料86´を塗布した後、図10(d)に示すように、所定のマスクパターン87を施した上で露光して、現像することにより、図10(e)に示すように、レジスト材料86を塗布した後、所定形状にパターニングする。そして、図10(f)に示すように、透明導電材料19Xに対してエッチング処理を行った後、再び露光、及び現像して、レジスト材料を剥離する。
このようにして、図10(g)及び図9(d)に示すように、所定パターン(図示せず)の走査電極(電極パターン)19を形成することが好ましい。このように形成された走査電極(電極パターン)は、静電気の発生が少ないことが判明している。なお、図9(d)は、図10(g)のXX断面を矢印方向に見た図を示している。
なお、第1の基板上に、第1実施形態で説明した、セルギャップを調整するためのダミー電極を形成する場合には、走査電極を形成する際に、同時に形成することが好ましい。この理由は、このように実施することにより、工程数を増やすことなく、効率よくダミー電極を形成することができるためである。
また、本発明の電気光学装置の製造方法においては、走査電極(電極パターン)を形成する際に、複数の走査電極からなる配線ブロックを少なくとも3つ以上形成することを特徴としている。そして、表示領域においては、複数の走査電極を一定のピッチ間隔で形成するとともに、非表示領域においては、隣接する配線ブロック間の距離(w1)が、当該隣接する配線ブロック内の走査電極間の距離(w2、w3)よりも、それぞれ広くなるように形成することを特徴としている。
また、配線ブロックは、第1の基板上の複数の電極パターンと第2の基板上の配線パターンとを導電接続する側の辺に対して平行な方向に配置された第1領域と、当該辺に対して直交する方向に配置された第2領域と、を有するとともに、当該辺と直交する2つの辺のそれぞれの側から交互に配置されることが好ましい。そして、配線ブロックの第1領域の端部と、当該第1領域の端部と対向する配線ブロックの第2領域との距離(w4)が、当該第2領域内の走査電極間の距離(w2)よりも広くなるように形成することが好ましい。
すなわち、各配線ブロック内の走査電極に関しては、表示領域、非表示領域に拘わらず隣接しているために、表示領域において電気的特性の検査を行うことにより、隣接する走査電極間における形成不良や異物の接触によるショートの発生を容易に検知することができる。一方、表示領域において隣接することのない走査電極同士については、後述するような一定の間隔に配置した2本のプローブを使用して、電気的特性を検査することができない。よって、非表示領域において隣接する配線ブロック間の距離(w1)や、走査電極の端部と、対向する配線ブロックとの間の距離(w4)については、当該配線ブロック内の走査電極間の距離(w2、w3)よりも広くすることにより、それらの間でのショート等の発生を少なくして、電気的特性の検査を省略することができるためである。また、このように配線ブロックを形成することにより、かかる検査を省略した場合であっても、歩留まりを著しく向上させることができる。
また、配線ブロックは、第1の基板上の複数の電極パターンと第2の基板上の配線パターンとを導電接続する側の辺に対して平行な方向に配置された第1領域と、当該辺に対して直交する方向に配置された第2領域と、を有するとともに、当該辺と直交する2つの辺のそれぞれの側から交互に配置されることが好ましい。そして、配線ブロックの第1領域の端部と、当該第1領域の端部と対向する配線ブロックの第2領域との距離(w4)が、当該第2領域内の走査電極間の距離(w2)よりも広くなるように形成することが好ましい。
すなわち、各配線ブロック内の走査電極に関しては、表示領域、非表示領域に拘わらず隣接しているために、表示領域において電気的特性の検査を行うことにより、隣接する走査電極間における形成不良や異物の接触によるショートの発生を容易に検知することができる。一方、表示領域において隣接することのない走査電極同士については、後述するような一定の間隔に配置した2本のプローブを使用して、電気的特性を検査することができない。よって、非表示領域において隣接する配線ブロック間の距離(w1)や、走査電極の端部と、対向する配線ブロックとの間の距離(w4)については、当該配線ブロック内の走査電極間の距離(w2、w3)よりも広くすることにより、それらの間でのショート等の発生を少なくして、電気的特性の検査を省略することができるためである。また、このように配線ブロックを形成することにより、かかる検査を省略した場合であっても、歩留まりを著しく向上させることができる。
(2)第2の基板の製造
(2)−1 引回し配線の形成
引回し配線は、スパッタリング法等により、第2の基板上に、導電性の金属材料、例えば、クロム、アルミニウム、チタン、モリブデン等を、通常、50〜300nmの厚さに全面的に形成した後、それをフォトリソグラフィ技術やエッチング法を用いて、パターニングすることにより形成されることが好ましい。
以下、図11〜図12を参照して、詳細に説明する。
(2)−1 引回し配線の形成
引回し配線は、スパッタリング法等により、第2の基板上に、導電性の金属材料、例えば、クロム、アルミニウム、チタン、モリブデン等を、通常、50〜300nmの厚さに全面的に形成した後、それをフォトリソグラフィ技術やエッチング法を用いて、パターニングすることにより形成されることが好ましい。
以下、図11〜図12を参照して、詳細に説明する。
まず、図11(a)に示すように、ガラス基板27上に、全面的に導電性の金属膜材料28´をスパッタリング法等により積層する。このとき、図示しないが、ガラス基板と、金属膜材料との密着性を向上させることができることから、第2の基板14のガラス基板27上に、酸化タンタル(Ta2O5)等からなる絶縁膜を形成することも好ましい。
次いで、図11(b)に示すように、その上からレジスト材料82を全面的に塗布する。その後、図11(c)に示すように、開口部83bを有するフォトマスク83を介して、例えば、開口部83bに対応した位置のみに光を照射し、パターン露光した後、図11(d)に示すように現像して、マスクの開口部83bに対応した箇所のみにレジスト82´を残す。
次いで、図12(a)に示すように、エッチング法により、レジスト25´に被覆されていない箇所の導電性の金属膜材料28´を除去した後、さらに図12(b)に示すように、レジスト25´を除去して、パターン化された引回し配線28を形成する。
次いで、図12(c)に示すように、引回し配線28の表面を陽極酸化法によって酸化させることにより、酸化膜23を形成することが好ましい。より具体的には、引回し配線28が形成されたガラス基板27を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、引回し配線28との間に所定電圧を印加して、引回し配線28の表面を酸化させることが好ましい。なお、酸化膜23の厚さは適宜変更することができるが、通常、10〜50nmの範囲内の値とすることが好ましい。
次いで、図11(b)に示すように、その上からレジスト材料82を全面的に塗布する。その後、図11(c)に示すように、開口部83bを有するフォトマスク83を介して、例えば、開口部83bに対応した位置のみに光を照射し、パターン露光した後、図11(d)に示すように現像して、マスクの開口部83bに対応した箇所のみにレジスト82´を残す。
次いで、図12(a)に示すように、エッチング法により、レジスト25´に被覆されていない箇所の導電性の金属膜材料28´を除去した後、さらに図12(b)に示すように、レジスト25´を除去して、パターン化された引回し配線28を形成する。
次いで、図12(c)に示すように、引回し配線28の表面を陽極酸化法によって酸化させることにより、酸化膜23を形成することが好ましい。より具体的には、引回し配線28が形成されたガラス基板27を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、引回し配線28との間に所定電圧を印加して、引回し配線28の表面を酸化させることが好ましい。なお、酸化膜23の厚さは適宜変更することができるが、通常、10〜50nmの範囲内の値とすることが好ましい。
(2)−2 データ電極(配線パターン)の形成
次いで、電極パターンの形成方法と同様に、スパッタリング法等により、ITO(インジウムスズ酸化物等)等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ技術を用いてパターニングすることにより、データ電極を形成することが好ましい。
また、第2の基板においても、第1実施形態で説明したセルギャップを調整するためのダミー電極を形成する場合には、データ電極を形成する際に、同時に形成することが好ましい。
次いで、電極パターンの形成方法と同様に、スパッタリング法等により、ITO(インジウムスズ酸化物等)等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ技術を用いてパターニングすることにより、データ電極を形成することが好ましい。
また、第2の基板においても、第1実施形態で説明したセルギャップを調整するためのダミー電極を形成する場合には、データ電極を形成する際に、同時に形成することが好ましい。
(3)検査工程
次いで、第1の基板上に形成された走査電極や、第2の基板上に形成されたデータ電極に対して、電気的特性の検査を行う検査工程を実施することが好ましい。すなわち、それぞれの基板上においてかかる検査を行い、隣接する電極パターン間でショート等が発生している場合に、液晶表示装置に組み込むことを中止することができるためである。
具体的には、図13に示すような検査装置96を使用して、かかる検査工程を実施することが好ましい。すなわち、取付け板97に、電極パターン92のピッチ間隔aをもって、2本のプローブ95を固定し取り付ける。次いで、プローブ95を検出回路96に各々接続して、電極パターン92上をプローブ95がすべるように、基板又は取付け板97を平行移動させることにより、各電極パターン92間の導通を確認し、ショートを検出することが好ましい。
このように検査工程を実施することにより、隣接する電極パターンについての電気的特性の検査を、全面的に、効率よく実施することができるためである。したがって、得られる液晶表示装置の信頼性を著しく向上させることができる。
また、かかる検査工程は、第1の基板及び第2の基板それぞれにおいて、表示領域に形成された電極パターンに対して実施することが好ましい。この理由は、表示領域においては、走査電極又はデータ電極はピッチ間隔を均一にして形成されているために、上述の検査装置における2本のプローブの間隔を固定して、効率的に検査することができるためである。
したがって、ショートの発生を少なくすることにより、かかる検査工程において検査が困難な電極パターン間、すなわち、表示領域において隣接することのない電極パターン間での電気的特性の検査を省略することから、それらの間の距離を、表示領域において隣接する電極パターン間の距離よりも広くなるように形成しておくことが好ましい。そして、このように実施することにより、電気的特性の検査を省略した場合であっても、歩留まりを著しく向上させることができる。
次いで、第1の基板上に形成された走査電極や、第2の基板上に形成されたデータ電極に対して、電気的特性の検査を行う検査工程を実施することが好ましい。すなわち、それぞれの基板上においてかかる検査を行い、隣接する電極パターン間でショート等が発生している場合に、液晶表示装置に組み込むことを中止することができるためである。
具体的には、図13に示すような検査装置96を使用して、かかる検査工程を実施することが好ましい。すなわち、取付け板97に、電極パターン92のピッチ間隔aをもって、2本のプローブ95を固定し取り付ける。次いで、プローブ95を検出回路96に各々接続して、電極パターン92上をプローブ95がすべるように、基板又は取付け板97を平行移動させることにより、各電極パターン92間の導通を確認し、ショートを検出することが好ましい。
このように検査工程を実施することにより、隣接する電極パターンについての電気的特性の検査を、全面的に、効率よく実施することができるためである。したがって、得られる液晶表示装置の信頼性を著しく向上させることができる。
また、かかる検査工程は、第1の基板及び第2の基板それぞれにおいて、表示領域に形成された電極パターンに対して実施することが好ましい。この理由は、表示領域においては、走査電極又はデータ電極はピッチ間隔を均一にして形成されているために、上述の検査装置における2本のプローブの間隔を固定して、効率的に検査することができるためである。
したがって、ショートの発生を少なくすることにより、かかる検査工程において検査が困難な電極パターン間、すなわち、表示領域において隣接することのない電極パターン間での電気的特性の検査を省略することから、それらの間の距離を、表示領域において隣接する電極パターン間の距離よりも広くなるように形成しておくことが好ましい。そして、このように実施することにより、電気的特性の検査を省略した場合であっても、歩留まりを著しく向上させることができる。
(4)貼り合わせ工程
次いで、第1の基板上において、エポキシ樹脂等を主成分とするシール材を、スクリーン印刷やディスペンサにより、表示領域を囲むようにパターニングして形成した後、シール材が積層された第2の基板に対して、第1の基板を重ね合わせて接合させ、加熱しながら加圧保持して、第1の基板と第2の基板とを貼合せることが好ましい。
次いで、第1の基板上において、エポキシ樹脂等を主成分とするシール材を、スクリーン印刷やディスペンサにより、表示領域を囲むようにパターニングして形成した後、シール材が積層された第2の基板に対して、第1の基板を重ね合わせて接合させ、加熱しながら加圧保持して、第1の基板と第2の基板とを貼合せることが好ましい。
(5)液晶の注入及び偏光板の配置
次いで、第1の基板及び第2の基板が形成する空間であって、シール材の内側部分に対して、電気光学物質(液晶)を注入した後、封止材等にて封止することが好ましい。例えば、第1の基板及び第2の基板のそれぞれの外面に、偏光板を配置するとともに、液晶分子の配向方向を制御することにより、ノーマリーブラックモードの液晶表示装置を得ることができる。
次いで、第1の基板及び第2の基板が形成する空間であって、シール材の内側部分に対して、電気光学物質(液晶)を注入した後、封止材等にて封止することが好ましい。例えば、第1の基板及び第2の基板のそれぞれの外面に、偏光板を配置するとともに、液晶分子の配向方向を制御することにより、ノーマリーブラックモードの液晶表示装置を得ることができる。
[第3実施形態]
本発明に係る第3実施形態として、第1実施形態の液晶表示装置を備えた電子機器について具体的に説明する。
本発明に係る第3実施形態として、第1実施形態の液晶表示装置を備えた電子機器について具体的に説明する。
図14は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル200と、これを制御するための制御手段1200とを有している。また、図14中では、液晶パネル200を、パネル構造体200Aと、半導体素子(IC)等で構成される駆動回路200Bと、に概念的に分けて描いてある。また、制御手段1200は、表示情報出力源1210と、表示処理回路1220と、電源回路1230と、タイミングジェネレータ1240とを有することが好ましい。
また、表示情報出力源1210は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ1240によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路1220に供給するように構成されていることが好ましい。
また、表示情報出力源1210は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ1240によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路1220に供給するように構成されていることが好ましい。
また、表示情報処理回路1220は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路200Bへ供給することが好ましい。さらに、駆動回路200Bは、走査線駆動回路、データ線駆動回路及び検査回路を含むことが好ましい。また、電源回路1230は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、ショートの発生の有無等の検査が困難な電極パターン間の距離を、当該検査が可能な電極パターン間の距離よりも広くした液晶表示装置を使用している。そのために、ショートやコロージョンの発生が少なく、信頼性に優れた電子機器とすることができる。
そして、本実施形態の電子機器であれば、ショートの発生の有無等の検査が困難な電極パターン間の距離を、当該検査が可能な電極パターン間の距離よりも広くした液晶表示装置を使用している。そのために、ショートやコロージョンの発生が少なく、信頼性に優れた電子機器とすることができる。
本発明によれば、ショートの発生の有無等の検査が困難な電極パターン間の距離を、当該検査が可能な電極パターン間の距離よりも広くすることにより、かかる検査が困難な電極パターン間については、あらかじめショートやコロージョンの発生を防止して検査を省略することができる。そして、かかる検査を省略した場合であっても、歩留まりを著しく向上させることができる。したがって、電気光学物質として液晶分子を用いた電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた電子機器、電子放出素子を使用した装置(FED:Field Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)、プラズマディスプレイ装置、有機及び無機エレクトロルミネッセンス装置などが挙げられる。
また、本発明の電気光学装置及び電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルはパッシブマトリクス型の構造を備えているが、TFT(薄膜トランジスタ)やTFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
また、上記実施形態の液晶パネルは所謂COGタイプの構造を有しているが、半導体素子(ICチップ)を直接実装する構造ではない液晶パネル、例えば液晶パネルにフレキシブル配線基板やTAB基板を接続するように構成されたものであっても構わない。
また、上記実施形態の液晶パネルは所謂COGタイプの構造を有しているが、半導体素子(ICチップ)を直接実装する構造ではない液晶パネル、例えば液晶パネルにフレキシブル配線基板やTAB基板を接続するように構成されたものであっても構わない。
10:電気光学装置(液晶表示装置)、12:第1の基板(カラーフィルタ基板)、13:第1のガラス基板、13a:第1のガラス基板の辺、14:第2の基板、27:第2のガラス基板、19:走査電極(電極パターン)、19a:走査電極(配線ブロック)の端部、26:データ電極(配線パターン)、28・29:引回し配線、31:二端子型非線形素子(TFD素子)、70a・70b・70c・70d:配線ブロック、70aA・70bA・70cA・70dA:配線ブロックの第1領域、70aB・70bB・70cB・70dB:配線ブロックの第2領域、95:プローブ、200:液晶パネル、230:シール材
Claims (11)
- 表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置であって、
前記表示領域における複数の電極パターンを一定のピッチ間隔で配置するとともに、
前記非表示領域において隣接する配線ブロック間の距離を、当該隣接する配線ブロック内の電極パターン間の距離よりも、それぞれ広くすることを特徴とする電気光学装置。 - 前記非表示領域において隣接する配線ブロック間の距離を1sとしたときに、当該隣接する配線ブロック内の電極パターン間の距離を0.1〜0.5sの範囲内の値とすることを特徴とする請求項1に記載の電気光学装置。
- 前記第1の基板における配線ブロック内の複数の電極パターンと、前記第2の基板における配線パターンと、を、前記第1の基板及び第2の基板の一辺側において導電接続することを特徴とする請求項1又は2に記載の電気光学装置。
- 前記第1の基板は、前記導電接続する側の辺に直交する方向に2つの辺を備え、
前記配線ブロックは、前記導電接続する側の辺に対して平行な方向に配置された第1領域と、当該導電接続する側の辺に対して直交する方向に配置された第2領域と、を有するとともに、
前記2つの辺のそれぞれの側から交互に配置されることを特徴とする請求項3に記載の電気光学装置。 - 前記配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域と、の距離を、当該第2領域内の電極パターン間の距離よりも広くすることを特徴とする請求項4に記載の電気光学装置。
- 前記隣接する配線ブロック間の距離を30〜100μmの範囲内の値とすることを特徴とする請求項1〜5のいずれか一項に記載の電気光学装置。
- 前記隣接する配線ブロック内の電極パターン間の距離をそれぞれ10〜20μmの範囲内の値とすることを特徴とする請求項1〜6のいずれか一項に記載の電気光学装置。
- 表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置であって、
前記表示領域における複数の電極パターンを所定のピッチ間隔で配置するとともに、
前記非表示領域において隣接する配線ブロック間の距離を、当該隣接する配線ブロック内の電極パターン間の距離よりも、それぞれ広くすることを特徴とする電気光学装置。 - 表示領域と非表示領域にまたがる複数の電極パターンからなる配線ブロックを少なくとも3つ以上有する第1の基板と、当該複数の電極パターンに対応した配線パターンを有する第2の基板と、が互いに対向配置された電気光学装置の製造方法であって、
前記表示領域における複数の電極パターンを一定のピッチ間隔で形成するとともに、
前記非表示領域において隣接する配線ブロック間の距離が、当該隣接する配線ブロック内の電極パターン間の距離よりも、それぞれ広くなるように形成することを特徴とする電気光学装置の製造方法。 - 前記配線ブロックの第1領域の端部と、当該第1領域の端部が対向する配線ブロックの第2領域と、の距離が、当該第2領域内の電極パターン間の距離よりも広くなるように前記電極パターンを形成することを特徴とする請求項9に記載の電気光学装置の製造方法。
- 請求項1〜8のいずれかに記載した電気光学装置を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014902A JP2005208345A (ja) | 2004-01-22 | 2004-01-22 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014902A JP2005208345A (ja) | 2004-01-22 | 2004-01-22 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005208345A true JP2005208345A (ja) | 2005-08-04 |
Family
ID=34900550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004014902A Withdrawn JP2005208345A (ja) | 2004-01-22 | 2004-01-22 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005208345A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007199670A (ja) * | 2005-12-28 | 2007-08-09 | Seiko Epson Corp | 電気泳動表示装置及び電子機器 |
JP2017009716A (ja) * | 2015-06-18 | 2017-01-12 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2004
- 2004-01-22 JP JP2004014902A patent/JP2005208345A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007199670A (ja) * | 2005-12-28 | 2007-08-09 | Seiko Epson Corp | 電気泳動表示装置及び電子機器 |
US8149499B2 (en) | 2005-12-28 | 2012-04-03 | Seiko Epson Corporation | Electrophoretic display device and electronic apparatus |
US8736951B2 (en) | 2005-12-28 | 2014-05-27 | Seiko Epson Corporation | Electrophoretic display device and electronic apparatus |
JP2017009716A (ja) * | 2015-06-18 | 2017-01-12 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100637941B1 (ko) | 액정 표시 장치 및 전자기기 | |
KR100536312B1 (ko) | 컬러 필터 기판 및 그 제조 방법과, 전기 광학 장치 및 그 제조 방법과 전자기기 | |
US20060066766A1 (en) | Liquid crystal device and electronic apparatus | |
JP4581405B2 (ja) | 電気光学装置及び電子機器 | |
JP2006091059A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2005258176A (ja) | 電気光学装置及び電子機器 | |
JP2005242161A (ja) | 電気光学装置、電子機器、及び、電気光学装置の製造方法 | |
JP2005208345A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2007147949A (ja) | 電気光学装置、及び電気光学装置の検査方法、電気光学装置の製造方法、並びに電子機器 | |
JP4609017B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 | |
JP2005215355A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2006215224A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2005148478A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2005172999A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4513674B2 (ja) | 電気光学装置、及び電子機器 | |
JP2005148213A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2004109815A (ja) | 電気光学装置、電気光学装置の製造方法、および電子機器 | |
JP2006317483A (ja) | 電気光学装置、電気光学装置の検査方法、及び電気光学装置の製造方法、並びに電子機器 | |
JP2005301127A (ja) | 電気光学装置、電気光学装置の製造方法、及び電気光学装置用基板、並びに電子機器 | |
JP2006078819A (ja) | 電気光学装置の製造方法及び接触抵抗の検査方法 | |
JP2005265926A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4396197B2 (ja) | 電気光学装置および電気機器 | |
JP2004354505A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、および電気光学装置、電気光学装置の製造方法、並びに電子機器 | |
JP2005241859A (ja) | 液晶表示装置および電子機器 | |
JP2006091062A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |