JP2000284307A - チップオンガラス液晶表示装置 - Google Patents

チップオンガラス液晶表示装置

Info

Publication number
JP2000284307A
JP2000284307A JP11087273A JP8727399A JP2000284307A JP 2000284307 A JP2000284307 A JP 2000284307A JP 11087273 A JP11087273 A JP 11087273A JP 8727399 A JP8727399 A JP 8727399A JP 2000284307 A JP2000284307 A JP 2000284307A
Authority
JP
Japan
Prior art keywords
liquid crystal
chip
crystal display
display device
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11087273A
Other languages
English (en)
Inventor
Kazuo Fukuda
和生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANOX KK
Original Assignee
NANOX KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANOX KK filed Critical NANOX KK
Priority to JP11087273A priority Critical patent/JP2000284307A/ja
Publication of JP2000284307A publication Critical patent/JP2000284307A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 駆動用LSI搭載に伴う圧着の歩留りを改善
し、信頼性向上を図ることができるチップオンガラス液
晶表示装置を提供する。 【解決手段】 駆動用LSI6の接続端子(バンプ)7
を圧着する導体パターン1〜4上には少なくとも1つの
切欠部5を設け、駆動用LSI6の接続端子(バンプ)
7と導体パターン1〜4を圧着したときに、ガラス基板
の非圧着面(図1の紙面上)から切欠部5を介して接続
端子(バンプ)7の一部が透視できるように切欠部5を
形成し、接続端子(バンプ)7と導体パターン1〜4の
接続状態を、ガラス基板の非圧着面から切欠部5を介し
て目視できる接続端子(バンプ)7の一部に圧着された
導体粒子8のつぶれ具合で目視確認することができるチ
ップオンガラス液晶表示装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は液晶駆動用のLS
Iチップを液晶セル周辺に配置して一体化したチップオ
ンガラス液晶表示装置に係り、特にLSIチップの接続
端子(バンプ)の接触状態を目視で確認できるチップオ
ンガラス液晶表示装置に関する。
【0002】
【従来の技術】近年、オーディオ機器、ビデオ機器等の
AV機器、洗濯機、炊飯器等の家電機器、ならびに計測
器等の表示器として液晶表示装置が広く用いられてい
る。
【0003】また、液晶セルを搭載するガラス基板上に
液晶セルを駆動する駆動用LSIチップも搭載して一体
化し、液晶表示装置の低コスト化、小型化を実現したも
のが提供されている。
【0004】図5に従来のチップオンガラス液晶表示装
置の基本構成図を示す。図5において、従来のチップオ
ンガラス液晶表示装置50は、2枚のガラス基板51間
に液晶54が封入されて周囲を樹脂等のシール55で封
止され、2枚のガラス基板51の液晶54に対する表面
には透明導電膜52が形成される。また、2枚のガラス
基板51と液晶54間には、ガラス基板51側からそれ
ぞれ透明導電膜52に続いて透明絶縁膜53、配向膜5
6が順に配置される。
【0005】液晶54が封入されたガラス基板51の表
面には偏光板(偏光フィルタ)57が設けられている。
液晶54が封入されたガラス基板51表面には、透明導
電膜52を延長させて液晶54を駆動する駆動用LSI
58、またはガラス基板51上に搭載される電子部品、
コネクタ等との接続用パターンを形成し、この接続用パ
ターンの表面に金メッキ等を施した導体パターン(金属
膜)59を生成して導体パターンが形成される。
【0006】導体パターン(金属膜)59は、駆動用L
SI58と液晶54間、または駆動用LSI58と電子
部品やコネクタ等間の電気抵抗値を低くして電気的な導
通を良好に保つためのものである。
【0007】図6は図5の駆動用LSIのガラス基板へ
の搭載図である。図6において、駆動用LSI58のガ
ラス基板51への搭載は、駆動用LSI58の接続端子
(バンプ)61と、ガラス基板51表面に形成した透明
導電膜52上に金メッキ等で生成した導体パターン(金
属膜)59とを異方性導電フィルムの中に含まれる導通
粒子62を介してフェイスダウンで圧着される。
【0008】図7は従来のチップオンガラス液晶表示装
置の駆動用LSIと導体パターンとをガラス基板裏面
(ガラス基板の非圧着面)から見た接続図である。図7
において、駆動用LSI58の接続端子(バンプ)61
(破線表示)は、導体パターン(金属膜)59にフェイ
スダウンで圧着される。
【0009】
【発明が解決しようとする課題】従来のチップオンガラ
ス液晶表示装置は、駆動用LSIの接続端子と表面に金
属膜を生成した導体パターンとを導通粒子を介して圧着
して接続する構成のため、図7のようにガラス基板裏面
(ガラス基板の非圧着面)から導通粒子のつぶれ具合を
観測することにより導通状態を目視確認しようとしても
導体パターンの金属膜が不透明のため、導通粒子のつぶ
れ具合による駆動用LSIの接続端子(バンプ)と導体
パターンの接触状態を目視確認できない課題がある。
【0010】勿論、駆動用LSIの接続端子(バンプ)
と導体パターンの電気的接続の確認は、専用のLSIテ
スタで実行するが、電気的導通があっても圧着による導
通粒子のつぶれ具合(圧着状態)が悪いと、疑似接触に
よって生産初期の導通はあるが、経時的に接触不良を発
生してしまう虞があり、チップオンガラス液晶表示装置
として製造歩留りの低下を招いたり、経時的な接触不良
が発生して信頼性が低下する課題がある。
【0011】したがって、駆動用LSIの接続端子と導
体パターンの電気的接続を導通粒子のつぶれ具合を目視
で確認する抜取り検査が、圧着のための条件設定、圧着
状態の検査等を行うために製造工程では極めて有効な確
認方法となる。
【0012】導体パターンに不透明な金属膜を生成しな
ければ、透明導電膜を通して駆動用LSIの接続端子が
目視できるとともに、導通粒子のつぶれ具合も目視で確
認することができるため前述の課題は解消するが、透明
導電膜は電気的な抵抗値が高いため、駆動用LSIの接
続端子と液晶との間の電圧損失が発生し、液晶を正常に
駆動できなくなるという新たな課題が発生する。
【0013】この発明はこのような課題を解決するため
なされたもので、その目的は駆動用LSIの接続端子
(バンプ)と導体パターンの圧着による接続状態を、導
体パターンと実際に接続される駆動用LSIの接続端子
(バンプ)上にある導通粒子のつぶれ具合を目視で確認
することにより、駆動用LSIの接続端子と導体パター
ンの正常な接続を判定することができるチップオンガラ
ス液晶表示装置を提供することにある。
【0014】
【課題を解決するための手段】この発明に係るチップオ
ンガラス液晶表示装置は、駆動用LSIの接続端子を圧
着する導体パターン上に少なくとも1つの切欠部を設
け、この切欠部を介してガラス基板の非圧着面から駆動
用LSIの接続端子の一部が透視できることを特徴とす
る。
【0015】この発明に係るチップオンガラス液晶表示
装置は、駆動用LSIの接続端子を圧着する導体パター
ン上に少なくとも1つの切欠部を設け、この切欠部を介
してガラス基板の非圧着面から駆動用LSIの接続端子
の一部が透視できるので、導通粒子のつぶれ具合によ
り、駆動用LSIの接続端子と導体パターンの接続を確
認することができる。
【0016】また、この発明に係るチップオンガラス液
晶表示装置の切欠部は、駆動用LSIの接続端子の面積
よりも狭いことを特徴とする。
【0017】この発明に係るチップオンガラス液晶表示
装置の切欠部は、駆動用LSIの接続端子の面積よりも
狭いので、駆動用LSIの接続端子と導体パターンとの
電気的な導通に影響を与えることなく、駆動用LSIの
接続端子と導体パターンの接続を目視で確認することが
できる。
【0018】さらに、この発明に係るチップオンガラス
液晶表示装置の切欠部は、円形、四角形などの任意形状
であることを特徴とする。
【0019】この発明に係るチップオンガラス液晶表示
装置の切欠部は、円形、四角形などの任意形状であるの
で、駆動用LSIの接続端子と導体パターンの接続を目
視確認に適した配置にすることができる。
【0020】
【発明の実施の形態】以下、この発明の実施例を添付図
面に基づいて説明する。なお、本発明は駆動用LSIの
接続端子(バンプ)と導体パターンの圧着状態を駆動用
LSIの接続端子(バンプ)上にある導体粒子のつぶれ
具合によって目視で直接確認できるものである。
【0021】図1はこの発明に係るチップオンガラス液
晶表示装置の駆動用LSIと導体パターンとの圧着状態
説明図である。なお、図1は、駆動用LSI6と導体パ
ターン1〜4の圧着状態をチップオンガラス液晶表示装
置を形成するガラス基板の非圧着面(裏面)から観察し
たものである。
【0022】図1において、ガラス基板表面に形成され
た導体パターン1〜4は、透明導電膜上に金属膜をメッ
キや蒸着等で形成し、駆動用LSI6の接続端子(バン
プ)7の数に対応して外部端子間隔と同じ間隔で形成し
ており、図示しない液晶と電気的に接続する。なお、金
属膜は、例えば金(Au)で形成する。
【0023】また、駆動用LSI6の接続端子(バン
プ)7を圧着する導体パターン1〜4上には、それぞれ
少なくとも1つの切欠部5を設け、駆動用LSI6の接
続端子(バンプ)7と導体パターン1〜4を圧着したと
きに、ガラス基板の非圧着面(図1の紙面上)から切欠
部5を介して接続端子(バンプ)7の一部が透視できる
ように切欠部5を形成する。
【0024】駆動用LSI6の接続端子(バンプ)7と
導体パターン1〜4とを、例えば絶縁性を備えた接着性
バインダの中に導電性を有する導体粒子8を均一に分布
させたフィルム状の異方性導電膜で挟み込み、フェイス
ダウンで圧着することにより、導体粒子8を介して接続
端子(バンプ)7と導体パターン1〜4を電気的に接続
する。なお、接続端子(バンプ)7と導体パターン1〜
4の接続状態は、ガラス基板の非圧着面から切欠部5を
介して目視できる接続端子(バンプ)7の一部に圧着さ
れた導体粒子8のつぶれ具合(圧着状態)で目視確認す
ることができる。
【0025】接続端子(バンプ)7と導体パターン1〜
4の接続状態を導体粒子8のつぶれ具合で直接に目視確
認できるので、導体パターン1〜4の全てに切欠部5を
設け、切欠部5を介して導体粒子8のつぶれ具合を目視
することにより、駆動用LSI6の接続端子(バンプ)
7の全てと導体パターン1〜4の全ての電気的接続を直
接確認することができる。
【0026】なお、切欠部5は導体パターン1〜4の全
てに設けず、例えば導体パターン1〜4の両端と中心、
または導体パターン1〜4の両端に設け、それぞれの切
欠部5を介して導体粒子8のつぶれ具合を目視すること
により、駆動用LSI6と導体パターン1〜4の接続状
態を推定し、電気的な導通を保証することができる。
【0027】また、切欠部5は、接続端子(バンプ)7
の面積よりも狭く設定し、切欠部5を除く導体パターン
1〜4と接続端子(バンプ)7の電気的導通(接触抵抗
値)が切欠部5の形成によって影響がないようにする。
【0028】なお、切欠部5の形状は円形、四角形など
の任意形状に形成するとともに、切欠部5の個数は導体
パターン1〜4と接続端子(バンプ)7の電気的導通に
影響を与えない範囲で導体粒子8のつぶれ具合を目視し
やすい配置に設定する。
【0029】このように、この発明に係るチップオンガ
ラス液晶表示装置は、駆動用LSI6の接続端子7を圧
着する導体パターン1〜4上に少なくとも1つの切欠部
5を設け、この切欠部5を介してガラス基板の非圧着面
から駆動用LSI6の接続端子7の一部が透視できるの
で、導体粒子8のつぶれ具合により直接に、駆動用LS
I6の接続端子7と導体パターン1〜4の接続を目視で
確認することができる。
【0030】また、この発明に係るチップオンガラス液
晶表示装置の切欠部5は、駆動用LSI6の接続端子7
の面積よりも狭いので、駆動用LSI6の接続端子7と
導体パターン1〜4との電気的な導通に影響を与えるこ
となく、駆動用LSI6の接続端子7と導体パターン1
〜4の接続を目視で確認することができる。
【0031】さらに、この発明に係るチップオンガラス
液晶表示装置の切欠部5は、円形、四角形などの任意形
状であるので、駆動用LSI6の接続端子7と導体パタ
ーン1〜4の接続を目視確認に適した配置にすることが
できる。
【0032】図2は図1に示す導体パターンと接続端子
の圧着確認の説明図である。図2において、導体パター
ン3と接続端子(バンプ)7とが圧着され、導体粒子8
で導通状態にある場合について説明する。導体パターン
3と接続端子(バンプ)7の圧着面には、数多くの導体
粒子8(破線円表示および黒丸表示)が存在する。導体
パターン3に設けた切欠部5(斜線表示)を介して接続
端子(バンプ)7が透視でき、複数の導体粒子8(黒丸
表示)が目視確認できるので、これらの導体粒子8(黒
丸表示)のつぶれ具合により、導体パターン3に遮られ
て目視できない数多くの導体粒子8(破線円表示)のつ
ぶれ具合も導体粒子8(黒丸表示)のつぶれ具合と同等
であると判断することができる。
【0033】したがって、予め圧着に関する導体粒子8
のつぶれ具合と、導体パターン3と接続端子7間の接触
抵抗値との対応が取られていれば、切欠部5(斜線表
示)から導体粒子8のつぶれ具合(圧着状態)を直接目
視することにより、導体パターン3と接続端子7の接続
状態のゴー(GO)/ノー(NO)判定をすることがで
きる。
【0034】次に、切欠部の形状ならびに配置について
説明する。図3はこの発明に係る切欠部の形状、配置図
である。図3において、(a)図は円形状が1つ、
(b)図は雲形状が1つ、(c)図は四角形状が1つ、
(d)図は四角形状が4つ、(e)図は導体パターン3
の幅が接続端子7よりも狭い形状、(f)図は導体パタ
ーン3の幅の一部が接続端子7よりも狭い形状と四角形
状1つの組合せ形状を示す。
【0035】切欠部5に要求される条件は、下記の通り
である。 切欠部5の面積(図2に示す斜線部S2)が接続端子
7の面積(図2に示す四角破線部S1)より狭い(S2<
S1)こと。 数多くの導体粒子8のつぶれ具合が目視できるための
充分な面積があること。 導体パターン3と接続端子7との接続状態(例えば、
接触抵抗値)に影響を及ぼさないこと。
【0036】〜の条件を満足する範囲ならば、図3
の(a)図〜(f)図に示す形状ならびに個数に限定さ
れることなく、任意形状、任意個数で切欠部5を配置す
ることができる。
【0037】次に、チップオンガラス液晶表示装置の製
造工程について説明する。図4はこの発明に係るチップ
オンガラス液晶表示装置の製造工程の一実施例フロー図
である。
【0038】初めに、ステップS1では、ガラス基板に
エッチングにより酸化インジウムスズ(ITO)で表示
領域と、表示部への配線および外部電極とのパターンI
TO膜の透明導電膜を形成する。
【0039】ステップS2では、有機シラン化合物およ
び有機チタン化合物を含むゾル液をフレキソ印刷法で印
刷し、およそ300℃で加熱してSiO2とTiO2の混合
酸化物膜にする。
【0040】ステップS3では、金属メッキの下層(地
メッキ)であるニッケルメッキを外部から電流を流すこ
となく、溶液中の金属イオンを還元折出させ、被メッキ
体の表面にメッキ層を析出させる無電解法でニッケルメ
ッキを施す。ITO膜への選択メッキを採用すること
で、透明絶縁膜が無い部分のITO膜上にのみニッケル
メッキが析出する。
【0041】ステップS4では、ガラス基板の歪等を無
くし、ニッケルメッキ層の密着度を強固にすために、例
えば250℃の温度で30分間エージングする。
【0042】ステップS5では、再度、無電解メッキ法
によって金メッキを下地のニッケルメッキ層上に施し、
ニッケルメッキと金メッキ層との全体で金属メッキを形
成する。
【0043】ステップS6は、ステップS5までのガラ
ス基板の液晶表示をするセグメント側表示の透明電極膜
と、これに対応するコモン側表示の透明電極膜を形成し
たガラス基板との2枚を位置合せし、2枚のガラス基板
の間にギャップを設けて周囲に樹脂等のシールで封止
(但し、液晶を注入する注入口には、未シール)する。
【0044】液晶注入装置等で、ガラス基板をチャンバ
の中に入れ、真空ポンプにより排気を行い、排気後に液
晶が入った専用の液晶皿にガラス基板を浸けてセルの中
に液晶を注入させる。
【0045】ガラス基板のセル中に液晶が注入される
と、注入口を樹脂等で封止する。また、セルの上部に入
射光の偏光方向を一方向に限定する(液晶表示方法によ
って、光に対して反射型や透過型、また偏光方向に対す
る液晶自体のツィスト方法により異なる。)偏光フィル
タを貼りつける。
【0046】ステップS7では、でき上がった液晶表示
素子のバンプ部に電気導伝性の良い銀粒子(フィラ)か
らなる導体粒子を分散した樹脂を用いてフェイスダウン
圧着する。
【0047】この時、ベアチップである駆動用LSIが
LSI圧着部に対して位置ズレを起こさない様に、LS
I上部からフラットな板状圧着機(例えばボンダ)で導
体粒子(フィラ)が一定量潰れる様な均一な一定の圧力
を加える。圧着力や樹脂等によって、冷圧着、熱圧着
(例えば、室温150℃)および加圧力(例えば、0.
1〜1Kg)や加圧時間(例えば、0.1〜60Se
c)等ボンディングを色々変えることができる。また、
同時にガラス基板とLSIとの間は樹脂により接着され
る。
【0048】
【発明の効果】以上説明したように、この発明に係るチ
ップオンガラス液晶表示装置は、駆動用LSIの接続端
子を圧着する導体パターン上に少なくとも1つの切欠部
を設け、この切欠部を介してガラス基板の非圧着面から
駆動用LSIの接続端子の一部が透視できるので、導体
粒子のつぶれ具合により、駆動用LSIの接続端子と導
体パターンの接続を確認することができるので、駆動用
LSIのガラス基板への実装の歩留りを改善して装置の
信頼性を向上させることができる。
【0049】また、この発明に係るチップオンガラス液
晶表示装置の切欠部は、駆動用LSIの接続端子の面積
よりも狭く、円形、四角形などの任意形状にし、駆動用
LSIの接続端子と導体パターンとの電気的な導通に影
響を与えることなく、駆動用LSIの接続端子と導体パ
ターンの接続を直接目視で確認することができるので、
駆動用LSIのガラス基板への実装の信頼性の向上を図
ることができる。
【0050】よって、駆動用LSI搭載に伴う圧着の歩
留りを改善し、信頼性向上を図ることができるチップオ
ンガラス液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】この発明に係るチップオンガラス液晶表示装置
の駆動用LSIと導体パターンとの圧着状態説明図
【図2】図1に示す導体パターンと接続端子の圧着確認
の説明図
【図3】この発明に係る切欠部の形状、配置図
【図4】この発明に係るチップオンガラス液晶表示装置
の製造工程の一実施例フロー図
【図5】従来のチップオンガラス液晶表示装置の基本構
成図
【図6】図5の駆動用LSIのガラス基板への搭載図
【図7】従来のチップオンガラス液晶表示装置の駆動用
LSIと導体パターンとをガラス基板裏面(ガラス基板
の非圧着面)から見た接続図
【符号の説明】
1〜4…導体パターン、5…切欠部、6…駆動用LS
I、7…接続端子、8…導体粒子。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 2枚のガラス基板間に液晶を封入すると
    ともに、この液晶を駆動する駆動用LSIを前記ガラス
    基板上に搭載し、前記駆動用LSIの接続端子をガラス
    基板上に設けた透明導電膜の上に金属膜を形成した導体
    パターンに導通粒子を介して圧着することにより、前記
    液晶と前記駆動用LSIとを電気的に接続するチップオ
    ンガラス液晶表示装置において、 前記駆動用LSIの接続端子を圧着する前記導体パター
    ン上に少なくとも1つの切欠部を設け、この切欠部を介
    して前記ガラス基板の非圧着面から前記駆動用LSIの
    接続端子の一部が透視できることを特徴とするチップオ
    ンガラス液晶表示装置。
  2. 【請求項2】 前記切欠部は、前記駆動用LSIの接続
    端子の面積よりも狭いことを特徴とする請求項1記載チ
    ップオンガラス液晶表示装置。
  3. 【請求項3】 前記切欠部は、円形、四角形などの任意
    形状であることを特徴とする請求項1または請求項2記
    載のチップオンガラス液晶表示装置。
JP11087273A 1999-03-29 1999-03-29 チップオンガラス液晶表示装置 Pending JP2000284307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11087273A JP2000284307A (ja) 1999-03-29 1999-03-29 チップオンガラス液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11087273A JP2000284307A (ja) 1999-03-29 1999-03-29 チップオンガラス液晶表示装置

Publications (1)

Publication Number Publication Date
JP2000284307A true JP2000284307A (ja) 2000-10-13

Family

ID=13910172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11087273A Pending JP2000284307A (ja) 1999-03-29 1999-03-29 チップオンガラス液晶表示装置

Country Status (1)

Country Link
JP (1) JP2000284307A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276364A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2008242249A (ja) * 2007-03-28 2008-10-09 Kyodo Printing Co Ltd フレキシブルディスプレイ
JP2009224505A (ja) * 2008-03-14 2009-10-01 Seiko Epson Corp 電気光学装置及び電子機器
KR100943283B1 (ko) 2003-06-30 2010-02-23 엘지디스플레이 주식회사 액정표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943283B1 (ko) 2003-06-30 2010-02-23 엘지디스플레이 주식회사 액정표시장치
JP2006276364A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2008242249A (ja) * 2007-03-28 2008-10-09 Kyodo Printing Co Ltd フレキシブルディスプレイ
JP2009224505A (ja) * 2008-03-14 2009-10-01 Seiko Epson Corp 電気光学装置及び電子機器

Similar Documents

Publication Publication Date Title
CN102789074B (zh) 连接结构和带有所述连接结构的显示装置
KR100504220B1 (ko) 칩온 유리액정 표시장치
CN109407434B (zh) 液晶显示装置
TW550426B (en) Liquid crystal display panel, method of manufacturing liquid crystal display panel, liquid crystal display device, method of manufacturing liquid crystal display device, and connected body of substrates
KR20020070632A (ko) 액정표시장치
JPH09281520A (ja) 回路基板の接続方法、液晶表示装置、電子機器
TW201241978A (en) Flip chip device
JP2000284307A (ja) チップオンガラス液晶表示装置
KR100695642B1 (ko) 표시장치 및 표시장치의 제조방법
JP2005070360A (ja) 電気回路基板
JPS60108822A (ja) 液晶表示素子の端子接続方法
JPH0775177B2 (ja) 接合構造
JPH07114030A (ja) 液晶表示素子
JP3276459B2 (ja) 電気光学装置の製造法
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP3118059B2 (ja) 液晶表示装置の接続構造及びそのための接続装置
JP2911480B2 (ja) 電気光学セル、その製造方法、および液晶セル
JP2003273163A (ja) 半導体素子実装用基板及び半導体素子並びにその半導体素子実装用基板又は半導体素子を用いた液晶表示パネル
TWI813353B (zh) 有利熱壓接合的電路結構
JP2892510B2 (ja) 液晶表示素子
JP3004317B2 (ja) 液晶表示装置
JP2805948B2 (ja) Icチップの接続構造
JP2002217239A (ja) 異方性導電膜
JPH02181119A (ja) 液晶表示素子
JPH07209663A (ja) 液晶パネル及び表示装置製造方法