JP5263485B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5263485B2
JP5263485B2 JP2008056224A JP2008056224A JP5263485B2 JP 5263485 B2 JP5263485 B2 JP 5263485B2 JP 2008056224 A JP2008056224 A JP 2008056224A JP 2008056224 A JP2008056224 A JP 2008056224A JP 5263485 B2 JP5263485 B2 JP 5263485B2
Authority
JP
Japan
Prior art keywords
lead
wiring
manufacturing
elastic substrate
resin protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008056224A
Other languages
English (en)
Other versions
JP2009212437A (ja
Inventor
直也 佐藤
明仁 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008056224A priority Critical patent/JP5263485B2/ja
Publication of JP2009212437A publication Critical patent/JP2009212437A/ja
Application granted granted Critical
Publication of JP5263485B2 publication Critical patent/JP5263485B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体モジュールの製造方法に関する。
従来、半導体チップをフレキシブル基板に搭載したCOFと呼ばれる実装形態が知られている(特許文献1)。この形態では、半導体チップのバンプとフレキシブル基板のリードを、対向する小さな表面同士で電気的に接続しなければならないが、金属から構成されるリードは汚染されやすいので、これを洗浄又はエッチングなどする必要があった。なお、特許文献2には、本願発明に関連して樹脂突起上に端子を形成することが開示されている。
特許第3284916号公報 特開2007−42867号公報
本発明は、電気的接続について信頼性を向上させることを目的とする。
(1)本発明に係る半導体モジュールの製造方法は、
半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成されたパッシベーション膜と、
前記パッシベーション膜上に配置された樹脂突起と、
前記電極上から、前記樹脂突起上に至るように延びる配線と、
を有し、
前記リードの表面は、前記リードを構成する材料よりも延展性の低い材料からなる絶縁膜で覆われ、
前記工程で、
前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記樹脂突起上の部分を、前記リードに押圧し、
前記押圧力によって、前記リードを介して前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展し、
前記リードの延びによって前記絶縁膜を破断し、前記リードの一部を前記絶縁膜の切れ間から露出させて前記配線と接触させる。本発明によれば、予めリードが絶縁膜で覆われているのでリードの汚染を防止することができる。しかも、押圧力によって絶縁膜を破断しながらリードと配線を接触させるので、絶縁膜を除去する工程を増やすことなく電気的な接続信頼性を確保することができる。
(2)この半導体モジュールの製造方法において、
前記樹脂突起は、前記半導体チップとは反対の表面が凸曲面をなし、
前記配線は、前記凸曲面に沿った形状をなし、
前記窪みは、前記配線の表面に対応した凹曲面をなし、
前記リードを、前記凹曲面に沿って延展してもよい。
(3)この半導体モジュールの製造方法において、
前記リードは、Cu層と、前記Cu層の外側で表面を構成するCu−Sn合金層と、を有し、前記Cu−Sn合金層が前記絶縁膜で覆われていてもよい。
(半導体装置)
図1は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。図2は、図1に示す半導体装置のII-II線断面図である。
半導体装置1は、半導体チップ10を有する。半導体チップ10は、矩形の面を有している。半導体チップ10には、集積回路12(トランジスタ等)が形成されている。半導体チップ10には、集積回路12に電気的に接続されるように、複数の電極14が形成されている。電極14は、1列又は複数列(平行な複数列)に並んでいる。電極14は、半導体チップ10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)並んでいる。電極14は、内部配線(図示せず)を介して集積回路12に電気的に接続されている。半導体チップ10には、電極14の少なくとも一部が露出する様に、電極14上に位置する開口を有するパッシベーション膜16が形成されている。パッシベーション膜16は、例えば、SiOやSiN等の無機材料のみで形成されている。パッシベーション膜16は、集積回路12の上方に形成されている。
半導体チップ10(パッシベーション膜16上)には、樹脂突起18が設けられている。半導体チップ10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)延びる樹脂突起18が示されており、複数の樹脂突起18が平行に配列されている。樹脂突起18は、弾性変形する性質を有する。樹脂突起18の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、アクリル樹脂、シリコーン樹脂、フェノール樹脂等を用いてもよい。
樹脂突起18は長尺状に形成されている。樹脂突起18は、延長方向に沿った軸AXに直交する断面が、図2に示すように弓形(円の弧とその両端を結ぶ弦によってできる図形)をなしている。樹脂突起18は、その断面において、弓形の弦がパッシベーション膜16上に配置されている。樹脂突起18の表面(半導体チップ10とは反対側を向く面)は、凸曲面になっている。樹脂突起18の表面は、樹脂突起18の長手軸を回転軸として、回転軸の周囲に平行に位置する直線を回転させて描かれる回転面である。樹脂突起18の表面は、円柱を中心軸に平行な平面で切断して得られた形状の曲面(円柱の回転面の一部)の形状をなしている。樹脂突起18は、上面よりも下面が広くなるように、末広がりの形状になっている。
半導体チップ10には、複数の配線20が形成されている。配線20の材料として、Au、Ti、TiW、W、Cr、Ni、Al、Cu、Pd又は鉛フリーはんだ等を使用することができる。複数の配線20は、電極14上から樹脂突起18上に至るように形成されている。複数の配線20は、隣同士の間隔をあけて樹脂突起18の上面に形成されている。1つの樹脂突起18上に複数の配線20が形成されている。配線20は、樹脂突起18の延長方向に沿った軸AXに交差するように延びる。配線20は、電極14上から、パッシベーション膜16上を通って、樹脂突起18上に至る。樹脂突起18上では、配線20の表面は、樹脂突起18の表面に従った曲面になっている。配線20と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線20は、樹脂突起18の、電極14とは反対側の端部を越えて、パッシベーション膜16上に至るように形成されている。
(半導体モジュールの製造方法)
図3〜図4は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。
本実施の形態では、上述した半導体装置1を、接着剤22を介して、弾性基板24に搭載する。弾性基板24は、弾性変形する性質を有し、樹脂などからなるフレキシブル基板であってもよい。弾性基板24には、リード26が形成されている。リード26の表面は、リード26を構成する材料(金属)よりも延展性の低い材料からなる絶縁膜30で覆われている。絶縁膜30は、酸化膜であってもよいし樹脂膜(例えば、ロジン系樹脂、ポリエステル樹脂、アクリル樹脂からなる膜)であってもよい。リード26の延長方向に直交する幅(図示せず)は、配線20の延長方向に直交する幅(図1参照)よりも狭い。
リード26を、樹脂突起18の延長方向に沿った軸AX(図1参照)に交差して延びるように配置する。半導体装置1及び弾性基板24の間に押圧力を加える。押圧力によって、樹脂突起18上の複数の配線20をリード26に接触させる。
図4に示すように、押圧力によって、リード26を介して、弾性基板24を弾性変形させて、窪み28を形成する。窪み28は、凹曲面であって、樹脂突起18の弾性変形後の形状(又はその上の配線20の形状)に対応した形状になっている。このとき、窪み28の表面(凹曲面)でリード26を延展する。そして、リード26の延びによって絶縁膜30を破断し、リード26の一部を絶縁膜30の切れ間から露出させて配線20と接触させる。なお、押圧力によって、配線20を介して、樹脂突起18を弾性変形させて窪みを形成してもよい(図示せず)。そして、樹脂突起18の隣同士の配線20の間の部分と、弾性基板24とを、相互に弾性力を以て密着させる(図5参照)。
本実施の形態によれば、予めリード26が絶縁膜30で覆われているのでリード26の汚染を防止することができる。しかも、押圧力によって絶縁膜30を破断しながらリード26と配線20を接触させるので、絶縁膜30を除去する工程を増やすことなく電気的な接続信頼性を確保することができる。
また、リード26を窪み28の表面で延展するので、配線20との接触面積が大きくなって、電気的接続信頼性が高まる。ここで、樹脂突起18の表面が凸曲面なので、リード26を延展するときにその破断が生じにくい。しかも、樹脂突起18の弾性力によって応力が分散されることからも、リード26の破断が防止される。
押圧力によって、半導体装置1及び弾性基板24の間で接着剤22を流動させる(例えば排出する)。図4に示すように、熱によって、接着剤22を硬化収縮させ、接着剤22が硬化するまで押圧力を維持する。接着剤22が硬化したら押圧力を解除する。こうして、半導体モジュールを製造する。
図5は、本発明の実施の形態に係る半導体モジュールの製造方法の変形例を説明する図である。この例では、リード126は、Cu層122と、Cu層122の外側で表面を構成するCu−Sn合金層124と、を有する。Cu−Sn合金層124が絶縁膜130で覆われている。Cu−Sn合金層124は、Cu層122にSn層を設け、CuとSnを金属拡散して形成することができる。本発明は、リード126がこの構成になっている場合にも適用可能である。
(半導体モジュール)
図4は、本発明の実施の形態に係る半導体モジュールを説明する図である。半導体モジュールは、上述した半導体装置1と、弾性基板24と、を有する。弾性基板24は、リード26の樹脂突起18とは反対側を支持する。リード26は、配線20の樹脂突起18上の部分に接触する。
弾性基板24は、弾性変形によって形成された複数の窪み28を有する。窪み28の内面は、曲面であって、樹脂突起18の弾性変形後の表面に対応した形状になっている。複数のリード26の複数の配線20との接触部は、それぞれ、複数の窪み28の表面上に形成されている。
複数の配線20の複数のリード26との接触部は、それぞれ、複数の窪み28の表面上に形成されている。なお、配線20とリード26の間には、絶縁膜130の破片が介在しており、絶縁膜130の切れ目において、配線20とリード26が接触している。また、樹脂突起18の隣同士の配線20の間の部分と、弾性基板24とは、相互に弾性力を以て密着している。樹脂突起18の弾性率は、弾性基板24の弾性率よりも高くてもよい。
接着剤22は、半導体チップ10の樹脂突起18が形成された面と、弾性基板24の複数のリード26が形成された面と、の間で間隔を保持する。接着剤22は硬化収縮している。接着剤22は、硬化時の収縮による残存ストレスを内在している。
本実施の形態によれば、弾性基板24及び樹脂突起18の両方からの弾力性によって、リード26と配線20が圧接するのでさらに信頼性が高まる。また、リード26の、窪み28に対向する面は、曲面になっている。したがって、リード26の、弾性基板24との接触面は、平坦面であったときと比べて、曲面(図4参照)になると面積が大きくなるので、リード26の弾性基板24への放熱性が高くなる。
また、隣同士の配線20の間で樹脂突起18が弾性基板24に密着するため、両者間の界面が1つだけになるので、水分の侵入経路が少ない。この点、両者間に接着剤22が介在すると界面が2つになるので水分の侵入経路が多いので、イオンマイグレーションが発生しやすいが、本実施の形態によれば、これを防止することができる。また、接着剤22が介在しないので、接着剤22に一般的に含まれるイオン化しやすい物質(ナトリウム・カリウムなどのアルカリ金属(第1族元素のうち水素を除いたもの)又はフッ素・塩素・臭素などのハロゲン(第17属元素))を配線20間から排除することができ、これによってもイオンマイグレーションの発生を防止することができる。さらに、接着剤22は硬化すると収縮するので、樹脂突起18と弾性基板24間に硬化した接着剤22が介在すると界面の剥離が生じやすいが、本実施の形態では、接着剤22が介在せず、しかも、弾性力によって樹脂突起18と弾性基板24が密着するので両者の剥離が生じにくい。なお、半導体モジュールを有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態に係る半導体モジュールの製造方法で使用される半導体装置を示す平面図である。 図2は、図1に示す半導体装置のII-II線断面図である。 図3は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。 図4は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。 図5は、本発明の実施の形態に係る半導体モジュールの製造方法の変形例を説明する図である。
符号の説明
1…半導体装置、 10…半導体チップ、 12…集積回路、 14…電極、 16…パッシベーション膜、 18…樹脂突起、 20…配線、 22…接着剤、 24…弾性基板、 26…リード、 30…絶縁膜、 122…Cu層、 124…Cu−Sn合金層、 126…リード、 130…絶縁膜

Claims (3)

  1. 集積回路が形成された半導体チップと、前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、前記電極上に位置する開口を有して前記半導体チップ上に形成されたパッシベーション膜と、前記パッシベーション膜上に配置された樹脂突起と、前記電極上から前記樹脂突起上に至るように延びる配線とを有する半導体装置を、リードが形成され、前記リードを構成する材料よりも延展性の低い材料からなる絶縁膜で覆われた弾性基板に、接着剤を介して搭載する半導体モジュールの製造方法であって、
    前記半導体装置を前記弾性基板に搭載する前に、前記リードを汚染防止用の前記絶縁層で予め覆う工程、を有し、
    前記半導体装置を前記弾性基板に搭載する工程で、
    前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記樹脂突起上の部分を、前記リードに押圧し、
    前記押圧力によって、前記リードを介して前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展し、
    前記リードの延びによって前記絶縁膜を破断し、前記リードの一部を前記絶縁膜の切れ間から露出させて前記配線と接触させる半導体モジュールの製造方法。
  2. 請求項1に記載された半導体モジュールの製造方法において、
    前記樹脂突起は、前記半導体チップとは反対の表面が凸曲面をなし、
    前記配線は、前記凸曲面に沿った形状をなし、
    前記窪みは、前記配線の表面に対応した凹曲面をなし、
    前記リードを、前記凹曲面に沿って延展する半導体モジュールの製造方法。
  3. 請求項1又は2に記載された半導体モジュールの製造方法において、
    前記リードは、Cu層と、前記Cu層の外側で表面を構成するCu−Sn合金層と、を有し、前記Cu−Sn合金層が前記絶縁膜で覆われている半導体モジュールの製造方法。
JP2008056224A 2008-03-06 2008-03-06 半導体モジュールの製造方法 Expired - Fee Related JP5263485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008056224A JP5263485B2 (ja) 2008-03-06 2008-03-06 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008056224A JP5263485B2 (ja) 2008-03-06 2008-03-06 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2009212437A JP2009212437A (ja) 2009-09-17
JP5263485B2 true JP5263485B2 (ja) 2013-08-14

Family

ID=41185268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008056224A Expired - Fee Related JP5263485B2 (ja) 2008-03-06 2008-03-06 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5263485B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7402600B2 (ja) 2018-03-27 2023-12-21 大日本印刷株式会社 化粧材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103158A (ja) * 1997-09-26 1999-04-13 Olympus Optical Co Ltd プリント配線板へのフリップチップ実装方法および実装構造
JP2002171055A (ja) * 2000-12-01 2002-06-14 Hitachi Ltd 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法
JP2003249522A (ja) * 2003-03-27 2003-09-05 Hitachi Ltd 電子装置の製造方法
JP4155289B2 (ja) * 2005-08-08 2008-09-24 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7402600B2 (ja) 2018-03-27 2023-12-21 大日本印刷株式会社 化粧材

Also Published As

Publication number Publication date
JP2009212437A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4535295B2 (ja) 半導体モジュール及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP4488254B2 (ja) 半導体モジュール
JP5263485B2 (ja) 半導体モジュールの製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2005109171A (ja) 半導体装置およびその製造方法
JP2006108284A (ja) 半導体パッケージ
JP4936010B2 (ja) 半導体モジュール及びその製造方法
JP2005183641A (ja) 半導体装置およびその製造方法
JP4936009B2 (ja) 半導体装置並びに半導体モジュール及びその製造方法
JP5019060B2 (ja) 半導体装置の製造方法
JP5088488B2 (ja) 半導体モジュール及びその製造方法
JP5088489B2 (ja) 半導体モジュール及びその製造方法
JP2001358170A (ja) 半導体装置及びその製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2009212209A (ja) 半導体モジュール及びその製造方法
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2009049189A (ja) 電子デバイス
JP2004200552A (ja) 半導体装置
JP2001053184A (ja) 半導体装置及びその製造方法
JP6459690B2 (ja) 電子部品及びその製造方法
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2006351922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees