JP5263485B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5263485B2 JP5263485B2 JP2008056224A JP2008056224A JP5263485B2 JP 5263485 B2 JP5263485 B2 JP 5263485B2 JP 2008056224 A JP2008056224 A JP 2008056224A JP 2008056224 A JP2008056224 A JP 2008056224A JP 5263485 B2 JP5263485 B2 JP 5263485B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring
- manufacturing
- elastic substrate
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成されたパッシベーション膜と、
前記パッシベーション膜上に配置された樹脂突起と、
前記電極上から、前記樹脂突起上に至るように延びる配線と、
を有し、
前記リードの表面は、前記リードを構成する材料よりも延展性の低い材料からなる絶縁膜で覆われ、
前記工程で、
前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記樹脂突起上の部分を、前記リードに押圧し、
前記押圧力によって、前記リードを介して前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展し、
前記リードの延びによって前記絶縁膜を破断し、前記リードの一部を前記絶縁膜の切れ間から露出させて前記配線と接触させる。本発明によれば、予めリードが絶縁膜で覆われているのでリードの汚染を防止することができる。しかも、押圧力によって絶縁膜を破断しながらリードと配線を接触させるので、絶縁膜を除去する工程を増やすことなく電気的な接続信頼性を確保することができる。
(2)この半導体モジュールの製造方法において、
前記樹脂突起は、前記半導体チップとは反対の表面が凸曲面をなし、
前記配線は、前記凸曲面に沿った形状をなし、
前記窪みは、前記配線の表面に対応した凹曲面をなし、
前記リードを、前記凹曲面に沿って延展してもよい。
(3)この半導体モジュールの製造方法において、
前記リードは、Cu層と、前記Cu層の外側で表面を構成するCu−Sn合金層と、を有し、前記Cu−Sn合金層が前記絶縁膜で覆われていてもよい。
図1は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。図2は、図1に示す半導体装置のII-II線断面図である。
図3〜図4は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。
図4は、本発明の実施の形態に係る半導体モジュールを説明する図である。半導体モジュールは、上述した半導体装置1と、弾性基板24と、を有する。弾性基板24は、リード26の樹脂突起18とは反対側を支持する。リード26は、配線20の樹脂突起18上の部分に接触する。
Claims (3)
- 集積回路が形成された半導体チップと、前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、前記電極上に位置する開口を有して前記半導体チップ上に形成されたパッシベーション膜と、前記パッシベーション膜上に配置された樹脂突起と、前記電極上から前記樹脂突起上に至るように延びる配線とを有する半導体装置を、リードが形成され、前記リードを構成する材料よりも延展性の低い材料からなる絶縁膜で覆われた弾性基板に、接着剤を介して搭載する半導体モジュールの製造方法であって、
前記半導体装置を前記弾性基板に搭載する前に、前記リードを汚染防止用の前記絶縁層で予め覆う工程、を有し、
前記半導体装置を前記弾性基板に搭載する工程で、
前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記樹脂突起上の部分を、前記リードに押圧し、
前記押圧力によって、前記リードを介して前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展し、
前記リードの延びによって前記絶縁膜を破断し、前記リードの一部を前記絶縁膜の切れ間から露出させて前記配線と接触させる半導体モジュールの製造方法。 - 請求項1に記載された半導体モジュールの製造方法において、
前記樹脂突起は、前記半導体チップとは反対の表面が凸曲面をなし、
前記配線は、前記凸曲面に沿った形状をなし、
前記窪みは、前記配線の表面に対応した凹曲面をなし、
前記リードを、前記凹曲面に沿って延展する半導体モジュールの製造方法。 - 請求項1又は2に記載された半導体モジュールの製造方法において、
前記リードは、Cu層と、前記Cu層の外側で表面を構成するCu−Sn合金層と、を有し、前記Cu−Sn合金層が前記絶縁膜で覆われている半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056224A JP5263485B2 (ja) | 2008-03-06 | 2008-03-06 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056224A JP5263485B2 (ja) | 2008-03-06 | 2008-03-06 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212437A JP2009212437A (ja) | 2009-09-17 |
JP5263485B2 true JP5263485B2 (ja) | 2013-08-14 |
Family
ID=41185268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008056224A Expired - Fee Related JP5263485B2 (ja) | 2008-03-06 | 2008-03-06 | 半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5263485B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7402600B2 (ja) | 2018-03-27 | 2023-12-21 | 大日本印刷株式会社 | 化粧材 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103158A (ja) * | 1997-09-26 | 1999-04-13 | Olympus Optical Co Ltd | プリント配線板へのフリップチップ実装方法および実装構造 |
JP2002171055A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 |
JP2003249522A (ja) * | 2003-03-27 | 2003-09-05 | Hitachi Ltd | 電子装置の製造方法 |
JP4155289B2 (ja) * | 2005-08-08 | 2008-09-24 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
-
2008
- 2008-03-06 JP JP2008056224A patent/JP5263485B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7402600B2 (ja) | 2018-03-27 | 2023-12-21 | 大日本印刷株式会社 | 化粧材 |
Also Published As
Publication number | Publication date |
---|---|
JP2009212437A (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535295B2 (ja) | 半導体モジュール及びその製造方法 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP4488254B2 (ja) | 半導体モジュール | |
JP5263485B2 (ja) | 半導体モジュールの製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JP2005109171A (ja) | 半導体装置およびその製造方法 | |
JP2006108284A (ja) | 半導体パッケージ | |
JP4936010B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2005183641A (ja) | 半導体装置およびその製造方法 | |
JP4936009B2 (ja) | 半導体装置並びに半導体モジュール及びその製造方法 | |
JP5019060B2 (ja) | 半導体装置の製造方法 | |
JP5088488B2 (ja) | 半導体モジュール及びその製造方法 | |
JP5088489B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2001358170A (ja) | 半導体装置及びその製造方法 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2009212209A (ja) | 半導体モジュール及びその製造方法 | |
JP2007042777A (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
JP2009049189A (ja) | 電子デバイス | |
JP2004200552A (ja) | 半導体装置 | |
JP2001053184A (ja) | 半導体装置及びその製造方法 | |
JP6459690B2 (ja) | 電子部品及びその製造方法 | |
JP2009049188A (ja) | 半導体装置及びその製造方法並びに電子デバイス | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2006351922A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5263485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |