JP2009212209A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2009212209A
JP2009212209A JP2008051972A JP2008051972A JP2009212209A JP 2009212209 A JP2009212209 A JP 2009212209A JP 2008051972 A JP2008051972 A JP 2008051972A JP 2008051972 A JP2008051972 A JP 2008051972A JP 2009212209 A JP2009212209 A JP 2009212209A
Authority
JP
Japan
Prior art keywords
resin
insulating film
dam
base substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008051972A
Other languages
English (en)
Inventor
Naoya Sato
直也 佐藤
Akihito Narita
明仁 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008051972A priority Critical patent/JP2009212209A/ja
Publication of JP2009212209A publication Critical patent/JP2009212209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】本発明は、長尺状の樹脂突起18上に配線20が形成される構造でありながら、電気的な接続信頼性を確保することを目的とする。
【解決手段】半導体モジュールは、絶縁膜16の表面上で樹脂ダム24の外側に形成されて長尺状をなす樹脂突起18と、電極14上から樹脂突起18上に至るように延びる配線20と、配線20の樹脂突起18上の部分に接触するリード30と、リード30の樹脂突起18とは反対側を支持するベース基板26と、半導体チップ10とベース基板26の間に配置される接着剤28と、を有する。樹脂ダム24は、絶縁膜16とは反対側がベース基板26に密着して、絶縁膜16及びベース基板26並びに樹脂ダム24によってスペースが区画されている。接着剤28は、スペース内に配置される第1の接着部32と、スペースよりもリード30と配線20の接触部に近い位置に配置される第2の接着部34と、を含む。第1の接着部32はボイド36を含んでいる。
【選択図】図1

Description

本発明は、半導体モジュール及びその製造方法に関する。
半導体チップに長尺状の樹脂突起を形成し、その上に複数の配線を形成して、弾力性を有する端子を形成することが知られている(特許文献1)。しかし、特許文献1の構造では、長尺状の樹脂突起が、半導体チップと配線基板の間のスペースをふさいでしまうので、両者間の接着剤の流れを止めてしまい、配線の電気的接続部分に接着剤のボイド(気泡)ができると、電気的接続に影響を与えることがあり得る。
特開2007−42867号公報
本発明は、長尺状の樹脂突起上に配線が形成される構造でありながら、電気的な接続信頼性を確保することを目的とする。
(1)本発明に係る半導体モジュールは、
集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
前記配線の前記樹脂突起上の部分に接触するリードと、
前記リードの前記樹脂突起とは反対側を支持するベース基板と、
前記半導体チップと前記ベース基板の間に配置される接着剤と、
を有し、
前記樹脂ダムは、前記絶縁膜とは反対側が前記ベース基板に密着して、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによってスペースが区画され、
前記接着剤は、前記スペース内に配置される第1の接着部と、前記スペースよりも前記リードと前記配線の接触部に近い位置に配置される第2の接着部と、を含み、
前記第1の接着部はボイドを含んでいる。本発明によれば、ボイドを含む第1の接着部が樹脂ダムによって区画されているので、リードと配線の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。
(2)この半導体モジュールにおいて、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、前記半導体チップ及び前記ベース基板の間隔方向に圧縮されており、
前記樹脂突起の弾性変形によるストレスは、前記樹脂ダムの弾性変形によるストレスよりも大きくてもよい。
(3)本発明に係る半導体モジュールの製造方法は、
半導体装置を、接着剤を介して、リードが形成されたベース基板に搭載する工程を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記工程で、前記リードを前記配線の前記樹脂突起上の部分に接触させ、
前記工程は、押圧力によって、前記半導体装置及び前記ベース基板の間で前記接着剤を流動させることを含み、
前記工程で、前記樹脂ダムの前記絶縁膜とは反対側を前記ベース基板に密着させ、前記接着剤を、前記樹脂ダムの内側の第1の接着部と外側の第2の接着部に区画し、前記第1の接着部に含まれるボイドを、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによって区画されるスペースに密封する。本発明によれば、ボイドを含む第1の接着部を樹脂ダムによって区画するので、リードと配線の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。
(4)この半導体モジュールの製造方法において、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、
前記工程前に、前記樹脂ダムと前記樹脂突起は同じ高さを有し、
前記工程で、前記樹脂突起が前記樹脂ダムよりも低くなるように、前記樹脂ダムと前記樹脂突起を圧縮してもよい。
(半導体装置)
図1(A)及び図1(B)は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。
半導体装置1は、半導体チップ10を有する。半導体チップ10は、矩形の面を有している。半導体チップ10には、集積回路12(トランジスタ等)が形成されている。半導体チップ10には、集積回路12に電気的に接続されるように、電極14が形成されている。電極14は、1列又は複数列(平行な複数列)に並んでいる。電極14は、半導体チップ10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)並んでいる。電極14は、内部配線(図示せず)を介して集積回路12に電気的に接続されている。半導体チップ10には、電極14の少なくとも一部が露出する様に、電極14上に位置する開口を有する絶縁膜16(例えばパッシベーション膜)が形成されている。絶縁膜16は、例えば、SiOやSiN等の無機材料のみで形成されていてもよい。絶縁膜16は、集積回路12の上方に形成されている。
半導体チップ10(絶縁膜16上)には、樹脂突起18が設けられている。半導体チップ10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)延びる樹脂突起18が示されており、複数の樹脂突起18が平行に配列されている。樹脂突起18の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、アクリル樹脂、シリコーン樹脂、フェノール樹脂等を用いてもよい。樹脂突起18は、弾性体からなる。
樹脂突起18は長尺状に形成されている。樹脂突起18は、延長方向に沿った軸AXに直交する断面が、弓形(円の弧とその両端を結ぶ弦によってできる図形)をなしている。樹脂突起18は、その断面において、弓形の弦が絶縁膜16上に配置されている。樹脂突起18の表面(半導体チップ10とは反対側を向く面)は、凸曲面になっている。樹脂突起18の表面は、樹脂突起18の長手軸を回転軸として、回転軸の周囲に平行に位置する直線を回転させて描かれる回転面である。樹脂突起18の表面は、円柱を中心軸に平行な平面で切断して得られた形状の曲面(円柱の回転面の一部)の形状をなしている。樹脂突起18は、上面よりも下面が広くなるように、末広がりの形状になっている。樹脂突起18の表面には、その延長方向に沿った軸AXに直交する方向に、複数の溝22が形成されている。
絶縁膜16の表面の一部の領域(矩形、多角形、長円又は楕円等の領域)を切れ目なく囲むように、樹脂ダム24が形成されている。樹脂ダム24は、樹脂突起18の材料として選択可能な上述したものから形成することができる。樹脂ダム24と樹脂突起18を同じ材料で形成する場合、両者を同時に形成してもよい。電極14は、絶縁膜16の表面上で樹脂ダム24の外側(半導体チップ10の周縁に近い側)に位置している。樹脂突起18は、樹脂ダム24の外側(半導体チップ10の周縁に近い側)に形成されている。樹脂ダム24は、弾性体からなる。樹脂ダム24と樹脂突起18(溝22のない部分)は同じ高さを有していてもよい。
半導体チップ10には、複数の配線20が形成されている。配線20の材料として、Au、Ti、TiW、W、Cr、Ni、Al、Cu、Pd又は鉛フリーはんだ等を使用することができる。複数の配線20は、電極14上から樹脂突起18上に至るように形成されている。複数の配線20は、隣同士の間隔をあけて樹脂突起18の上面に形成されている。複数の配線20は、樹脂突起18の複数の溝22を避けて、溝22のない部分上に形成されている。なお、樹脂突起18の溝22は、配線20を樹脂突起18上に形成してから、配線20をマスクとして樹脂突起18をエッチングして形成することができる。1つの樹脂突起18上に複数の配線20が形成されている。配線20は、樹脂突起18の延長方向に沿った軸AXに交差するように延びる。配線20は、電極14上から、絶縁膜16上を通って、樹脂突起18上に至る。樹脂突起18上では、配線20の表面は、樹脂突起18の表面に従った曲面になっている。配線20と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線20は、樹脂突起18の、電極14とは反対側の端部を越えて、絶縁膜16上に至るように形成されている。
(半導体モジュールの製造方法)
図2(A)〜図2(C)は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。本実施の形態では、上述した半導体装置1を、接着剤28を介して、ベース基板26に搭載する。ベース基板26は、樹脂などからなるフレキシブル基板であってもよいし、ガラスなどからなるリジッド基板であってもよい。ベース基板26には、リード30が形成されている。
半導体装置1を、リード30が配線20の樹脂突起18上の部分に接触して、樹脂突起18の延長方向に沿った軸AXに交差して延びるように配置する(図2(A)参照)。図2(B)に示すように、半導体装置1及びベース基板26の間に押圧力を加える。押圧力によって、樹脂突起18上の複数の配線20を、リード30に接触(例えば線接触)させる。押圧力によって、半導体装置1及びリード30の間で接着剤28を流動させる(例えば排出する)。押圧力を加えている間、接着剤28に対して熱も加える。
図2(C)に示すように、樹脂ダム24の絶縁膜16とは反対側をベース基板26に密着させる。これにより、接着剤28を、樹脂ダム24の内側の第1の接着部32と外側の第2の接着部34に区画する。そして、第1の接着部32に含まれるボイド36を、絶縁膜16及びベース基板26並びに樹脂ダム24によって区画されるスペースに密封する。なお、ボイド36は、硬化前の接着剤28中に含まれる気泡又は気空が、接着剤28の硬化後にも残存して形成される気泡又は気空である。樹脂突起18が樹脂ダム24よりも低くなるように、樹脂ダム24と樹脂突起18を圧縮する。熱によって、接着剤28を硬化収縮させ、接着剤28が硬化するまで押圧力を維持する。接着剤28が硬化したら押圧力を解除する。こうして、半導体モジュールを製造する。
本実施の形態によれば、ボイド36を含む第1の接着部32を樹脂ダム24によって区画するので、リード30と配線20の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。
(半導体モジュール)
図2(C)に示すように、半導体モジュールは、上述した半導体装置1と、ベース基板26と、を有する。ベース基板26は、リード30の樹脂突起18とは反対側を支持する。
リード30は、配線20の樹脂突起18上の部分に接触し、樹脂突起18の延長方向に沿った軸AXに交差して延びる。半導体チップ10とベース基板26の隙間には、硬化した接着剤28が介在している。接着剤28は硬化収縮している。接着剤28は、硬化時の収縮による残存ストレスを内在している。
樹脂ダム24は、絶縁膜16とは反対側がベース基板26に密着している。絶縁膜16及びベース基板26並びに樹脂ダム24によってスペースが区画されている。接着剤28は、区画されたスペース内に配置される第1の接着部32と、そのスペースよりもリード30と配線20の接触部に近い位置に配置される第2の接着部34と、を含む。第1の接着部32はボイド36を含んでいる。なお、ボイド36は、硬化前の接着剤28中に含まれる気泡又は気空が、接着剤28の硬化後にも残存して形成される気泡又は気空である。樹脂突起18及び樹脂ダム24は、弾性体からなり、半導体チップ10及びベース基板26の間隔方向に圧縮されている。樹脂突起18の弾性変形によるストレスは、樹脂ダム24の弾性変形によるストレスよりも大きい。
本実施の形態によれば、ボイド36を含む第1の接着部32が樹脂ダム24によって区画されているので、リード30と配線20の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。なお、半導体モジュールを有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)及び図1(B)は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。 図2(A)〜図2(C)は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。
符号の説明
1…半導体装置、10…半導体チップ、12…集積回路、14…電極、 16…絶縁膜、 18…樹脂突起、20…配線、 24…樹脂ダム、 26…ベース基板、 28…接着剤、 30…リード、 32…第1の接着部、34…第2の接着部、ボイド36

Claims (4)

  1. 集積回路が形成された半導体チップと、
    前記半導体チップ上に形成された絶縁膜と、
    前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
    前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
    前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
    前記電極上から前記樹脂突起上に至るように延びる配線と、
    前記配線の前記樹脂突起上の部分に接触するリードと、
    前記リードの前記樹脂突起とは反対側を支持するベース基板と、
    前記半導体チップと前記ベース基板の間に配置される接着剤と、
    を有し、
    前記樹脂ダムは、前記絶縁膜とは反対側が前記ベース基板に密着して、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによってスペースが区画され、
    前記接着剤は、前記スペース内に配置される第1の接着部と、前記スペースよりも前記リードと前記配線の接触部に近い位置に配置される第2の接着部と、を含み、
    前記第1の接着部はボイドを含んでいる半導体モジュール。
  2. 請求項1に記載された半導体モジュールにおいて、
    前記樹脂突起及び前記樹脂ダムは、弾性体からなり、前記半導体チップ及び前記ベース基板の間隔方向に圧縮されており、
    前記樹脂突起の弾性変形によるストレスは、前記樹脂ダムの弾性変形によるストレスよりも大きい半導体モジュール。
  3. 半導体装置を、接着剤を介して、リードが形成されたベース基板に搭載する工程を含み、
    前記半導体装置は、
    集積回路が形成された半導体チップと、
    前記半導体チップ上に形成された絶縁膜と、
    前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
    前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
    前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
    前記電極上から前記樹脂突起上に至るように延びる配線と、
    を有し、
    前記工程で、前記リードを前記配線の前記樹脂突起上の部分に接触させ、
    前記工程は、押圧力によって、前記半導体装置及び前記ベース基板の間で前記接着剤を流動させることを含み、
    前記工程で、前記樹脂ダムの前記絶縁膜とは反対側を前記ベース基板に密着させ、前記接着剤を、前記樹脂ダムの内側の第1の接着部と外側の第2の接着部に区画し、前記第1の接着部に含まれるボイドを、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによって区画されるスペースに密封する半導体モジュールの製造方法。
  4. 請求項3に記載された半導体モジュールの製造方法において、
    前記樹脂突起及び前記樹脂ダムは、弾性体からなり、
    前記工程前に、前記樹脂ダムと前記樹脂突起は同じ高さを有し、
    前記工程で、前記樹脂突起が前記樹脂ダムよりも低くなるように、前記樹脂ダムと前記樹脂突起を圧縮する半導体モジュール。
JP2008051972A 2008-03-03 2008-03-03 半導体モジュール及びその製造方法 Pending JP2009212209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051972A JP2009212209A (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051972A JP2009212209A (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009212209A true JP2009212209A (ja) 2009-09-17

Family

ID=41185093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051972A Pending JP2009212209A (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009212209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078400A (zh) * 2021-03-26 2021-07-06 宁德新能源科技有限公司 壳体、电池组及用电装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2007027554A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP2007251070A (ja) * 2006-03-18 2007-09-27 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2007027554A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP2007251070A (ja) * 2006-03-18 2007-09-27 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078400A (zh) * 2021-03-26 2021-07-06 宁德新能源科技有限公司 壳体、电池组及用电装置
CN113078400B (zh) * 2021-03-26 2024-04-26 宁德新能源科技有限公司 壳体、电池组及用电装置

Similar Documents

Publication Publication Date Title
JP2006310530A (ja) 回路装置およびその製造方法
JP2010177596A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP4352279B2 (ja) 半導体装置及びその製造方法
JP4535295B2 (ja) 半導体モジュール及びその製造方法
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2007005357A (ja) 半導体装置の製造方法
JP3642414B2 (ja) 半導体装置およびその製造方法
JP2009212209A (ja) 半導体モジュール及びその製造方法
JP5088488B2 (ja) 半導体モジュール及びその製造方法
JP4488254B2 (ja) 半導体モジュール
JP5061010B2 (ja) 半導体モジュール
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5263485B2 (ja) 半導体モジュールの製造方法
JP5088489B2 (ja) 半導体モジュール及びその製造方法
JP5019060B2 (ja) 半導体装置の製造方法
JP2004179590A (ja) 半導体装置およびその製造方法
JP4936010B2 (ja) 半導体モジュール及びその製造方法
JP2007042702A (ja) 半導体装置
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP2009049189A (ja) 電子デバイス
JP4936009B2 (ja) 半導体装置並びに半導体モジュール及びその製造方法
JP2005223067A (ja) 電子デバイス及びその製造方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120815