JP2009212209A - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2009212209A JP2009212209A JP2008051972A JP2008051972A JP2009212209A JP 2009212209 A JP2009212209 A JP 2009212209A JP 2008051972 A JP2008051972 A JP 2008051972A JP 2008051972 A JP2008051972 A JP 2008051972A JP 2009212209 A JP2009212209 A JP 2009212209A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- insulating film
- dam
- base substrate
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体モジュールは、絶縁膜16の表面上で樹脂ダム24の外側に形成されて長尺状をなす樹脂突起18と、電極14上から樹脂突起18上に至るように延びる配線20と、配線20の樹脂突起18上の部分に接触するリード30と、リード30の樹脂突起18とは反対側を支持するベース基板26と、半導体チップ10とベース基板26の間に配置される接着剤28と、を有する。樹脂ダム24は、絶縁膜16とは反対側がベース基板26に密着して、絶縁膜16及びベース基板26並びに樹脂ダム24によってスペースが区画されている。接着剤28は、スペース内に配置される第1の接着部32と、スペースよりもリード30と配線20の接触部に近い位置に配置される第2の接着部34と、を含む。第1の接着部32はボイド36を含んでいる。
【選択図】図1
Description
集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
前記配線の前記樹脂突起上の部分に接触するリードと、
前記リードの前記樹脂突起とは反対側を支持するベース基板と、
前記半導体チップと前記ベース基板の間に配置される接着剤と、
を有し、
前記樹脂ダムは、前記絶縁膜とは反対側が前記ベース基板に密着して、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによってスペースが区画され、
前記接着剤は、前記スペース内に配置される第1の接着部と、前記スペースよりも前記リードと前記配線の接触部に近い位置に配置される第2の接着部と、を含み、
前記第1の接着部はボイドを含んでいる。本発明によれば、ボイドを含む第1の接着部が樹脂ダムによって区画されているので、リードと配線の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。
(2)この半導体モジュールにおいて、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、前記半導体チップ及び前記ベース基板の間隔方向に圧縮されており、
前記樹脂突起の弾性変形によるストレスは、前記樹脂ダムの弾性変形によるストレスよりも大きくてもよい。
(3)本発明に係る半導体モジュールの製造方法は、
半導体装置を、接着剤を介して、リードが形成されたベース基板に搭載する工程を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記工程で、前記リードを前記配線の前記樹脂突起上の部分に接触させ、
前記工程は、押圧力によって、前記半導体装置及び前記ベース基板の間で前記接着剤を流動させることを含み、
前記工程で、前記樹脂ダムの前記絶縁膜とは反対側を前記ベース基板に密着させ、前記接着剤を、前記樹脂ダムの内側の第1の接着部と外側の第2の接着部に区画し、前記第1の接着部に含まれるボイドを、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによって区画されるスペースに密封する。本発明によれば、ボイドを含む第1の接着部を樹脂ダムによって区画するので、リードと配線の接触部に影響を与えず、これにより電気的な接続信頼性を確保することができる。
(4)この半導体モジュールの製造方法において、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、
前記工程前に、前記樹脂ダムと前記樹脂突起は同じ高さを有し、
前記工程で、前記樹脂突起が前記樹脂ダムよりも低くなるように、前記樹脂ダムと前記樹脂突起を圧縮してもよい。
図1(A)及び図1(B)は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。
図2(A)〜図2(C)は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。本実施の形態では、上述した半導体装置1を、接着剤28を介して、ベース基板26に搭載する。ベース基板26は、樹脂などからなるフレキシブル基板であってもよいし、ガラスなどからなるリジッド基板であってもよい。ベース基板26には、リード30が形成されている。
図2(C)に示すように、半導体モジュールは、上述した半導体装置1と、ベース基板26と、を有する。ベース基板26は、リード30の樹脂突起18とは反対側を支持する。
Claims (4)
- 集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
前記配線の前記樹脂突起上の部分に接触するリードと、
前記リードの前記樹脂突起とは反対側を支持するベース基板と、
前記半導体チップと前記ベース基板の間に配置される接着剤と、
を有し、
前記樹脂ダムは、前記絶縁膜とは反対側が前記ベース基板に密着して、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによってスペースが区画され、
前記接着剤は、前記スペース内に配置される第1の接着部と、前記スペースよりも前記リードと前記配線の接触部に近い位置に配置される第2の接着部と、を含み、
前記第1の接着部はボイドを含んでいる半導体モジュール。 - 請求項1に記載された半導体モジュールにおいて、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、前記半導体チップ及び前記ベース基板の間隔方向に圧縮されており、
前記樹脂突起の弾性変形によるストレスは、前記樹脂ダムの弾性変形によるストレスよりも大きい半導体モジュール。 - 半導体装置を、接着剤を介して、リードが形成されたベース基板に搭載する工程を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜の表面の一部の領域を切れ目なく囲む樹脂ダムと、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、前記集積回路に電気的に接続され、前記絶縁膜の開口から少なくとも一部が露出する電極と、
前記絶縁膜の前記表面上で前記樹脂ダムの外側に形成され、長尺状をなす樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記工程で、前記リードを前記配線の前記樹脂突起上の部分に接触させ、
前記工程は、押圧力によって、前記半導体装置及び前記ベース基板の間で前記接着剤を流動させることを含み、
前記工程で、前記樹脂ダムの前記絶縁膜とは反対側を前記ベース基板に密着させ、前記接着剤を、前記樹脂ダムの内側の第1の接着部と外側の第2の接着部に区画し、前記第1の接着部に含まれるボイドを、前記絶縁膜及び前記ベース基板並びに前記樹脂ダムによって区画されるスペースに密封する半導体モジュールの製造方法。 - 請求項3に記載された半導体モジュールの製造方法において、
前記樹脂突起及び前記樹脂ダムは、弾性体からなり、
前記工程前に、前記樹脂ダムと前記樹脂突起は同じ高さを有し、
前記工程で、前記樹脂突起が前記樹脂ダムよりも低くなるように、前記樹脂ダムと前記樹脂突起を圧縮する半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008051972A JP2009212209A (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008051972A JP2009212209A (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212209A true JP2009212209A (ja) | 2009-09-17 |
Family
ID=41185093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008051972A Pending JP2009212209A (ja) | 2008-03-03 | 2008-03-03 | 半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009212209A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078400A (zh) * | 2021-03-26 | 2021-07-06 | 宁德新能源科技有限公司 | 壳体、电池组及用电装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259924A (ja) * | 2004-03-11 | 2005-09-22 | Sharp Corp | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 |
JP2007027554A (ja) * | 2005-07-20 | 2007-02-01 | Seiko Epson Corp | 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 |
JP2007251070A (ja) * | 2006-03-18 | 2007-09-27 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-03-03 JP JP2008051972A patent/JP2009212209A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259924A (ja) * | 2004-03-11 | 2005-09-22 | Sharp Corp | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 |
JP2007027554A (ja) * | 2005-07-20 | 2007-02-01 | Seiko Epson Corp | 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 |
JP2007251070A (ja) * | 2006-03-18 | 2007-09-27 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078400A (zh) * | 2021-03-26 | 2021-07-06 | 宁德新能源科技有限公司 | 壳体、电池组及用电装置 |
CN113078400B (zh) * | 2021-03-26 | 2024-04-26 | 宁德新能源科技有限公司 | 壳体、电池组及用电装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006310530A (ja) | 回路装置およびその製造方法 | |
JP2010177596A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP4352279B2 (ja) | 半導体装置及びその製造方法 | |
JP4535295B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP3642414B2 (ja) | 半導体装置およびその製造方法 | |
JP2009212209A (ja) | 半導体モジュール及びその製造方法 | |
JP5088488B2 (ja) | 半導体モジュール及びその製造方法 | |
JP4488254B2 (ja) | 半導体モジュール | |
JP5061010B2 (ja) | 半導体モジュール | |
JP4888650B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP5263485B2 (ja) | 半導体モジュールの製造方法 | |
JP5088489B2 (ja) | 半導体モジュール及びその製造方法 | |
JP5019060B2 (ja) | 半導体装置の製造方法 | |
JP2004179590A (ja) | 半導体装置およびその製造方法 | |
JP4936010B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2007042702A (ja) | 半導体装置 | |
JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
JP2009049189A (ja) | 電子デバイス | |
JP4936009B2 (ja) | 半導体装置並びに半導体モジュール及びその製造方法 | |
JP2005223067A (ja) | 電子デバイス及びその製造方法 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2009049188A (ja) | 半導体装置及びその製造方法並びに電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120815 |