JP2007251070A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007251070A
JP2007251070A JP2006075745A JP2006075745A JP2007251070A JP 2007251070 A JP2007251070 A JP 2007251070A JP 2006075745 A JP2006075745 A JP 2006075745A JP 2006075745 A JP2006075745 A JP 2006075745A JP 2007251070 A JP2007251070 A JP 2007251070A
Authority
JP
Japan
Prior art keywords
substrate
region
semiconductor element
semiconductor device
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006075745A
Other languages
English (en)
Inventor
Toshiyuki Kuramochi
俊幸 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006075745A priority Critical patent/JP2007251070A/ja
Priority to US11/686,091 priority patent/US20070215927A1/en
Priority to KR1020070026115A priority patent/KR20070094700A/ko
Priority to TW096109101A priority patent/TW200741908A/zh
Priority to CNA2007100868531A priority patent/CN101038898A/zh
Publication of JP2007251070A publication Critical patent/JP2007251070A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】中央部を除く周縁に沿った所定幅の領域内に、複数の電極端子が周縁に沿って形成された半導体素子を基板の一面側にフリップチップ接続した接続部及びその近傍を封止するアンダーフィルム材に、気泡が残留し難くできる半導体装置を提供する。
【解決手段】中央部及びその近傍を除く周縁に沿った所定幅の領域内に、複数の電極端子１６が前記周縁に沿って形成された半導体素子１０が、電極端子１６の各々に対応するパッド１４が形成された基板１２のパッド形成面に搭載され、半導体素子１０と基板１２との接続部２６がアンダーフィル材２４で封止されている半導体装置において、該接続部２６が存する接続部領域と、前記接続部領域よりも内方の内方領域２８とを分割するように、内方領域２８を取り囲むダム２０が形成されており、前記接続部領域がアンダーフィル材２４によって封止され、且つダム２０によって囲まれる基板１２の内方領域２８内には、基板１２を貫通する複数個の貫通孔２２が形成されていることを特徴とする。
【選択図】 図１

Description

本発明は半導体装置及びその製造方法に関し、更に詳細には中央部及びその近傍を除く周縁に沿った所定幅の領域内に、複数の電極端子が前記周縁に沿って形成された半導体素子が、前記電極端子の各々に対応するパッドが形成された基板のパッド形成面に搭載され、前記半導体素子の各電極端子と基板のパッドとの接続部がアンダーフィル材で封止されている半導体装置及びその製造方法に関する。
近年、半導体装置としては、半導体素子を基板にフリップチップ接続した半導体装置が用いられつつある。
かかる半導体装置では、半導体素子と基板との隙間にアンダーフィル材が充填されて封止される。
かかるアンダーフィル材としては、通常、液状の熱硬化性樹脂から成るアンダーフィル材が用いられるため、アンダーフィル材を半導体素子と基板との隙間に充填する際に、液状のアンダーフィル材が周辺に流出し、基板の周縁近傍に形成したパッドを覆ってしまうおそれがある。
このため、下記特許文献１では、図６（ａ）（ｂ）に示す様に、基板１００の一面側に搭載した半導体素子１０２を囲むダム１０４を、半導体素子１０２の周縁と基板１００の周縁近傍に形成したパッド１０８との間に形成し、液状のアンダーフィル材１０６を滴下する箇所のダム１０４と半導体素子１０２の辺との間隔を、他の半導体素子１０２の辺とダム１０４との間隔よりも長くする半導体装置の製造方法が提案されている。
特開２００５−２７６８７９号公報
前掲の特許文献１に提案された半導体装置の製造方法によれば、液状のアンダーフィル材１０６を半導体素子１０２と基板１００との隙間に充填する際に、アンダーフィル材１０６が周辺に流出して基板１００の周縁近傍に形成したパッド１０８を覆うおそれを解消できる。
しかしながら、半導体素子１０２としては、図７に示す様に、中央部を除く周縁に沿った所定幅の領域内に、複数の電極端子１１０，１１０・・が周縁に沿って形成された半導体素子１０２が汎用されている。かかる図６に示す半導体素子１０２を基板１００の一面側に搭載し、半導体素子１０２と基板１００との隙間に液状のアンダーフィル材１０６を充填すると、図７に示す如く、電極端子１１０，１１０・・を封止するアンダーフィル材１０６の部分及びその近傍に気泡２００，２００・・が残留し易いことが判明した。
そこで、本発明の課題は、中央部を除く周縁に沿った所定幅の領域内に、複数の電極端子が周縁に沿って形成された半導体素子を基板の一面側にフリップチップ接続した接続部及びその近傍を封止するアンダーフィルム材に、気泡が残留し難くできる半導体装置及びその製造方法を提供することにある。
本発明者は、前記課題を解決すべく検討した結果、半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、この接続部領域よりも内方の内方領域とを分割するように、内方領域を取り囲むダムを形成することによって、半導体素子の電極端子と基板のパッドとの接続部及びその近傍を封止するアンダーフィルム材に気泡が残留し難いことを見出し、本発明に到達した。
すなわち、本発明は、中央部及びその近傍を除く周縁に沿った所定幅の領域内に、複数の電極端子が前記周縁に沿って形成された半導体素子が、前記電極端子の各々に対応するパッドが形成された基板のパッド形成面に搭載され、前記半導体素子の各電極端子と基板のパッドとの接続部がアンダーフィル材で封止されている半導体装置において、該半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、前記接続部領域よりも内方の内方領域とを分割するように、前記内方領域を取り囲むダムが形成されており、前記接続部領域が熱硬化性樹脂から成るアンダーフィル材によって封止され、且つ前記ダムによって囲まれる基板の内方領域内には、前記基板を貫通する複数個の貫通孔が形成されていることを特徴とする半導体装置にある。
また、本発明は、中央部を除く周縁に沿った所定幅の領域内に、複数の電極端子が前記周縁に沿って形成された半導体素子を、前記電極端子の各々に対応するパッドが形成された基板のパッド形成面に搭載し、前記半導体素子の各電極端子と基板のパッドとの接続部をアンダーフィル材で封止する際に、該半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、前記接続部領域よりも内方の内方領域とを、前記内方領域に相当する部分に複数の貫通孔を形成した基板の一面側に、前記半導体素子を搭載して、前記内方領域を取り囲むダムによって分割し、次いで、前記半導体素子と基板との隙間に、前記半導体素子の周縁の外側から液状の熱硬化性樹脂から成るアンダーフィル材を充填した後、前記アンダーフィル材を硬化することを特徴とする半導体装置の製造方法にある。
かかる本発明において、半導体素子を基板にフリップチップ接続して搭載して得られた半導体装置の半導体素子と基板との接続部を効果的にアンダーフィル材で封止できる。
更に、電極端子が形成された半導体素子の電極端子形成面又はパッドが形成された基板のパッド形成面に、前記電極端子が形成された半導体素子の電極端子領域又は前記パッドが形成された基板のパッド形成領域と、前記電極端子領域又はパッド形成領域よりも内方の内方領域とを分割するように、前記内方領域を取り囲むダムを形成することにより、基板の一面側に半導体素子を搭載することによって、半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、この接続部領域よりも内方の内方領域とを容易に分割できる。
また、基板の内方領域を空間部に形成することによって、半導体装置の軽量化及びアンダーフィル材の節約を図ることができる。
一方、基板の内方領域を、電極端子領域を封止するアンダーフィル材と同一種類又は異なる種類のアンダーフィル材を、前記基板の内方領域に形成した貫通孔を介して注入して封止することによって、半導体装置に押圧力が加えられたとき、半導体素子の損傷を防止でき、耐湿熱性を向上できる。
半導体装置の半導体素子と基板との間隙に液状のアンダーフィル材を充填する際には、図８（ａ）に示すように一本のノズル１１２又は図８（ｂ）に示すように二本のノズル１１２，１１２を移動しつつ、半導体素子１０２の周縁外に液状のアンダーフィル材１０６を供給する。供給された液状のアンダーフィル材１０６は、半導体素子１０２と基板１００との隙間内を毛細管現象によって広がりつつ充填される。
しかし、半導体素子１０２の各電極端子１１０と基板１００のパッドとの接続部が、中央部及びその近傍を除く半導体素子１０２の周縁に沿った所定幅の領域内に存在する場合、図８（ａ）（ｂ）に示す丸印の箇所が部分的に突出し、電極端子１１０と基板１００のパッドとの接続部及びその近傍［図８（ａ）（ｂ）の丸印と丸印との間］に凹部が形成される。かかる凹部に空気が巻き込まれ、気泡が残留し易い。
この点、本発明においては、半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域とこの接続部領域よりも内方の内方領域とを、内方領域を取り囲むダムによって分割している。このため、半導体素子と基板との隙間に、半導体素子の周縁の外側から液状の熱硬化性樹脂から成るアンダーフィル材を充填する際に、ダムによって内方領域と分割された狭い接続部領域内にアンダーフィル材が均一に広がって充填され、アンダーフィル材の広がりの不均一に起因して発生する気泡の生成を防止できる。
更に、本発明では、基板の内方領域に相当する部分に複数個の貫通孔が形成されているため、半導体素子と基板との隙間に充填された熱硬化性樹脂から成るアンダーフィル材を加熱雰囲気下で硬化する際に、内方領域内の空気をベントでき、半導体素子の損傷を防止できる。
その結果、本発明に係る半導体装置の製造方法によって得られた半導体装置によれば、安定した耐湿熱性を呈することができる。
本発明に係る半導体装置の一例を図１に示す。図１に示す半導体装置は、中央部及びその近傍を除く周縁に沿った所定幅の領域内に、複数の電極端子１６，１６・・が周縁に沿って形成された半導体素子１０が、電極端子１６，１６・・の各々に対応するパッド１４が形成された基板のパッド形成面に搭載されて形成されている。この基板１２のパッド形成面は、半導体素子１０の電極端子形成面よりも広い。かかる電極端子１６とパッド１４とは、はんだ１８によって固着されている接合部２６を形成している。この電極端子１６とパッド１４との接続部２６は、アンダーフィル材２４で封止されている。かかるアンダーフィル材２４としては、通常、熱硬化性樹脂が用いられる。
また、図１に示す半導体装置では、図２に示す様に、半導体素子１０の電極端子１６，１６・・の各々と基板１２のパッド１４との接続部２６が存する接続部領域３０は、この接続部領域３０よりも内方の内方領域２８とが、内方領域２８を取り囲むダム２０によって分割されている。かかる内方領域２８には、電極端子１６やパッド１４が形成されておらず、空間部に形成されている。
この内方領域２８に相当する基板１２の部分には、複数個の貫通孔２２，２２・・が形成されている。かかる貫通孔２２，２２・・は、図１に示す半導体装置に湿熱試験を施したとき、空間部内の空気を給排するベント孔の役割を果たす。
ここで、貫通孔２２，２２・・が形成されていない場合には、図１に示す半導体装置に湿熱試験を施したとき、空間部の圧力が高くなって、半導体素子１０を破損するおそれがある。
かかる図１に示す半導体装置を製造する際には、半導体素子１０の電極端子１６，１６・・の各々に対応するパッド１４が形成された基板１２のパッド形成面に、パッド１４，１４・・が形成された基板１２のパッド形成領域と、このパッド形成領域よりも内方の内方領域２８とを分割するように、内方領域を取り囲むダム２０を形成する。
かかるダム２０は、基板１２のパッド形成面の一面に、感光性ソルダレジストから成る所定厚さのソルダレジスト層を形成した後、ソルダレジスト層に感光及び現像してパターニングし、所定高さで且つ所定形状のダム２０を形成できる。
次いで、半導体素子１０を、基板１２のパッド形成面にフリップチップ接続をする。この際に、半導体素子１０を、その電極端子１６，１６・・の各々が対応する基板１２のパッド１４に当接した後、はんだ１８によって電極端子１６とパッド１４とを固定して接続部２６を形成する。
かかるフリップチップ接続によって、半導体素子１０の電極端子１６，１６・・の各々と基板１２のパッド１４との接続部２６が存する接続部領域３０と、この接続部領域３０よりも内方の内方領域２８とは、内方領域２８を取り囲むダム２０によって分割される。
次いで、液状の熱硬化性樹脂から成るアンダーフィル材２４を、半導体素子１０と基板１２との隙間に、半導体素子１０の周縁の外側から充填する。この際に、図８に示す如く、アンダーフィル材２４を、半導体素子１０の周縁の外側にノズル１１２から供給するが、ノズル１１２は静止状態で異なる二箇所でアンダーフィル材２４を供給することが好ましい。特に、矩形状の半導体素子１０の一の角部近傍に静止状態でノズル１１２からアンダーフィル材２４を供給した後、この一の角部に対して対角の位置にある他の角部近傍に移動したノズル１１２からアンダーフィル材２４を供給することが好ましい。
この様にして半導体素子１０の外側から供給した液状の熱硬化性樹脂から成るアンダーフィル材２４は、ダム２０によって囲まれた内方領域２８に進出することなく毛細管現象によって、接続部領域３０内を略均一速度で広がる。このため、接続部２６又はその近傍に気泡が残留することなく接続部２６，２６・・はアンダーフィル材２４によって封止される。一方、ダム２０によって囲まれた内方領域２８は空間部に形成される。
次いで、基板１２との隙間に液状のアンダーフィル材２４を充填した後、半導体素子１０、基板１２及びアンダーフィル材２４を加熱雰囲気中に挿入して硬化を完了させる。この際に、ダム２０によって囲まれて空間部である内方領域２８の空気は、内方領域２８の基板１２に形成された貫通孔２２，２２・・から排出される。このため、内方領域２８の内圧が上昇して半導体素子１０が破損されることを防止できる。
この様にして得られた半導体装置は、半導体素子１０の電極端子１６，１６・・の各々と基板１２のパッド１４との接続部２６及びその近傍がアンダーフィル材２４によって充分に封止されている。このため、かかる半導体装置の耐湿熱性等の特性を向上でき、半導体装置の信頼性を向上できる。
図１及び図２に示す半導体装置では、ダム２０によって囲まれた内方領域２８は空間部に形成されているが、図３に示す様に、基板１２に形成した貫通孔２２，２２・・から液状のアンダーフィル材２４を注入して、内方領域２８をアンダーフィル材２４によって充填してもよい。この充填は、接続部領域３０にアンダーフィル材２４を充填した後であってもよく、接続部領域３０にアンダーフィル材２４を充填するより前に行ってもよい。
また、内方領域２８に充填するアンダーフィル材２４は、接続部領域３０に充填するアンダーフィル材２４と同一種類又は異なる種類のアンダーフィル材を用いることができる。
この様に、内方領域２８にアンダーフィル材２４で充填することによって、半導体装置に押圧力が加えられたとき、半導体素子１０の損傷を防止でき、耐湿熱性を向上できる。
図１〜図３に示す半導体装置では、ダム２０の両端面が半導体素子１０の電極端子形成面と基板１２のパッド形成面とに密着しているが、アンダーフィル材２４として、フィラーを含有するアンダーフィル材２４を用いる場合には、半導体素子１０の電極端子形成面又は基板１２のパッド形成面とダム２０との間に、図４及び図５に示す様に、隙間が形成されていてもよい。この隙間は、アンダーフィル材２４に含有されているフィラーの粒度分布程度、具体的には５〜０．５μｍ程度の隙間とすることが好ましい。
ここで、図４に示すダム２０は、基板１２のパッド形成面を覆うソルダレジスト層１５上に形成されている。また、図５に示すダム２０は、半導体素子１０の電極端子形成面のパッシベーション膜１１上に形成されている。
更に、図１〜図５に示す半導体装置では、基板１２が半導体素子１０よりも広い（大きい）半導体装置について説明してきたが、基板１２と半導体素子１０とが略同一広さ（大きさ）のＣＳＰにも、本発明を適用できる。
本発明に係る半導体装置の一例を説明する縦断面図である。 図１に示す半導体装置の横断面図である。 本発明に係る半導体装置の他の例を説明する縦断面図である。 本発明に係る半導体装置の他の例を説明する縦断面図である。 本発明に係る半導体装置の他の例を説明する縦断面図である。 従来の半導体装置を説明する縦断面図である。 図６に示す半導体装置のアンダーフィル材中に残留する気泡について説明すする横断面図である。 基板と半導体素子との隙間に充填される液状のアンダーフィル材の状況を説明する説明図である。
符号の説明
１０ 半導体素子
１２ 基板
１４ パッド
１６ 電極端子
２０ ダム
２２，２２ 貫通孔
２４ アンダーフィル材
２６ 接合部
２８ 内方領域
３０ 接続部領域

Claims (10)

  1. 中央部及びその近傍を除く周縁に沿った所定幅の領域内に、複数の電極端子が前記周縁に沿って形成された半導体素子が、前記電極端子の各々に対応するパッドが形成された基板のパッド形成面に搭載され、前記半導体素子の各電極端子と基板のパッドとの接続部がアンダーフィル材で封止されている半導体装置において、
    該半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、前記接続部領域よりも内方の内方領域とを分割するように、前記内方領域を取り囲むダムが形成されており、
    前記接続部領域が熱硬化性樹脂から成るアンダーフィル材によって封止され、且つ前記ダムによって囲まれる基板の内方領域内には、前記基板を貫通する複数個の貫通孔が形成されていることを特徴とする半導体装置。
  2. 半導体素子が、基板にフリップチップ接続されている請求項１記載の半導体装置。
  3. ダムが、半導体素子の電極形成面又は基板のパッド形成面から突出して形成されている請求項１又は請求項２記載の半導体装置。
  4. 内方領域が、空間部に形成されている請求項１〜３のいずれか一項記載の半導体装置。
  5. 内方領域が、接続部領域を封止するアンダーフィル材と同一種類又は異なる種類のアンダーフィル材によって封止されている請求項１〜３のいずれか一項記載の半導体装置。
  6. 中央部を除く周縁に沿った所定幅の領域内に、複数の電極端子が前記周縁に沿って形成された半導体素子を、前記電極端子の各々に対応するパッドが形成された基板のパッド形成面に搭載し、前記半導体素子の各電極端子と基板のパッドとの接続部をアンダーフィル材で封止する際に、
    該半導体素子の各電極端子と基板のパッドとの接続部が存する接続部領域と、前記接続部領域よりも内方の内方領域とを、前記内方領域に相当する部分に複数の貫通孔を形成した基板の一面側に、前記半導体素子を搭載して、前記内方領域を取り囲むダムによって分割し、
    次いで、前記半導体素子と基板との隙間に、前記半導体素子の周縁の外側から液状の熱硬化性樹脂から成るアンダーフィル材を充填した後、前記アンダーフィル材を硬化することを特徴とする半導体装置の製造方法。
  7. 半導体素子を、基板にフリップチップ接続する請求項６記載の半導体装置の製造方法。
  8. 電極端子が形成された半導体素子の電極端子形成面又はパッドが形成された基板のパッド形成面に、前記電極端子が形成された半導体素子の電極端子領域又は前記パッドが形成された基板のパッド形成領域と、前記電極端子領域又はパッド形成領域よりも内方の内方領域とを分割するように、前記内方領域を取り囲むダムを形成する請求項６又は請求項７記載の半導体装置の製造方法。
  9. 内方領域を、空間部に形成する請求項６〜８のいずれか一項記載の半導体装置の製造方法。
  10. 内方領域を、接続部領域を封止するアンダーフィル材と同一種類又は異なる種類の液状のアンダーフィル材を、前記基板の内方領域に形成した貫通孔を介して注入して封止する請求項６〜８のいずれか一項記載の半導体装置の製造方法。
JP2006075745A 2006-03-18 2006-03-18 半導体装置及びその製造方法 Pending JP2007251070A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006075745A JP2007251070A (ja) 2006-03-18 2006-03-18 半導体装置及びその製造方法
US11/686,091 US20070215927A1 (en) 2006-03-18 2007-03-14 Semiconductor device and manufacturing method thereof
KR1020070026115A KR20070094700A (ko) 2006-03-18 2007-03-16 반도체 장치 및 그 제조 방법
TW096109101A TW200741908A (en) 2006-03-18 2007-03-16 Semiconductor device and manufacturing method thereof
CNA2007100868531A CN101038898A (zh) 2006-03-18 2007-03-19 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075745A JP2007251070A (ja) 2006-03-18 2006-03-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007251070A true JP2007251070A (ja) 2007-09-27

Family

ID=38516895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075745A Pending JP2007251070A (ja) 2006-03-18 2006-03-18 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20070215927A1 (ja)
JP (1) JP2007251070A (ja)
KR (1) KR20070094700A (ja)
CN (1) CN101038898A (ja)
TW (1) TW200741908A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212209A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
JP2010153651A (ja) * 2008-12-25 2010-07-08 Canon Inc 積層型半導体パッケージ
WO2023112366A1 (ja) * 2021-12-17 2023-06-22 パナソニックＩｐマネジメント株式会社 実装基板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127703A1 (en) * 2007-11-20 2009-05-21 Fujitsu Limited Method and System for Providing a Low-Profile Semiconductor Assembly
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
KR20140059551A (ko) * 2012-11-08 2014-05-16 삼성전기주식회사 Ｓｒ 포스트 형성방법, ｓｒ 포스트를 이용한 전자소자 패키지 제조방법 및 이에 따라 제조된 전자소자 패키지
JP6425595B2 (ja) 2015-03-24 2018-11-21 アルプス電気株式会社 電子部品および電子部品の製造方法
CN107393838A (zh) * 2017-04-20 2017-11-24 北京时代民芯科技有限公司 一种提高陶瓷qfp228封装芯片抗随机振动性能的板级加固方法
JP2020123604A (ja) * 2019-01-29 2020-08-13 富士通コンポーネント株式会社 電子装置
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
CN115579300B (zh) * 2022-11-24 2023-03-28 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212209A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
JP2010153651A (ja) * 2008-12-25 2010-07-08 Canon Inc 積層型半導体パッケージ
WO2023112366A1 (ja) * 2021-12-17 2023-06-22 パナソニックＩｐマネジメント株式会社 実装基板

Also Published As

Publication number Publication date
US20070215927A1 (en) 2007-09-20
CN101038898A (zh) 2007-09-19
TW200741908A (en) 2007-11-01
KR20070094700A (ko) 2007-09-21

Similar Documents

Publication Publication Date Title
JP2007251070A (ja) 半導体装置及びその製造方法
US8809122B2 (en) Method of manufacturing flip chip package
KR101158139B1 (ko) 반도체 장치
JP2010103244A (ja) 半導体装置及びその製造方法
US20140103098A1 (en) Mask for bumping solder balls on circuit board and solder ball bumping method using the same
JP2008252026A (ja) 半導体装置
CN105051891A (zh) 包含导电底部填充材料的半导体装置及封装以及相关方法
CN109545754B (zh) 一种芯片的封装结构、封装方法、显示装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5117371B2 (ja) 半導体装置およびその製造方法
JP2009177061A (ja) 半導体装置及び半導体装置の製造方法
KR20140084801A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
WO2006001211A1 (ja) 電子部品及びその電子部品の製造方法
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP4454792B2 (ja) 半導体装置
JP2017098319A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
KR20160140174A (ko) 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
JP5271982B2 (ja) 半導体装置
JP4498842B2 (ja) 半導体装置及びその製造方法
JP2007116092A (ja) テープのアンダーフィル方法及びチップのパッケージ方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000277564A (ja) 半導体装置及びその製造方法
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법