KR20160140174A - 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 - Google Patents

솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 Download PDF

Info

Publication number
KR20160140174A
KR20160140174A KR1020150076456A KR20150076456A KR20160140174A KR 20160140174 A KR20160140174 A KR 20160140174A KR 1020150076456 A KR1020150076456 A KR 1020150076456A KR 20150076456 A KR20150076456 A KR 20150076456A KR 20160140174 A KR20160140174 A KR 20160140174A
Authority
KR
South Korea
Prior art keywords
electrical
dummy
traces
pad
trace
Prior art date
Application number
KR1020150076456A
Other languages
English (en)
Other versions
KR102408126B1 (ko
Inventor
홍빈 쓰
이강준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150076456A priority Critical patent/KR102408126B1/ko
Priority to CN201610340110.1A priority patent/CN106206519B/zh
Priority to US15/164,502 priority patent/US9728516B2/en
Publication of KR20160140174A publication Critical patent/KR20160140174A/ko
Application granted granted Critical
Publication of KR102408126B1 publication Critical patent/KR102408126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치에 관한 것으로, 기판 상에 배열된 복수개의 전기적 패턴을 포함한다. 상기 전기적 패턴은, 솔더볼이 접속되는 패드; 상기 패드의 일측으로부터 연장되어 전기적 신호를 상기 패드로 전달하는 전기적 트레이스, 상기 패드의 다른 일측으로부터 연장된 제1 더미 트레이스, 및 상기 제1 더미 트레이스를 상기 전기적 트레이스를 연결하는 제1 연결선을 포함한다. 상기 제1 더미 트레이스는 상기 패드를 사이에 두고 상기 전기적 트레이스를 일직선상으로 마주보지 않는다.

Description

솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치{ELECTRICAL APPARATUS HAVING ELECTRICAL PATTERN CAPABLE OF PREVENTING SOLDER BRIDGE}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 솔더 브릿지를 억제할 수 있는 전기적 장치에 관한 것이다.
반도체 칩이나 반도체 패키지와 같은 전기적 장치는 솔더볼을 통해 전기적 신호를 전달하는 것이 일반적이다. 솔더볼을 형성하기 위한 솔더링시 솔더의 흐름에 의해 인접한 솔더볼들이 브릿지되는 현상이 발생할 수 있다. 그러므로 솔더볼 브릿지를 억제할 수 있는 전기적 패턴의 개선된 구조의 필요성이 있다.
본 발명의 목적은 솔더 브릿지을 억제할 수 있는 전기적 패턴을 갖는 전기적 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 전기적 패턴을 갖는 전기적 장치는 솔더의 흐름을 브릿지 현상이 없는 방향으로 유도하는 것을 특징으로 한다.
본 발명은 솔더 패드의 일측에 솔더의 흐름을 원하는 방향으로 유도할 수 있는 더미 트레이스가 구비된 것을 다른 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 전기적 장치는: 기판 상에 배열된 복수개의 전기적 패턴을 포함할 수 있다. 상기 전기적 패턴은: 솔더볼이 접속되는 패드; 상기 패드의 일측으로부터 연장되어 전기적 신호를 상기 패드로 전달하는 전기적 트레이스; 상기 패드의 다른 일측으로부터 연장된 제1 더미 트레이스; 및 상기 제1 더미 트레이스를 상기 전기적 트레이스를 연결하는 제1 연결선을 포함할 수 있다. 상기 제1 더미 트레이스는 상기 패드를 사이에 두고 상기 전기적 트레이스를 일직선상으로 마주보지 않을 수 있다.
일 실시예의 장치에 있어서, 상기 제1 더미 트레이스는 상기 패드를 중심으로 상기 전기적 트레이스와 90도 간격으로 이격될 수 있다.
일 실시예의 장치에 있어서, 상기 전기적 패턴은 상기 패드의 또 다른 일측으로부터 연장된 제2 더미 트레이스를 더 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 제2 더미 트레이스는 상기 패드를 사이에 두고 상기 전기적 트레이스를 일직선상으로 마주볼 수 있다.
일 실시예의 장치에 있어서, 상기 전기적 패턴은 상기 제2 더미 트레이스와 상기 전기적 트레이스를 전기적으로 연결하는 제2 연결선을 더 포함할 수 있다.
일 실시예의 장치에 있어서, 상기 제2 더미 트레이스는 상기 제1 더미 트레이스와 90도 간격으로 이격될 수 있다.
일 실시예의 장치에 있어서, 상기 기판 상에 제공되어 상기 전기적 패턴을 일부 덮되 상기 패드를 개방하는 오프닝을 갖는 솔더 마스크막을 더 포함할 수 있다. 상기 솔더 마스크막은: 상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮는 제1 마스크막; 및 상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮지 않는 제2 마스크막을 포함할 수 있다. 상기 제1 마스크막의 표면은 상기 제2 마스크막의 표면에 비해 높은 레벨을 가질 수 있다.
일 실시예의 장치에 있어서, 상기 솔더볼은 상기 제2 마스크막의 제1 표면 상에 비해 상기 제1 마스크막의 제1 표면 상으로 더 확장될 수 있다.
일 실시예의 장치에 있어서, 상기 전기적 패턴들 중 인접한 한 쌍의 전기적 패턴들은 해당하는 전기적 트레이스들이 서로 마주보는 형태로 대칭을 이룰 수 있다.
일 실시예의 장치에 있어서, 상기 한 쌍의 전기적 패턴들에 해당하는 제1 더미 트레이스들은 서로 반대 방향으로 연장될 수 있다.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 전기적 장치는: 기판 상에 제공된 복수개의 전기적 패턴; 및 상기 기판 상에 제공되어 상기 전기적 패턴을 덮되 상기 전기적 패턴의 일부를 개방하는 오프닝을 갖는 솔더 마스크막을 포함할 수 있다. 상기 전기적 패턴은: 상기 오프닝에 의해 노출되어 솔더볼이 접속되는 패드; 상기 패드의 일측으로부터 연장되어 전기적 신호를 상기 패드로 전달하는 전기적 트레이스; 상기 패드의 다른 일측으로부터 연장된 제1 더미 트레이스; 및 상기 제1 더미 트레이스를 상기 전기적 트레이스를 연결하는 제1 연결선을 포함할 수 있다. 상기 제1 더미 트레이스는 상기 패드를 중심으로 상기 전기적 트레이스와 90도 간격으로 이격될 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴들은 해당하는 전기적 트레이스들이 서로 마주보는 형태로 대칭을 이룰 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴들은 해당하는 제1 더미 트레이스들이 서로 반대되는 방향으로 연장되는 형태로 배열될 수 있다.
다른 실시예의 장치에 있어서, 상기 솔더 마스크막은: 상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮는 제1 마스크막; 및 상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮지 아니하며 상기 패드의 일부를 덮는 제2 마스크막을 포함할 수 있다. 상기 제1 마스크막은 상기 제2 마스크막에 비해 낮은 표면을 가질 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴은 상기 패드의 다른 일측으로부터 연장된 제2 더미 트레이스를 더 포함할 수 있다. 상기 제2 더미 트레이스는, 상기 패드를 사이에 두고 상기 전기적 트레이스를 마주보며 상기 패드를 중심으로 상기 제1 더미 트레이스와 90도 간격으로 이격될 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴은 상기 제1 더미 트레이스와 상기 제2 더미 트레이스를 연결하는 제2 연결선을 더 포함할 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴은 상기 패드의 또 다른 일측으로부터 연장된 제3 더미 트레이스를 더 포함할 수 있다. 상기 제3 더미 트레이스는 상기 패드를 사이에 두고 상기 제1 더미 트레이스를 마주보며 상기 패드를 중심으로 상기 전기적 트레이스와 상기 제2 더미 트레이스 각각과 90도 간격으로 이격될 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴은, 상기 제1 더미 트레이스와 상기 제2 더미 트레이스를 연결하는 제2 연결선; 상기 제2 더미 트레이스와 상기 제3 더미 트레이스를 연결하는 제3 연결선; 및 상기 제3 더미 트레이스와 상기 전기적 트레이스를 연결하는 제4 연결선 중에서 적어도 어느 하나를 더 포함할 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴들은 상기 기판 상에 규칙적 혹은 불규칙적으로 배열될 수 있다.
다른 실시예의 장치에 있어서, 상기 전기적 패턴들은 상기 기판 상에 국부적으로 배열될 수 있다.
본 발명에 의하면, 솔더 패드에 더미 트레이스를 구비하여 더미 트레이스가 없는 방향으로 솔더의 흐름을 유도할 수 있다. 이에 따라, 솔더 브릿지를 없애거나 최소화하여 신뢰성있는 전기적 장치를 구현할 수 있는 효과가 있다.
도 1a는 본 발명의 일 실시예에 따른 전기적 장치를 도시한 평면도이다.
도 1b 및 1c는 본 발명의 일 실시예에 따른 전기적 장치에 있어서 전기적 패턴들을 도시한 평면도들이다.
도 1d는 본 발명의 일 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 2는 도 1a의 일부를 도시한 평면도이다.
도 3a는 도 2의 선 X-O-Y를 절개한 단면도이다.
도 3b는 도 2의 선 X-O-Z를 절개한 단면도이다.
도 4a는 도 3a의 변형예를 도시한 단면도이다.
도 4b는 도 3b의 변형예를 도시한 단면도이다.
도 5는 도 1a의 일부를 도시한 평면도이다.
도 6a는 도 5의 선 X-O-Y를 절개한 단면도이다.
도 6b는 도 5의 선 X-O-Z를 절개한 단면도이다.
도 7a는 본 발명의 다른 실시예에 따른 전기적 장치를 도시한 평면도이다.
도 7b는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴을 도시한 평면도이다.
도 7c는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 7d는 도 7b의 변형예를 도시한 평면도이다.
도 8a는 본 발명의 또 다른 실시예에 따른 전기적 장치를 도시한 평면도이다.
도 8b는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른 전기적 장치를 도시한 평면도이다.
도 9b는 본 발명의 또 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴을 도시한 평면도이다.
도 9c는 본 발명의 또 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 9d는 도 9b의 변형예를 도시한 평면도이다.
도 10a 내지 10g는 본 발명의 실시예에 따른 솔더 마스크막의 형성 방법을 도시한 것으로, 도 2의 선 X-O-Y를 절개한 단면도들이다.
도 11a 내지 11c는 본 발명의 실시예에 따른 전기적 패턴들의 배열이 적용된 반도체 장치들을 도시한 단면도들이다.
이하, 본 발명에 따른 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<전기적 장치의 일례>
도 1a는 본 발명의 일 실시예에 따른 전기적 장치를 도시한 평면도이다. 도 1b 및 1c는 본 발명의 일 실시예에 따른 전기적 장치에 있어서 전기적 패턴들을 도시한 평면도들이다. 도 1d는 본 발명의 일 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 1a를 참조하면, 전기적 장치(1)는 기판(90) 상에 배열된 복수개의 전기적 패턴(100)을 포함할 수 있다. 기판(90)은 실리콘 웨이퍼, 모듈 기판, 인쇄회로기판 등을 포함할 수 있다. 전기적 패턴(100)은 솔더볼(190)이 접속되는 본딩 패드일 수 있다. 전기적 패턴들(100)은 기판(90) 상에 규칙적으로 혹은 불규칙적으로 배열될 수 있다. 전기적 패턴들(100)은 기판(90)의 전체 면 상에 배열되거나 혹은 일부 면 상에 국부적으로 배열될 수 있다.
도 1b를 참조하면, 전기적 패턴(100)은 솔더볼(190)이 접속되는 솔더 패드(110)와, 솔더 패드(110)의 일측으로부터 연장되어 전기적 신호(실선화살표로 표시)를 솔더 패드(110)로 전달하는 전기적 트레이스(120: electrical trace), 그리고 솔더 패드(110)의 다른 일측으로부터 연장된 더미 트레이스(130: dummy trace)를 포함할 수 있다. 전기적 트레이스(120)와 더미 트레이스(130)는 실질적으로 직교하는 위치에 있을 수 있다. 예컨대, 전기적 트레이스(120)는 6시 위치에, 더미 트레이스(130)는 3시 위치에 있을 수 있어 서로 90도 간격으로 이격될 수 있다.
전기적 트레이스(120)와 더미 트레이스(130)는 연결선(165)을 통해 전기적으로 연결될 수 있다. 이에 따라, 도 1c에 도시된 것처럼, 전기적 트레이스(120)와 솔더 패드(110)가 끊어지더라도 연결선(165)에 의해 전기적 신호(점선화살표로 표시)가 전기적 트레이스(120)로부터 더미 트레이스(130)를 경유하여 솔더 패드(110)로 전달될 수 있다.
도 1d를 참조하면, 한 쌍의 전기적 패턴(100)은 대칭적으로 배치될 수 있다. 가령, 인접한 전기적 패턴들(100)의 전기적 트레이스들(120)이 서로 마주보며, 어느 하나의 전기적 패턴(100)의 더미 트레이스(130)는 가령 하측 방향을 향하며 다른 하나의 전기적 패턴(100)의 더미 트레이스(130)는 가령 상측 방향을 향해 배치될 수 있다.
솔더 패드(110)가 원형이라고 가정하면, 더미 트레이스(130)의 폭(W)은 솔더 패드(110)의 직경(D)의 약 20% 이상의 길이를 가질 수 있다. 더미 트레이스(130)의 길이(L)는 인접한 솔더 패드들(110) 사이의 간격(G)의 약 20% 이상의 길이를 가질 수 있다. 전기적 트레이스(120)의 폭(즉, 세로변의 길이)은 더미 트레이스(130)의 폭(W)과 동일하거나 유사할 수 있다.
<Solder Mask Define Pad의 예>
도 2는 도 1a의 일부를 도시한 평면도이다. 도 3a는 도 2의 선 X-O-Y를 절개한 단면도이다. 도 3b는 도 2의 선 X-O-Z를 절개한 단면도이다. 도 4a는 도 3a의 변형예를 도시한 단면도이다. 도 4b는 도 3b의 변형예를 도시한 단면도이다.
도 2를 참조하면, 전기적 패턴(100) 상에 솔더볼이 접속되는 위치를 정의하는 솔더 마스크막(180)이 형성되어 있을 수 있다. 솔더 마스크막(180)은 솔더 패드(110)의 일부를 개방하는 오프닝(181)을 가질 수 있다.
도 3a 및 3b를 참조하면, 솔더 마스크막(180)은 불균일한 레벨을 갖는 표면(180sa,180sb)을 가질 수 있다. 예컨대, 더미 트레이스(130)와 전기적 트레이스(120)를 덮지 않는 솔더 마스크막(180)의 제1 표면(180sa)은 더미 트레이스(130)와 전기적 트레이스(120)를 덮는 솔더 마스크막(180)의 제2 표면(180sb)에 비해 낮은 레벨을 가질 수 있다. 따라서, 솔더링시 액상의 솔더는 솔더 마스크막(180)의 제1 표면(180sa)을 향하는 선 O-X 방향(F)으로 흐를 가능성이 커질 수 있다. 이에 따라, 선 O-X 방향(F)으로 연장된 솔더볼(190)이 형성될 수 있다. 불균일한 레벨을 갖는 표면(180sa,180sb)을 갖는 솔더 마스크막(180)의 형성 방법은 도 10a 내지 10g를 참조하여 후술된다.
도 1b에 도시된 바와 같이, 솔더볼(190)은 전기적 트레이스(120)와 더미 트레이스(130)가 형성되지 아니한 쪽으로 연장된, 다시 말해 도 2에서 선 O-X 방향으로 연장된 형상을 가질 수 있다. 도 1d를 참조하여 전술한 바와 같이, 인접한 전기적 패턴들(100)은 대칭적으로 배열되므로, 도 1a에 도시된 것처럼, 솔더볼(190)은 비스듬히 연장된 형상을 가질 수 있다. 이에 따라, 솔더볼들(190)이 브릿지될 가능성이 없어지거나 최소화될 수 있다.
다른 예로, 도 4a 및 4b에 도시된 바와 같이, 더미 트레이스(130)와 전기적 트레이스(120)를 덮지 않는 솔더 마스크막(180)은 솔더 패드(110)의 가장자리 상에서 제1 표면(180sa)에 비해 상승된 레벨, 가령 제2 표면(180sb)과 동일하거나 유사한 레벨을 갖는 돌출부(180p)를 가질 수 있다. 돌출부(180p)는 더미 트레이스(130)와 전기적 트레이스(120)를 덮는 솔더 마스크막(180)에 비해 상대적으로 짧은 거리 내지 작은 면적을 가지므로, 액상의 솔더는 선 O-X 방향(F)으로 흐를 가능성이 커질 수 있다. 따라서, 도 1b에 도시된 바와 같이, 솔더볼(190)은 전기적 트레이스(120)와 더미 트레이스(130)가 형성되지 아니한 쪽으로 연장된 형상을 가질 수 있다.
<Non Solder Mask Define Pad의 예>
도 5는 도 1a의 일부를 도시한 평면도이다. 도 6a는 도 5의 선 X-O-Y를 절개한 단면도이다. 도 6b는 도 5의 선 X-O-Z를 절개한 단면도이다.
도 5를 참조하면, 전기적 패턴(100) 상에 솔더볼이 접속되는 위치를 정의하지 않는 솔더 마스크막(180)이 형성되어 있을 수 있다. 솔더 마스크막(180)은 솔더 패드(110)보다 넓은 면적을 갖는 오프닝(182)을 가질 수 있다. 오프닝(182)은 솔더 패드(110)를 완전히 개방하며 전기적 트레이스(120)와 더미 트레이스(130)의 일부들을 개방할 수 있다.
도 6a 및 6b를 참조하면, 더미 트레이스(130)와 전기적 트레이스(120)를 덮지 않는 솔더 마스크막(180)의 제1 표면(180sa)은 더미 트레이스(130)와 전기적 트레이스(120)를 덮는 솔더 마스크막(180)의 제2 표면(180sb)에 비해 낮은 레벨을 가질 수 있다. 오프닝(182)이 솔더 패드(110)보다 넓은 면적을 가지므로 제1 표면(180sa)을 갖는 솔더 마스크막(180) 쪽으로 빈 공간이 형성될 수 있다. 이에 따라, 솔더링시 액상의 솔더는 선 O-X 방향(F)으로 흐를 가능성이 커질 수 있다.
결과적으로, 도 1b에 도시된 바와 같이, 솔더볼(190)은 전기적 트레이스(120)와 더미 트레이스(130)가 형성되지 아니한 쪽으로 연장된 형상을 가질 수 있다. 솔더 마스크막(180)은 도 10a 내지 10g를 참조하여 후술한 바와 동일하거나 유사한 공정으로 형성할 수 있다.
<전기적 장치의 변형예>
도 7a는 본 발명의 다른 실시예에 따른 전기적 장치를 도시한 평면도이다. 도 7b는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴을 도시한 평면도이다. 도 7c는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다. 도 7d는 도 7b의 변형예를 도시한 평면도이다.
도 7a를 참조하면, 전기적 장치(2)는 기판(90) 상에 규칙적으로 혹은 불규칙적으로 배열된 복수개의 전기적 패턴(200)을 포함할 수 있다. 전기적 패턴(200)은 솔더볼(190)이 접속되는 본딩 패드일 수 있다. 전기적 패턴들(200)은 기판(90)의 전체 면 상에 배열되거나 혹은 일부 면 상에 국부적으로 배열될 수 있다.
도 7b를 참조하면, 전기적 패턴(200)은 솔더볼(190)이 접속되는 솔더 패드(110)와, 솔더 패드(110)의 일측으로부터 연장된 전기적 트레이스(120)와, 그리고 솔더 패드(110)의 다른 일측들로부터 연장된 2개의 더미 트레이스들(130,140)을 포함할 수 있다. 전기적 트레이스(120)와 더미 트레이스들(130,140)은 서로 실질적으로 직교하는 위치에 있어 90도 간격으로 이격될 수 있다. 예컨대, 전기적 트레이스(120)는 3시 위치에, 제1 더미 트레이스(130)는 6시 위치에, 그리고 제2 더미 트레이스(140)는 9시 위치에 있을 수 있다. 전기적 트레이스(120)와 제1 더미 트레이스(130)는 연결선(165)에 의해 전기적으로 연결될 수 있다.
솔더링시 액상의 솔더볼은 전기적 트레이스(120)와 더미 트레이스들(130,140)이 없는 쪽(가령, 12시 방향)으로 우선적으로 흐를 수 있다. 이에 따라, 도 7a에 도시된 것처럼, 솔더볼(190)이 브릿지될 가능성이 없어지거나 최소화될 수 있다.
도 7c를 참조하면, 한 쌍의 전기적 패턴들(200)은 거울상 이미지를 가지도록 배열될 수 있다. 가령, 전기적 트레이스들(120)은 서로 마주보며, 제1 더미 트레이스들(130)은 하측 방향을 향하며, 제2 더미 트레이스들(140)은 각각 좌측 및 우측 방향을 향할 수 있다.
도 7d를 참조하면, 전기적 패턴(200)은 제1 더미 트레이스(130)와 제2 더미 트레이스(140)를 전기적으로 연결하는 제2 연결선(175)을 더 포함할 수 있다. 따라서, 전기적 트레이스(120)의 불량이 일어나더라도, 제1 더미 트레이스(130) 및/또는 제2 더미 트레이스(140)는 전기적 트레이스 역할을 할 수 있다.
<전기적 장치의 다른 변형예>
도 8a는 본 발명의 또 다른 실시예에 따른 전기적 장치를 도시한 평면도이다. 도 8b는 본 발명의 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다.
도 8a 및 8b를 참조하면, 전기적 장치(3)는 기판(90) 상에 규칙적으로 혹은 불규칙적으로 배열된 도 7a의 전기적 패턴들(200)을 포함할 수 있다. 한 쌍의 전기적 패턴(200)은 대칭적으로 배치될 수 있다. 가령, 전기적 트레이스들(120)은 서로 마주보며, 제1 더미 트레이스들(130)은 각각 상측 및 하측 방향을 향하며, 제2 더미 트레이스들(140)은 각각 좌우 방향을 향할 수 있다. 따라서, 솔더볼들(190)은 각각 상측 방향과 하측 방향으로 연장된 형상을 가질 수 있다.
<전기적 장치의 또 다른 변형예>
도 9a는 본 발명의 또 다른 실시예에 따른 전기적 장치를 도시한 평면도이다. 도 9b는 본 발명의 또 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴을 도시한 평면도이다. 도 9c는 본 발명의 또 다른 실시예에 따른 전기적 장치에 있어서 전기적 패턴들의 배열을 도시한 평면도이다. 도 9d는 도 9b의 변형예를 도시한 평면도이다.
도 9a를 참조하면, 전기적 장치(4)는 기판(90) 상에 규칙적으로 혹은 불규칙적으로 배열된 복수개의 전기적 패턴(400)을 포함할 수 있다. 전기적 패턴(400)은 솔더볼(190)이 접속되는 본딩 패드일 수 있다. 전기적 패턴들(400)은 기판(90)의 전체 면 상에 배열되거나 혹은 일부 면 상에 국부적으로 배열될 수 있다.
도 9b를 참조하면, 전기적 패턴(400)은 솔더볼(190)이 접속되는 솔더 패드(110)와, 솔더 패드(110)의 일측으로부터 연장된 전기적 트레이스(120)와, 그리고 솔더 패드(110)의 다른 일측들로부터 연장된 3개의 더미 트레이스들(130,140,150)을 포함할 수 있다. 전기적 트레이스(120)와 더미 트레이스들(130,140,150)은 서로 실질적으로 직교하는 위치에 있어 90도 간격으로 이격될 수 있다. 예컨대, 전기적 트레이스(120)는 9시 위치에, 제1 더미 트레이스(130)는 6시 위치에, 제2 더미 트레이스(140)는 3시 위치에, 그리고 제3 더미 트레이스(150)는 12시 위치에 있을 있을 수 있다. 전기적 트레이스(120)와 제1 더미 트레이스(130)는 연결선(165)에 의해 전기적으로 연결될 수 있다.
도 9c를 참조하면, 한 쌍의 전기적 패턴들(400)은 거울상 이미지를 가지도록 배열될 수 있다. 가령, 전기적 트레이스들(120)은 서로 마주보며, 제1 더미 트레이스들(130)은 하측 방향을 향하며, 제2 더미 트레이스들(140)은 각각 좌측 및 우측 방향을 향하며, 제3 더미 트레이스들(150)은 상측 방향을 향할 수 있다.
솔더링시 액상의 솔더볼은 전기적 트레이스(120)와 더미 트레이스들(130,140,150)에 의해 흐름이 억제될 수 있다. 이에 따라, 도 9a에 도시된 것처럼, 솔더볼(190)이 브릿지될 가능성이 없어지거나 최소화될 수 있다.
도 9d를 참조하면, 전기적 패턴(400)은 제1 더미 트레이스(130)와 제2 더미 트레이스(140)를 전기적으로 연결하는 제2 연결선(175)을, 제2 더미 트레이스(140)와 제3 더미 트레이스(150)를 전기적으로 연결하는 제3 연결선(185)을, 그리고 제3 더미 트레이스(150)와 전기적 트레이스(120)를 전기적으로 연결하는 제4 연결선(195)을 더 포함할 수 있다. 따라서, 전기적 트레이스(120)의 불량이 일어나더라도, 제1 내지 제3 더미 트레이스(130-150)는 전기적 트레이스 역할을 할 수 있다.
<솔더 마스크막의 형성 방법>
도 10a 내지 10g는 본 발명의 실시예에 따른 솔더 마스크막의 형성 방법을 도시한 것으로, 도 2의 선 X-O-Y를 절개한 단면도들이다.
도 10a를 참조하면, 기판(90) 상에 전기적 패턴(100)을 덮는 솔더 마스크막(180)을 형성할 수 있다. 솔더 마스크막(180)은 스크린 프린트(screen print), 커튼 프린트(curtain print), 혹은 스프레이 코팅(spray coating) 방법을 이용하여 형성할 수 있다. 일례로, 마스크 역할을 하는 스텐실(90)과 방향(D)을 따라 이동되어 솔더 마스크 물질을 압착하여 도포하는 스퀴즈(85)를 이용한 스크린 프틴트 혹은 스텐실 프린트 방법으로 기판(90) 상에 평평한 표면(180s)을 갖는 솔더 마스크막(180)을 형성할 수 있다. 솔더 마스크막(180)은 일례로서 에폭시 수지(eposy resin)와 아크릴레이트(acrylates), 필러(filler), 솔벤트(solvent), 및 첨가제(additive)를 포함하는 절연체일 수 있다.
전기적 패턴(100)은 솔더 패드(110)와 더미 트레이스(130)를 포함할 수 있다. 도 3b에서처럼 선 X-O-Z를 절개한 경우, 전기적 패턴(100)은 솔더 패드(110)와 전기적 트레이스(120)를 포함할 수 있다. 더미 트레이스(130)와 전기적 트레이스(120)는 도 2에서 알 수 있듯이 실질적으로 직교할 수 있다.
도 10b를 참조하면, 열의 제공으로 솔더 마스크막(180)를 저온(예: 섭씨 100도 내지 130도) 환경에서 1차 경화할 수 있다. 상기 1차 경화에 의해 솔더 마스크막(180)에 있던 솔벤트가 제거될 수 있다. 솔벤트의 제거에 의해 솔더 마스크막(180)의 접착성을 잃어버릴 수 있고, 이에 따라 도 10c를 참조하여 후술한 노광 공정시 솔더 마스크막(180)과 노광 필름(70)이 부착되는 것이 방지될 수 있다.
1차 경화에 의해 솔더 마스크막(180)이 수축되어 그 표면(180s)의 레벨이 달라질 수 있다. 일례로, 솔더 마스크막(180)의 표면(180s)은 전기적 패턴(100) 위의 부분에선 높은 레벨을 가지며 다른 부분에선 낮은 레벨을 가질 수 있다.
도 10c를 참조하면, 노광 필름(70)을 솔더 마스크막(180)의 표면(180s)에 부착하고, 가령 자외선을 노광 필름(70)을 통해 선택적으로 통과시켜 솔더 마스크막(180)을 노광할 수 있다. 노광 필름(70)의 선택적 자외선 차단에 의해 솔더 마스크막(180)은 비노광부(75)을 가지게 된다. 일례로, 비노광부(75)는 솔더 마스크막(180) 중 솔더 패드(110) 상의 일부일 수 있다.
도 10d를 참조하면, 현상액을 솔더 마스크막(180)에 제공하여 비노광부(75)를 선택적으로 제거할 수 있다. 비노광부(75)의 선택적 제거에 의해 솔더 패드(110)의 적어도 일부를 개방하는 오프닝(181)이 형성될 수 있다. 일례에 따르면, 솔더 마스크막(180)의 표면(180s)은 전기적 패턴(100) 위의 부분에선 높은 레벨을 가지며, 그 외의 부분에선 낮은 레벨을 가지되 솔더 패드(110)의 가장자리 혹은 그에 인접한 부분에선 돌출부(180p)를 가질 수 있다.
도 10e를 참조하면, 가령 자외선을 이용한 경화 공정으로 솔더 마스크막(180)을 2차 경화할 수 있다. 2차 경화에 의해 솔더 마스크막(180)의 성분, 가령 에폭시 수지가 경화될 수 있어, 후속하는 마킹에 대해 저항성을 가질 수 있다.
2차 경화에 의해 솔더 마스크막(180)이 수축될 수 있고 솔더 마스크막(180)의 표면(180s)이 평평해질 수 있다. 예컨대, 솔더 마스크막(180)의 수축에 의해 도 10d의 돌출부(180p)가 솔더 마스크막(180)으로 흡수되어 없어질 수 있다. 따라서 솔더 마스크막(180) 중 전기적 패턴(100)을 덮지 않는 부분은 낮은 레벨의 제1 표면(180sa)을 가질 수 있고 전기적 패턴(100)을 덮는 부분은 높은 레벨의 제2 표면(180sb)을 가질 수 있다.
도 10f를 참조하면, 열의 제공으로 솔더 마스크막(180)을 고온 환경(예: 섭씨 150도 혹은 그 이상)에서 최종 경화할 수 있다. 상기 열 경화에 의해 솔더 마스크막(180)은 완전 건조될 수 있다. 일례에 따르면, 솔더 마스크막(180)의 제1 표면(180sa)과 제2 표면(180sb)의 높이 차이가 더 커질 수 있다.
도 10g를 참조하면, 오프닝(181)을 통해 개방된 솔더 패드(110) 상에 액상의 솔더를 제공한 후 리플로우하여 솔더볼(190)을 형성할 수 있다. 액상 솔더는 낮은 레벨의 제1 표면(180sa)을 향하는 방향, 즉 도 2에 도시된 바와 같이 더미 트레이스(130) 및 전기적 트레이스(120)가 형성되지 아니한 선 O-X 방향(F)을 따라 흐를 가능성이 커질 수 있다. 이러한 액상 솔더의 비대칭 흐름에 의해 선 O-X 방향(F)으로 연장된 솔더볼(190)이 형성될 수 있다.
다른 예로, 도 10e의 자외선 경화에 의하더라도 도 10d의 돌출부(180p)가 사라지지 아니하고 잔류할 수 있다. 이 경우 도 4a 및 4b에 도시된 바와 같이 낮은 레벨의 제1 표면(180sa), 높은 레벨의 제2 표면(180sb), 그리고 솔더 패드(110)의 가장자리에 인접하는 돌출부(180p)를 갖는 솔더 마스크막(180)이 형성될 수 있다.
<응용예>
도 11a 내지 11c는 본 발명의 실시예에 따른 전기적 패턴들의 배열이 적용된 반도체 장치들을 도시한 단면도들이다.
도 11a를 참조하면, 기판(90) 상에 반도체 칩(50)이 실장되어 솔더볼들(190)을 통해 기판(90)과 반도체 칩(50)이 전기적으로 연결될 수 있다. 고온 환경에 의해 반도체 칩(50)이 상측 방향으로 볼록하게 휘어지는 경향을 가지는 경우가 있을 수 있다. 이 경우, 기판(90)의 에지(90e)에서 솔더볼들(190)의 브릿지 현상이 현저해질 수 있다. 일례에 따르면, 솔더볼들(190)의 브릿지 현상을 억제하기 위해 기판(90)의 에지(90e)에 본 실시예에 따른 전기적 패턴들(100,200,400)의 배열들 중 적어도 어느 하나가 국부적으로 제공될 수 있다.
도 11b를 참조하면, 고온 환경에 의해 반도체 칩(50)가 하측 방향으로 오목하게 휘어지는 경향을 가지는 경우가 있을 수 있다. 이 경우, 기판(90)의 센터(90c)에서 솔더볼들(190)의 브릿지 현상이 현저해질 수 있다. 일례에 따르면, 솔더볼들(190)의 브릿지 현상을 억제하기 위해 기판(90)의 센터(90c)에 본 실시예에 따른 전기적 패턴들(100,200,400)의 배열들 중 적어도 어느 하나가 국부적으로 제공될 수 있다.
도 11c를 참조하면, 패키지 기판(12) 상에 플립칩 본딩된 반도체 칩(13)을 몰드막(14)으로 몰딩한 반도체 패키지(10)가 보드(11) 상에 실장되어 반도체 장치(1000)를 구성할 수 있다. 솔더볼(22)에 의해 반도체 칩(13)과 패키지 기판(12)이 전기적으로 연결되고, 솔더볼(21)에 의해 반도체 패키지(10)와 보드(11)가 전기적으로 연결될 수 있다.
본 실시예에 따른 전기적 패턴들(100,200,400)의 배열들 중 적어도 어느 하나가 반도체 장치(1000)에 적용될 수 있다. 가령, 전기적 패턴들(100,200,400)의 배열들 중 적어도 어느 하나는 보드(11)의 상면(11a), 패키지 기판(12)의 상면(12a)과 하면(12b), 그리고 반도체 칩(13)의 표면(13a) 중 적어도 어느 하나에 적용될 수 있다. 반도체 칩(13)의 표면(13a)은 활성면일 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 기판 상에 배열된 복수개의 전기적 패턴을 포함하고,
    상기 전기적 패턴은:
    솔더볼이 접속되는 패드;
    상기 패드의 일측으로부터 연장되어 전기적 신호를 상기 패드로 전달하는 전기적 트레이스;
    상기 패드의 다른 일측으로부터 연장된 제1 더미 트레이스; 및
    상기 제1 더미 트레이스를 상기 전기적 트레이스를 연결하는 제1 연결선을 포함하고,
    상기 제1 더미 트레이스는 상기 패드를 사이에 두고 상기 전기적 트레이스를 일직선상으로 마주보지 않는 전기적 장치.
  2. 제1항에 있어서,
    상기 제1 더미 트레이스는 상기 패드를 중심으로 상기 전기적 트레이스와 90도 간격으로 이격된 전기적 장치.
  3. 제1항에 있어서,
    상기 전기적 패턴은,
    상기 패드의 또 다른 일측으로부터 연장된 제2 더미 트레이스를 더 포함하는 전기적 장치.
  4. 제3항에 있어서,
    상기 제2 더미 트레이스는 상기 패드를 사이에 두고 상기 전기적 트레이스를 일직선상으로 마주보는 전기적 장치.
  5. 제3항에 있어서,
    상기 전기적 패턴은,
    상기 제2 더미 트레이스와 상기 전기적 트레이스를 전기적으로 연결하는 제2 연결선을 더 포함하는 전기적 장치.
  6. 제3항에 있어서,
    상기 제2 더미 트레이스는 상기 제1 더미 트레이스와 90도 간격으로 이격된 전기적 장치.
  7. 제1항에 있어서,
    상기 기판 상에 제공되어 상기 전기적 패턴을 일부 덮되 상기 패드를 개방하는 오프닝을 갖는 솔더 마스크막을 더 포함하고,
    상기 솔더 마스크막은:
    상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮는 제1 마스크막; 및
    상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮지 않는 제2 마스크막을 포함하고,
    상기 제1 마스크막의 표면은 상기 제2 마스크막의 표면에 비해 높은 레벨을 갖는 전기적 장치.
  8. 제7항에 있어서,
    상기 솔더볼은 상기 제2 마스크막의 제1 표면 상에 비해 상기 제1 마스크막의 제1 표면 상으로 더 확장된 전기적 장치.
  9. 제1항에 있어서,
    상기 전기적 패턴들 중 인접한 한 쌍의 전기적 패턴들은 해당하는 전기적 트레이스들이 서로 마주보는 형태로 대칭을 이루는 전기적 장치.
  10. 제9항에 있어서,
    상기 한 쌍의 전기적 패턴들에 해당하는 제1 더미 트레이스들은 서로 반대 방향으로 연장되는 전기적 장치.
  11. 기판 상에 제공된 복수개의 전기적 패턴; 및
    상기 기판 상에 제공되어 상기 전기적 패턴을 덮되 상기 전기적 패턴의 일부를 개방하는 오프닝을 갖는 솔더 마스크막을 포함하고,
    상기 전기적 패턴은:
    상기 오프닝에 의해 노출되어 솔더볼이 접속되는 패드;
    상기 패드의 일측으로부터 연장되어 전기적 신호를 상기 패드로 전달하는 전기적 트레이스;
    상기 패드의 다른 일측으로부터 연장된 제1 더미 트레이스; 및
    상기 제1 더미 트레이스를 상기 전기적 트레이스를 연결하는 제1 연결선을 포함하고,
    상기 제1 더미 트레이스는 상기 패드를 중심으로 상기 전기적 트레이스와 90도 간격으로 이격된 전기적 장치.
  12. 제11항에 있어서,
    상기 전기적 패턴들은 해당하는 전기적 트레이스들이 서로 마주보는 형태로 대칭을 이루는 전기적 장치.
  13. 제12항에 있어서,
    상기 전기적 패턴들은 해당하는 제1 더미 트레이스들이 서로 반대되는 방향으로 연장되는 형태로 배열된 전기적 장치.
  14. 제11항에 있어서,
    상기 솔더 마스크막은:
    상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮는 제1 마스크막; 및
    상기 전기적 트레이스와 상기 제1 더미 트레이스를 덮지 아니하며 상기 패드의 일부를 덮는 제2 마스크막을 포함하고,
    상기 제1 마스크막은 상기 제2 마스크막에 비해 낮은 표면을 갖는 전기적 장치.
  15. 제11항에 있어서,
    상기 전기적 패턴은 상기 패드의 다른 일측으로부터 연장된 제2 더미 트레이스를 더 포함하고,
    상기 제2 더미 트레이스는, 상기 패드를 사이에 두고 상기 전기적 트레이스를 마주보며 상기 패드를 중심으로 상기 제1 더미 트레이스와 90도 간격으로 이격된 전기적 장치.
  16. 제15항에 있어서,
    상기 전기적 패턴은,
    상기 제1 더미 트레이스와 상기 제2 더미 트레이스를 연결하는 제2 연결선을 더 포함하는 전기적 장치.
  17. 제15항에 있어서,
    상기 전기적 패턴은,
    상기 패드의 또 다른 일측으로부터 연장된 제3 더미 트레이스를 더 포함하고,
    상기 제3 더미 트레이스는 상기 패드를 사이에 두고 상기 제1 더미 트레이스를 마주보며 상기 패드를 중심으로 상기 전기적 트레이스와 상기 제2 더미 트레이스 각각과 90도 간격으로 이격된 전기적 장치.
  18. 제17항에 있어서,
    상기 전기적 패턴은,
    상기 제1 더미 트레이스와 상기 제2 더미 트레이스를 연결하는 제2 연결선;
    상기 제2 더미 트레이스와 상기 제3 더미 트레이스를 연결하는 제3 연결선; 및
    상기 제3 더미 트레이스와 상기 전기적 트레이스를 연결하는 제4 연결선 중에서 적어도 어느 하나를 더 포함하는 전기적 장치.
  19. 제11항에 있어서,
    상기 전기적 패턴들은 상기 기판 상에 규칙적 혹은 불규칙적으로 배열된 전기적 장치.
  20. 제11항에 있어서
    상기 전기적 패턴들은 상기 기판 상에 국부적으로 배열된 전기적 장치.
KR1020150076456A 2015-05-29 2015-05-29 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 KR102408126B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150076456A KR102408126B1 (ko) 2015-05-29 2015-05-29 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
CN201610340110.1A CN106206519B (zh) 2015-05-29 2016-05-20 包括用于抑制焊桥的电气图案的电气装置
US15/164,502 US9728516B2 (en) 2015-05-29 2016-05-25 Electric apparatus including electric patterns for suppressing solder bridges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076456A KR102408126B1 (ko) 2015-05-29 2015-05-29 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치

Publications (2)

Publication Number Publication Date
KR20160140174A true KR20160140174A (ko) 2016-12-07
KR102408126B1 KR102408126B1 (ko) 2022-06-13

Family

ID=57399063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076456A KR102408126B1 (ko) 2015-05-29 2015-05-29 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치

Country Status (3)

Country Link
US (1) US9728516B2 (ko)
KR (1) KR102408126B1 (ko)
CN (1) CN106206519B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140622A1 (ko) * 2022-01-18 2023-07-27 엘지이노텍 주식회사 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962838B (zh) * 2017-05-22 2020-06-19 中芯国际集成电路制造(上海)有限公司 扇出结构和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
JP2007317842A (ja) * 2006-05-25 2007-12-06 Elpida Memory Inc プリント配線基板及びこれを用いた半導体パッケージ
JP2009147053A (ja) * 2007-12-13 2009-07-02 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112635A (ja) 1992-09-30 1994-04-22 Sharp Corp 配線基板
JPH11177225A (ja) * 1997-12-15 1999-07-02 Toshiba Corp プリント基板
JP3442648B2 (ja) 1998-03-12 2003-09-02 株式会社日立製作所 ボールグリッドアレイ型半導体装置
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
US6373139B1 (en) 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
US6417463B1 (en) 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
TW479334B (en) 2001-03-06 2002-03-11 Siliconware Precision Industries Co Ltd Electroplated circuit process in the ball grid array chip package structure
KR20050081472A (ko) 2004-02-13 2005-08-19 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2007059530A (ja) 2005-08-23 2007-03-08 Ngk Spark Plug Co Ltd 配線基板
KR20090041936A (ko) 2007-10-25 2009-04-29 주식회사 동부하이텍 반도체 소자의 금속 패드
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
JP2011096909A (ja) 2009-10-30 2011-05-12 Nec Saitama Ltd 電子回路装置
US8273994B2 (en) 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
US9000876B2 (en) 2012-03-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor for post passivation interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
JP2007317842A (ja) * 2006-05-25 2007-12-06 Elpida Memory Inc プリント配線基板及びこれを用いた半導体パッケージ
JP2009147053A (ja) * 2007-12-13 2009-07-02 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140622A1 (ko) * 2022-01-18 2023-07-27 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20160351517A1 (en) 2016-12-01
CN106206519B (zh) 2020-08-04
KR102408126B1 (ko) 2022-06-13
US9728516B2 (en) 2017-08-08
CN106206519A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
KR100649709B1 (ko) 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
KR102408126B1 (ko) 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
JP2001244384A (ja) ベアチップ搭載プリント配線基板
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2007234988A (ja) 半導体素子の実装基板及び実装方法
KR101443969B1 (ko) 인쇄회로기판 및 그 제조 방법
TWI624011B (zh) 封裝結構及其製法
WO2017150060A1 (ja) 実装構造及びモジュール
TW201507564A (zh) 電路板及其製作方法
KR20220007674A (ko) 플레이스드 볼 구조 및 제조 공정
CN113644033A (zh) 防潮覆晶薄膜封装及其制造方法
JP2006237367A (ja) プリント配線板
KR101741794B1 (ko) 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법
JP2004214255A (ja) 電子部品の接続構造
JP7172663B2 (ja) 半導体装置
JP2013145824A (ja) 配線板、電子ユニット及び配線板の製造方法
JP2013219284A (ja) 電子部品実装基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant