JP2011096909A - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP2011096909A JP2011096909A JP2009250683A JP2009250683A JP2011096909A JP 2011096909 A JP2011096909 A JP 2011096909A JP 2009250683 A JP2009250683 A JP 2009250683A JP 2009250683 A JP2009250683 A JP 2009250683A JP 2011096909 A JP2011096909 A JP 2011096909A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- connection terminals
- solder balls
- circuit device
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】異電位の半田ボールのブリッジを良好に防止することができる電子回路装置を提供する。
【解決手段】電子回路装置100は、第一電子部品110の上面と第二電子部品120の下面との少なくとも一方の中央領域で電位が共通で隣接する複数のランド111の一部または全部がランド111を統合することにより半田ボール130とともに一体化されている。このため、リフロー処理などにより中央領域が相互に近接するような湾曲が第一電子部品110と第二電子部品120とに発生しても、そこに位置する半田ボール130が一体化されている。従って、この半田ボール130が上下方向に圧縮されることにより前後左右に膨張することが抑制されるので、一体化されている中央領域の半田ボール130が周囲の異電位の半田ボール130とブリッジすることを良好に防止することができる。
【選択図】図1
【解決手段】電子回路装置100は、第一電子部品110の上面と第二電子部品120の下面との少なくとも一方の中央領域で電位が共通で隣接する複数のランド111の一部または全部がランド111を統合することにより半田ボール130とともに一体化されている。このため、リフロー処理などにより中央領域が相互に近接するような湾曲が第一電子部品110と第二電子部品120とに発生しても、そこに位置する半田ボール130が一体化されている。従って、この半田ボール130が上下方向に圧縮されることにより前後左右に膨張することが抑制されるので、一体化されている中央領域の半田ボール130が周囲の異電位の半田ボール130とブリッジすることを良好に防止することができる。
【選択図】図1
Description
本発明は、平板状の第一電子部品と第二電子部品とを前後左右に配列された半田ボールで接合するとともに導通させた電子回路装置に関し、特に、製造工程で第一電子部品と第二電子部品との少なくとも一方に特定の湾曲が発生することがある電子回路装置に関する。
図7に示すように、CSP(Chip Size Package)をプリント配線板に実装する場合、自重や熱膨張などの理由によりパッケージやプリント配線板に反りが発生することがある。この課題は、昨今の薄型化により、顕著となっている。一方、改善はコストアップ、厚みアップを要するため困難であり、反りは薄型化に伴う大きな課題となっている。
現状、半田付けがグリッド状である部品のランド設計では、同電位で隣接する電極が繋がっている場合でも、図8の如くレジストによって分割する。このため、半田付け形状として図9の様に別々の半田接合部を形成している。
この様なランド設計においてCSPを実装する場合、図10に示すように、反りが発生してパッケージとプリント配線板の高さ方向のクリアランスが狭くなると、図11の様に半田ボールが幅方向へ広がり、半田ボール間のクリアランスが狭くなる。
クリアランスが狭くなると隣接半田ボールと結合し、半田ブリッジが発生し易くなる。特に、電気的不良となる異電位ランドとの半田ブリッジは同電位ランドと比較して、高さが低い方向にあるので発生しやすい傾向がある。半田ボール間のクリアランス確保には、中央部分の半田印刷量を減らすことが効果的であるが、半田印刷量の減少には限界があり、適用できないものがあった。
例えば、実装したBGA(Ball Grid Array)の電極端子の半田付け部分を大きくして、半田接続部分にクラックが生じないようにする提案がある。その場合、プリント配線板とバンプ電極を介して接続された裏面電極型電気部品において、プリント配線板との接続部分の応力が生じやすい位置に、配線板の統合ランドにて統合が可能な特定電極を集める。
また、裏面電極型電気部品を実装するための基板において、裏面電極型電気部品の統合が可能な特定電極をバンプ接続するための統合ランドを備える(例えば、特許文献1参照)。
さらに、平板状の部品をプリント基板上に実装する場合に、部品の外部からの衝撃、曲げなどの機械的応力や熱応力に対する耐性を向上させる提案もある。その場合、プリント基板の上面には、一例として四隅の2×2ランド分の各領域に、他のランドより大きな統合ランドが形成され、統合ランドとチップキャリアの2×2の電極が半田ボールを介して半田付けされる(例えば、特許文献2参照)。
しかし、特許文献1の技術では、半田接続部分のクラック防止しか想定していない。このため、プリント配線板との接続部分の応力が生じやすい位置として四隅を想定し、そこにのみ統合ランドを配置している。
従って、プリント配線基板とCSPとの結合強度が四隅のみ強化されていることになる。このため、図10に示すように、リフロー処理などにより中央領域が相互に近接するような湾曲がプリント配線基板とCSPとに発生したような場合、中央領域の半田ボールは上下方向に圧縮されることで前後左右に膨張することになる。この場合、図11に示すように、中央領域の半田ボールが周囲の異電位の半田ボールとブリッジすることがある。
本発明は上述のような課題に鑑みてなされたものであり、第一電子部品と第二電子部品とに特定の湾曲が発生する場合でも、異電位の半田ボールのブリッジを良好に防止することができる電子回路装置を提供するものである。
本発明の第一の電子回路装置は、矩形の平板状で上面に複数の接続端子が前後左右に配列されて形成されている第一電子部品と、第一電子部品と同等な矩形の平板状で下面に複数の接続端子が前後左右に配列されて形成されている第二電子部品と、第一電子部品の複数の接続端子と第二電子部品の複数の接続端子とを個々に連結して導通させる複数の半田ボールと、を有し、第一電子部品の上面と第二電子部品の下面との少なくとも一方の中央領域で電位が共通で隣接する複数の接続端子の一部または全部が接続端子を統合することにより半田ボールとともに一体化されている。
本発明の第二の電子回路装置は、矩形の平板状で上面に複数の接続端子が前後左右に配列されて形成されている第一電子部品と、第一電子部品と同等な矩形の平板状で下面に複数の接続端子が前後左右に配列されて形成されている第二電子部品と、第一電子部品の複数の接続端子と第二電子部品の複数の接続端子とを個々に連結して導通させる複数の半田ボールと、を有し、第一電子部品の上面と第二電子部品の下面との少なくとも一方の外周領域で電位が共通で隣接する複数の接続端子の一部または全部が接続端子を統合することにより半田ボールとともに一体化されている。
なお、本発明では前後左右上下の方向を規定しているが、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
本発明の第一の電子回路装置では、第一電子部品の上面と第二電子部品の下面との少なくとも一方の中央領域で電位が共通で隣接する複数の接続端子の一部または全部が当該接続端子を統合することにより半田ボールとともに一体化されている。このため、例えば、リフロー処理などにより中央領域が相互に近接するような湾曲が第一電子部品と第二電子部品とに発生しても、そこに位置する半田ボールが一体化されている。従って、その半田ボールが上下方向に圧縮されることにより前後左右に膨張することが抑制されるので、一体化されている中央領域の半田ボールが周囲の異電位の半田ボールとブリッジすることを良好に防止することができる。
本発明の第二の電子回路装置では、第一電子部品の上面と第二電子部品の下面との少なくとも一方の外周領域で電位が共通で隣接する複数の接続端子の一部または全部が当該接続端子を統合することにより半田ボールとともに一体化されている。このため、例えば、リフロー処理などにより外周領域が相互に近接するような湾曲が第一電子部品と第二電子部品とに発生しても、そこに位置する半田ボールが一体化されている。従って、この半田ボールが上下方向に圧縮されることにより前後左右に膨張することが抑制されるので、一体化されている外周領域の半田ボールが中央領域の異電位の半田ボールとブリッジすることを良好に防止することができる。
本発明の実施の第一の形態を図1および図2を参照して以下に説明する。なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。従って、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
本実施の形態の電子回路装置100は、図1に示すように、矩形の平板状で上面に複数のランド111が前後左右に配列されて形成されているプリント配線基板などの第一電子部品110と、第一電子部品110と同等な矩形の平板状で下面に複数の接続端子(図示せず)が前後左右に配列されて形成されているCSPなどの第二電子部品120と、第一電子部品110の複数のランド111と第二電子部品120の複数の接続端子とを個々に連結して導通させる複数の半田ボール130と、を有する。
ただし、本実施の形態の電子回路装置100では、図1および図2に示すように、第一電子部品110の上面の中央領域で電位が共通で隣接する複数のランド111の一部または全部が、ランド111を統合することにより半田ボール130とともに一体化されている。
なお、第一電子部品110のランド111は、従来と同様に、通常はレジスト140により区分されている。そこで、そのレジスト140を必要により選択的に排除することにより、上述のように複数のランド111が一体化される。
上述のような構成において、本実施の形態の電子回路装置100では、プリント配線基板などの第一電子部品110の上面とCSPなどの第二電子部品120の下面との少なくとも一方の中央領域で電位が共通で隣接する複数のランド111が統合されて半田ボール130とともに一体化されている。すなわち、本実施の形態の電子回路装置100は、周縁に分散配置された多数のランドよりも面積の大きな統合ランドが、中央領域に少なくとも一つ配置されている。そして、統合ランドと、その対向面とが、半田ボール130で電気的に接続されている。
このため、例えば、図10に示すように、リフロー処理などにより中央領域が相互に近接するような湾曲が第一電子部品110と第二電子部品120とに発生しても、そこに位置する半田ボール130が一体化されている。
このため、半田ボール130が上下方向に圧縮されることにより前後左右に膨張することが抑制される。従って、一体化されている中央領域の半田ボール130が周囲の異電位の半田ボール130とブリッジすることを良好に防止することができる。
しかも、上述のように複数が一体化された半田ボール130は当然ながら面積が増大しているので、第一電子部品110の上面と第二電子部品120の下面との接合の強度も向上させることができる。
ここで、統合ランドは、電子回路装置100の中央領域における同電位の複数のランドのすべてを統合したものでもよく、または当該複数のうちの一部を統合したものでもよい。
また、本実施の形態において第一電子部品110または第二電子部品120の中央領域とは、これらの部品の外周領域を除く意味であり、厳密な中心点を内包することを必ずしも要しない。例えば、電子回路装置100に複数個の統合ランドを設ける場合には、第一電子部品110または第二電子部品120の中心点には統合ランドを非形成とし、中心点の周りに複数個の統合ランドを円周上に分散配置してもよい。
ここで、統合ランドは、電子回路装置100の中央領域における同電位の複数のランドのすべてを統合したものでもよく、または当該複数のうちの一部を統合したものでもよい。
また、本実施の形態において第一電子部品110または第二電子部品120の中央領域とは、これらの部品の外周領域を除く意味であり、厳密な中心点を内包することを必ずしも要しない。例えば、電子回路装置100に複数個の統合ランドを設ける場合には、第一電子部品110または第二電子部品120の中心点には統合ランドを非形成とし、中心点の周りに複数個の統合ランドを円周上に分散配置してもよい。
つぎに、本発明の実施の第二の形態を図3ないし図5を参照して以下に説明する。本実施の形態の電子回路装置200は、図3に示すように、矩形の平板状で上面に複数のランド111が前後左右に配列されて形成されているプリント配線基板などの第一電子部品110と、第一電子部品110と同等な矩形の平板状で下面に複数の接続端子(図示せず)が前後左右に配列されて形成されているCSPなどの第二電子部品120と、第一電子部品110の複数のランド111と第二電子部品120の複数の接続端子とを個々に連結して導通させる複数の半田ボール130と、を有する。
ただし、本実施の形態の電子回路装置200では、図3および図4に示すように、第一電子部品110の上面の外周領域で電位が共通で隣接する複数のランド111の一部または全部がランド111を統合することにより半田ボール130とともに一体化されている。
本実施の形態の電子回路装置200では、第一電子部品110の上面と第二電子部品120の下面との少なくとも一方の外周領域で電位が共通で隣接する複数のランド111が統合されて半田ボール130とともに一体化されている。
このため、例えば、図5に示すように、リフロー処理などにより外周領域が相互に近接するような湾曲が第一電子部品110と第二電子部品120とに発生しても、そこに位置する半田ボール130が一体化されている。
このため、半田ボール130が上下方向に圧縮されることにより前後左右に膨張することが抑制される。従って、一体化されている外周領域の半田ボール130が中央領域の異電位の半田ボール130とブリッジすることを良好に防止することができる。
しかも、上述のように複数が一体化された半田ボール130は当然ながら面積が増大しているので、第一電子部品110の上面と第二電子部品120の下面との接合の強度も向上させることができる。
上述した第一/第二の実施の形態のように、本発明では、第一電子部品110と第二電子部品120とに発生する湾曲が判明しているとき、その湾曲により相互に近接する位置のランド111を半田ボール130とともに一体化しておくことにより、ブリッジを防止する。
さらに換言すると、本発明では、第一電子部品110と第二電子部品120とに発生する湾曲が判明しているとき、その湾曲により相互に近接する位置に同電位のランド111を集中させておき、半田ボール130とともに一体化しておくことにより、ブリッジを防止する。
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では第一電子部品110がプリント配線基板からなり、第二電子部品120がCSPからなることを想定した。
しかし、図6に示すように、本発明はPOP(Package On Package)のプリPOP工程にも有効である。また、CSP以外にLGA(Land Grid Array)等の裏面電極部品にも有効であり、レジスト以外にFPC(Flexible Printed Circuit-board)に使用されるカバーレイ等の絶縁材料にも有効である。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
100 電子回路装置
110 第一電子部品
111 ランド
120 第二電子部品
130 半田ボール
140 レジスト
200 電子回路装置
110 第一電子部品
111 ランド
120 第二電子部品
130 半田ボール
140 レジスト
200 電子回路装置
Claims (2)
- 矩形の平板状で上面に複数の接続端子が前後左右に配列されて形成されている第一電子部品と、
前記第一電子部品と同等な矩形の平板状で下面に複数の接続端子が前後左右に配列されて形成されている第二電子部品と、
前記第一電子部品の複数の前記接続端子と前記第二電子部品の複数の前記接続端子とを個々に連結して導通させる複数の半田ボールと、を有し、
前記第一電子部品の上面と前記第二電子部品の下面との少なくとも一方の中央領域で電位が共通で隣接する複数の前記接続端子の一部または全部が前記接続端子を統合することにより前記半田ボールとともに一体化されている電子回路装置。 - 矩形の平板状で上面に複数の接続端子が前後左右に配列されて形成されている第一電子部品と、
前記第一電子部品と同等な矩形の平板状で下面に複数の接続端子が前後左右に配列されて形成されている第二電子部品と、
前記第一電子部品の複数の前記接続端子と前記第二電子部品の複数の前記接続端子とを個々に連結して導通させる複数の半田ボールと、を有し、
前記第一電子部品の上面と前記第二電子部品の下面との少なくとも一方の外周領域で電位が共通で隣接する複数の前記接続端子の一部または全部が前記接続端子を統合することにより前記半田ボールとともに一体化されている電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250683A JP2011096909A (ja) | 2009-10-30 | 2009-10-30 | 電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250683A JP2011096909A (ja) | 2009-10-30 | 2009-10-30 | 電子回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011096909A true JP2011096909A (ja) | 2011-05-12 |
Family
ID=44113510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009250683A Pending JP2011096909A (ja) | 2009-10-30 | 2009-10-30 | 電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011096909A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728516B2 (en) | 2015-05-29 | 2017-08-08 | Samsung Electronics Co., Ltd. | Electric apparatus including electric patterns for suppressing solder bridges |
-
2009
- 2009-10-30 JP JP2009250683A patent/JP2011096909A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728516B2 (en) | 2015-05-29 | 2017-08-08 | Samsung Electronics Co., Ltd. | Electric apparatus including electric patterns for suppressing solder bridges |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005750B2 (en) | Substrate with reinforced contact pad structure | |
TWI381510B (zh) | 具有屏蔽蓋體之晶片封裝結構 | |
JP2006210852A (ja) | 表面実装型回路部品を実装する回路基板及びその製造方法 | |
JP2010245455A (ja) | 基板および半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
TWI493668B (zh) | 接墊結構、線路載板及積體電路晶片 | |
JP2006253519A (ja) | 半導体装置 | |
JP2011096909A (ja) | 電子回路装置 | |
JP2009239240A5 (ja) | ||
KR100701695B1 (ko) | 칩 사이즈 패키지 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JP5017991B2 (ja) | プリント配線板、電子装置 | |
KR20100123415A (ko) | 인쇄회로기판 | |
TWI488272B (zh) | 線路板及晶片封裝結構 | |
JP2008141036A (ja) | プリント基板およびその製造方法 | |
JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP7425587B2 (ja) | 電子制御装置 | |
US12087675B2 (en) | Semiconductor device and mounting structure thereof | |
JP2021190526A (ja) | 基板、電子部品、及び電子機器 | |
JP2012069772A (ja) | 半導体装置およびその製造方法 | |
JP2024039752A (ja) | 半導体装置 | |
JP4640950B2 (ja) | 半導体装置 |