JP7425587B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP7425587B2
JP7425587B2 JP2019219469A JP2019219469A JP7425587B2 JP 7425587 B2 JP7425587 B2 JP 7425587B2 JP 2019219469 A JP2019219469 A JP 2019219469A JP 2019219469 A JP2019219469 A JP 2019219469A JP 7425587 B2 JP7425587 B2 JP 7425587B2
Authority
JP
Japan
Prior art keywords
solder ball
protrusion
land
solder
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019219469A
Other languages
English (en)
Other versions
JP2021089968A (ja
Inventor
壮志 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2019219469A priority Critical patent/JP7425587B2/ja
Publication of JP2021089968A publication Critical patent/JP2021089968A/ja
Application granted granted Critical
Publication of JP7425587B2 publication Critical patent/JP7425587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子制御装置に関する。
近年、電子機器の小型化に対応するために、電子機器に搭載される半導体装置を基板に高密度に実装することが要求され、それに伴って半導体装置の高機能化、小型化が進んでいる。上述の要求を満たすべく提案されている半導体装置パッケージの一つが、ボール・グリッド・アレイパッケージ(以下、文中ではBGAパッケージと表記)と呼ばれているものである(例えば、特許文献1参照)。これはパッケージの下部に、外部接続端子として、はんだボールを格子状に並べた電極形状を備えている。
特開2018-125370号公報
上述のBGAパッケージを基板に実装して使用する際に、BGAパッケージと基板とのはんだ接続部に加わる熱的、機械的な変形応力が、はんだ接続寿命信頼性を低下させるという問題がある。
ここで、パッケージ外周部から外側へガルウィング形状に延びている金属端子を有するQFP(Quad Flat Package)等の従来パッケージにおいては、金属端子が変形することではんだ接続部に加わる変形応力が緩和されるため、はんだ接続寿命信頼性への影響を小さくすることが出来た。しかし、BGAパッケージ(半導体パッケージ)では、接続端子はボール形状であり、変形応力を緩和することは出来ない。
そこで本発明は、半導体パッケージと基板のランドとの間のはんだ接続の信頼性を向上することができる電子制御装置を提供することを目的としている。
上記目的を達成するために、本発明は、複数のはんだボールを有する半導体パッケージと、前記半導体パッケージが実装される基板と、を備え、前記基板は、前記半導体パッケージの角に最も近い第1はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第2はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第3はんだボールと、に接合されるランドを有し、前記ランドは、前記第1はんだボールと前記第2はんだボールとの間に配置され、前記半導体パッケージ側の前記ランドの面から前記半導体パッケージに向かって突き出るリブ状の第1突起と、前記第1はんだボールと前記第3はんだボールとの間に配置され、前記半導体パッケージ側の前記ランドの面から前記半導体パッケージに向かって突き出るリブ状の第2突起と、を有する

本発明によれば、半導体パッケージと基板のランドとの間のはんだ接続の信頼性を向上することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施形態1のパッケージを上面側から示した図である。 本発明の実施形態1のパッケージの断面を示した図である。 本発明の実施形態2のパッケージを上面側から示した図である。 本発明の実施形態2のパッケージの断面を示した図である。 本発明の実施形態3のパッケージを上面側から示した図である。 本発明の実施形態3のパッケージの断面を示した図である。 本発明の実施形態4のパッケージを上面側から示した図である。 本発明の実施形態4のパッケージの断面を示した図である。
以下、実施形態1~4について図面を用いて説明する。
(実施形態1)
図1および図2に本発明の代表的な実施形態1を示す。なお図2は図1におけるA-A断面図である。図1は本発明を適用したBGAパッケージ100およびプリント基板170を、パッケージ上面101からパッケージ下面102の方向に見た時の図である。BGAパッケージ100は、半導体チップ120を腐食から保護することを目的として設定したモールド樹脂110と、半導体チップ120と電気的に接続するインターポーザ基板130と、インターポーザ基板130から外部へ電気的に接続する電極部140、141および142と、電極部140、141および142を電気的に保護するオーバーコート150から成る。
電極部140、141および142は電極部側面及び基板側の面がオーバーコート150で覆われている、はんだマスク定義パッド(SolderMaskDefinedパッド、以下SMDパッドと表記)となっている。BGAパッケージ100は電極部140、141および142において、はんだボール160、161および162を介してプリント基板170上に設けられたランド180および181に電気的および機械的に接合されている。
ランド180および181はランド側面部及びパッケージ側の面の一部をレジスト190で覆われている、SMDパッドとなっている。また、ランド180は突起部185を持ち、はんだボール160と隣接するはんだボール161および163と電気的および機械的に接合されている。
換言すれば、電子制御装置(ECU:Electronic Control Unit)は、複数のはんだボール(160、161、162等)を有するBGAパッケージ100(半導体パッケージ)と、BGAパッケージ100が実装されるプリント基板170(基板)と、を備える。プリント基板170は、BGAパッケージ100の角に最も近いはんだボール160(第1はんだボール)と、はんだボール160に隣接し、かつ、複数のはんだボールのうち外周に位置するはんだボール161(第2はんだボール)と、はんだボール160に隣接し、かつ、複数のはんだボールのうち外周に位置するはんだボール163(第3はんだボール)と、に接合されるランド180を有する。
これにより、はんだクラックの発生しやすいコーナの3個のはんだボールとランドが一体化される。その結果、半導体パッケージと基板のランドとの間のはんだ接続の信頼性を向上することができる。
本実施形態では、ランド180の形状は、鉤状である。これにより、はんだクラックの発生しやすいコーナから外周に沿ってランドが一体化される。その結果、例えば、外周に沿ってクラックが進行しにくい。
また、ランド180は、突起部185(第1突起)と突起部186(第2突起)とを有する。突起部185(第1突起)は、はんだボール160(第1はんだボール)とはんだボール161(第2はんだボール)との間に配置され、BGAパッケージ100(半導体パッケージ)に向かって突き出ている。突起部186(第2突起)は、はんだボール160(第1はんだボール)とはんだボール163(第3はんだボール)との間に配置され、BGAパッケージ100に向かって突き出ている。これにより、プリント基板170に設けられるランド180の剛性が向上する。
すなわち、本実施形態によれば、ランド180は突起部185を持つため剛性が高くなり、外部からの応力印可に対し抵抗力を持つ。このため、BGAパッケージ100の線膨張係数とプリント基板170の線膨張係数の差分に起因する変形応力が図2の系に印可された場合、ランド180ははんだボール160、161および163のすべてを伴って変形し、応力を分散することが可能であるため、結果的にはんだ接続寿命を長くすることが出来る。
なお、図1および図2で示した集積回路パッケージは例示的なものであり、例えばランド180の範囲をはんだボール160に隣接するはんだボール161および163だけでなく、はんだボール162や166への拡張も可能とする。
(実施形態2)
図3および図4に本発明の実施形態2を示す。なお図4は図3におけるA-A断面図である。図3は本発明を適用したBGAパッケージ200およびプリント基板270を、パッケージ上面201からパッケージ下面202の方向に見た時の図である。BGAパッケージ200は、半導体チップ220を腐食から保護することを目的として設定したモールド樹脂210と、半導体チップ220と電気的に接続するインターポーザ基板230と、インターポーザ基板230から外部へ電気的に接続する電極部240、241および242と、電極部240、241および242を電気的に保護するオーバーコート250から成る。
電極部240、241および242は電極部側面及び基板側の面がオーバーコート250で覆われている、SMDパッドとなっている。BGAパッケージ200は電極部240、241および242において、はんだボール260、261および262を介してプリント基板270上に設けられたランド280および281に電気的および機械的に接合されている。ランド280および281はランド側面部及びパッケージ側の面の一部をレジスト290で覆われている、SMDパッドとなっている。また、ランド280は突起部285および286を持ち、はんだボール260と隣接するはんだボール261および263と電気的および機械的に接合されている。
換言すれば、ランド280は、突起部285(第1突起)と突起部287(第2突起)に加えて、突起部286(第3突起)と突起部288(第4突起)とを有する。突起部286(第3突起)は、はんだボール260(第1はんだボール)とはんだボール261(第2はんだボール)との間に配置され、BGAパッケージ200(半導体パッケージ)に向かって突き出ている。突起部288(第4突起)は、はんだボール260(第1はんだボール)とはんだボール263(第3はんだボール)との間に配置され、BGAパッケージ200に向かって突き出ている。これにより、プリント基板270に設けられるランド280の剛性がさらに向上する。
すなわち、本実施形態によれば、ランド280は突起部285および286のように突起部が複数あるため、ランド280は剛性がさらに高くなり、外部からの応力印可に対し抵抗力を持つ。このため、BGAパッケージ200の線膨張係数とプリント基板270の線膨張係数の差分に起因する変形応力が図4の系に印可された場合、ランド280ははんだボール260、261および263のすべてを伴って変形し、応力を分散することが可能であるため、結果的にはんだ接続寿命を長くすることが出来る。
なお、図3および図4で示した集積回路パッケージは例示的なものであり、例えばランド280の範囲をはんだボール260に隣接するはんだボール261および263だけでなく、はんだボール262や266への拡張も可能とする。
本実施形態では、隣接する2つのはんだボールの間に配置される突起部(突起部285等)は2個であるが、3個以上であってもよい。なお、突起部は、例えば、ランド280の表面を削ることにより作成される。
(実施形態3)
図5および図6に本発明の実施形態3を示す。なお図6は図5におけるA-A断面図である。図5は本発明を適用したBGAパッケージ300およびプリント基板370を、パッケージ上面301からパッケージ下面302の方向に見た時の図である。BGAパッケージ300は、半導体チップ320を腐食から保護することを目的として設定したモールド樹脂310と、半導体チップ320と電気的に接続するインターポーザ基板330と、インターポーザ基板330から外部へ電気的に接続する電極部340、341および342と、電極部340、341および342を電気的に保護するオーバーコート350から成る。
電極部340、341および342は電極部側面及び基板側の面がオーバーコート350で覆われている、SMDパッドとなっている。BGAパッケージ300は電極部340、341および342において、はんだボール360、361および362を介してプリント基板370上に設けられたランド380および381に電気的および機械的に接合されている。ランド380および381はランド側面部及びパッケージ側の面の一部をレジスト390で覆われている、SMDパッドとなっている。また、ランド380は突起部385を持ち、はんだボール363および364と電気的および機械的に接合されている。
換言すれば、ランド380は、はんだボール360(第1はんだボール)、はんだボール361(第2はんだボール)、及びはんだボール163(第3はんだボール)に隣接するはんだボール364(第4はんだボール)に接合される。これにより、プリント基板370に設けられるランド380の剛性がさらに向上する。
本実施形態では、ランド380の形状は、矩形状である。これにより、はんだクラックの発生しやすいコーナのランドが一体化される。その結果、例えば、BGAパッケージ100の外周に沿ってクラックが進行しにくいだけでなく、その対角線に沿ってクラックが進行しにくい。
また、ランド380は、突起部385(第1突起)と突起部386(第2突起)に加えて、突起部387(第5突起)と突起部388(第6突起)とを有する。突起部387(第5突起)は、はんだボール361(第2はんだボール)とはんだボール364(第4はんだボール)との間に配置され、BGAパッケージ300(半導体パッケージ)に向かって突き出ている。突起部388(第6突起)は、はんだボール363(第3はんだボール)とはんだボール364(第4はんだボール)との間に配置され、BGAパッケージ300に向かって突き出ている。突起部385(第1突起)と突起部388(第6突起)は一体として連なり、突起部386(第2突起)と突起部387(第5突起)は一体として連なる。
これにより、プリント基板370に設けられるランド380の剛性がさらに向上する。なお、突起部385(第1突起)と突起部388(第6突起)とが一体化した部分と突起部386(第2突起)と突起部387(第5突起)とが一体化した部分は、俯瞰すると図5に示すように十字状である。
すなわち、本実施形態によれば、ランド380ははんだボール364のようなBGAパッケージ300の内周側のはんだボールと電気的および機械的に接続しているため、ランド380は剛性がさらに高くなり、外部からの応力印可に対し抵抗力を持つ。このため、BGAパッケージ300の線膨張係数とプリント基板370の線膨張係数の差分に起因する変形応力が図6の系に印可された場合、ランド380ははんだボール360、361、363および364のすべてを伴って変形し、応力を分散することが可能であるため、結果的にはんだ接続寿命を長くすることが出来る。
なお、図5および図6で示した集積回路パッケージは例示的なものであり、例えばランド380の範囲をはんだボール360に隣接するはんだボール361、363および364だけでなく、はんだボール362、365、366、367および368への拡張も可能とする。
(実施形態4)
図7および図8に本発明の実施形態4を示す。なお図8は図7におけるA-A断面図である。図7は本発明を適用したBGAパッケージ400およびプリント基板470を、パッケージ上面401からパッケージ下面402の方向に見た時の図である。BGAパッケージ400は、半導体チップ420を腐食から保護することを目的として設定したモールド樹脂410と、半導体チップ420と電気的に接続するインターポーザ基板430と、インターポーザ基板430から外部へ電気的に接続する電極部440および441と、電極部440および441を電気的に保護するオーバーコート450から成る。
電極部440、441および電極部442は電極部側面及び基板側の面がオーバーコート450で覆われている、SMDパッドとなっている。BGAパッケージ100は電極部440、441および442において、はんだボール460、461および462を介してプリント基板470上に設けられたランド480および481に電気的および機械的に接合されている。ランド480および481はランド側面部及びパッケージ側の面の一部をレジスト490で覆われている、SMDパッドとなっている。
本実施形態によれば、ランド480ははんだボール460、461および463と電気的および機械的に接続している。この場合でもランド480は剛性が従来よりも高くなり、外部からの応力印可に対し抵抗力を持つ。このため、BGAパッケージ400の線膨張係数とプリント基板470の線膨張係数の差分に起因する変形応力が図8の系に印可された場合、ランド480ははんだボール460、461および463のすべてを伴って変形し、応力を分散することが可能であるため、結果的にはんだ接続寿命を長くすることが出来る。
なお、図7および図8で示した集積回路パッケージは例示的なものであり、例えばランド480の範囲をはんだボール460に隣接するはんだボール461および463だけでなく、はんだボール462や466への拡張も可能とする。
以上、本発明の位置実施形態について記述したが、本発明は前記実施形態に限定されるものでは無く、特許請求項の範囲に記載された発明の精神を逸脱しない範囲の設計において、種々の変更ができるものである。
例えば、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
なお、本発明の実施形態は、以下の態様であってもよい。
(1).半導体チップと、前記半導体チップを保護するモールド樹脂と、前記半導体チップと電気的に接続するインターポーザ基板と、前記インターポーザ基板から外部へ電気的に接続する電極部と、前記インターポーザ基板と接触し前記モールド樹脂と対となる前記電極部側の面に設定されたオーバーコートからなる半導体パッケージと、前記半導体パッケージの前記電極部とはんだボールを介して接続されるプリント基板とのはんだ接続構造において、前記半導体パッケージの外周角部の前記電極部と接続する前記プリント基板のランドが前記半導体パッケージの外周角部の前記電極部と隣接する前記半導体パッケージの外周の電極部とも前記はんだボールを介して接続しており、また前記ランド内に突起構造を持つことを特徴とする電子制御装置。
(2).(1)の電子制御装置において、前記半導体パッケージの外周角部の前記電極部と接続する前記プリント基板のランド内に複数の突起構造を持つことを特徴とする電子制御装置。
(3).(1)の電子制御装置において、前記半導体パッケージの外周角部の前記電極部と接続する前記プリント基板のランドが前記半導体パッケージの外周角部の前記電極部と隣接する前記半導体パッケージの外周及び内周電極部とも前記はんだボールを介して接続しており、また前記ランド内に突起構造を持つことを特徴とする電子制御装置。
(4).(1)の電子制御装置において、前記半導体パッケージの外周角部の前記電極部と接続する前記プリント基板のランドが前記半導体パッケージの外周角部の前記電極部と隣接する前記半導体パッケージの外周の電極部とも前記はんだボールを介して接続していることを特徴とする電子制御装置。
(1)-(4)によれば、BGAパッケージのはんだ接続寿命信頼性を向上することができる。
100 BGAパッケージ
101 パッケージ上面
102 パッケージ下面
110 モールド樹脂
120 半導体チップ
130 インターポーザ基板
140 電極部
141 電極部
142 電極部
150 オーバーコート
160 はんだボール
161 はんだボール
162 はんだボール
163 はんだボール
166 はんだボール
170 プリント基板
180 ランド
181 ランド
185 突起部
190 レジスト

Claims (7)

  1. 複数のはんだボールを有する半導体パッケージと、
    前記半導体パッケージが実装される基板と、を備え、
    前記基板は、
    前記半導体パッケージの角に最も近い第1はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第2はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第3はんだボールと、に接合されるランドを有し、
    前記ランドは、
    前記第1はんだボールと前記第2はんだボールとの間に配置され、前記半導体パッケージ側の前記ランドの面から前記半導体パッケージに向かって突き出るリブ状の第1突起と、
    前記第1はんだボールと前記第3はんだボールとの間に配置され、前記半導体パッケージ側の前記ランドの面から前記半導体パッケージに向かって突き出るリブ状の第2突起と、を有する
    ことを特徴とする電子制御装置。
  2. 請求項1に記載の電子制御装置であって、
    前記第1突起と前記第2突起によって前記ランドの剛性が高められる
    ことを特徴とする電子制御装置。
  3. 複数のはんだボールを有する半導体パッケージと、前記半導体パッケージが実装される基板と、を備え、前記基板は、前記半導体パッケージの角に最も近い第1はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第2はんだボールと、前記第1はんだボールに隣接し、かつ、前記複数のはんだボールのうち外周に位置する第3はんだボールと、に接合されるランドを有する電子制御装置であって、
    前記ランドは、
    前記第1はんだボールと前記第2はんだボールとの間に配置され、前記半導体パッケージに向かって突き出る第3突起と、
    前記第1はんだボールと前記第3はんだボールとの間に配置され、前記半導体パッケージに向かって突き出る第4突起と、を有する
    ことを特徴とする電子制御装置。
  4. 請求項に記載の電子制御装置であって、
    前記ランドは、
    前記第1はんだボール、前記第2はんだボール、及び第3はんだボールに隣接する第4はんだボールに接合される
    ことを特徴とする電子制御装置。
  5. 請求項4に記載の電子制御装置であって、
    前記ランドは、
    前記第2はんだボールと前記第4はんだボールとの間に配置され、前記半導体パッケージに向かって突き出る第5突起と、
    前記第3はんだボールと前記第4はんだボールとの間に配置され、前記半導体パッケージに向かって突き出る第6突起と、を有し、
    前記第1突起と第6突起は一体として連なり、
    前記第2突起と第5突起は一体として連なる
    ことを特徴とする電子制御装置。
  6. 請求項1に記載の電子制御装置であって、
    前記ランドの形状は、
    鉤状である
    ことを特徴とする電子制御装置。
  7. 請求項4に記載の電子制御装置であって、
    前記ランドの形状は、
    矩形状である
    ことを特徴とする電子制御装置。
JP2019219469A 2019-12-04 2019-12-04 電子制御装置 Active JP7425587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019219469A JP7425587B2 (ja) 2019-12-04 2019-12-04 電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019219469A JP7425587B2 (ja) 2019-12-04 2019-12-04 電子制御装置

Publications (2)

Publication Number Publication Date
JP2021089968A JP2021089968A (ja) 2021-06-10
JP7425587B2 true JP7425587B2 (ja) 2024-01-31

Family

ID=76220511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019219469A Active JP7425587B2 (ja) 2019-12-04 2019-12-04 電子制御装置

Country Status (1)

Country Link
JP (1) JP7425587B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177226A (ja) 1998-12-04 2001-06-29 Nec Saitama Ltd プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP2010087540A (ja) 2010-01-20 2010-04-15 Fujitsu Ltd プリント基板
JP2011096819A (ja) 2009-10-29 2011-05-12 Panasonic Corp 半導体装置および回路基板
JP2016039181A (ja) 2014-08-05 2016-03-22 キヤノン株式会社 モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177226A (ja) 1998-12-04 2001-06-29 Nec Saitama Ltd プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP2011096819A (ja) 2009-10-29 2011-05-12 Panasonic Corp 半導体装置および回路基板
JP2010087540A (ja) 2010-01-20 2010-04-15 Fujitsu Ltd プリント基板
JP2016039181A (ja) 2014-08-05 2016-03-22 キヤノン株式会社 モジュールの製造方法

Also Published As

Publication number Publication date
JP2021089968A (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
JP4349988B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US7880314B2 (en) Wiring substrate and electronic component mounting structure
JP6199601B2 (ja) 半導体装置
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2007005452A (ja) 半導体装置
US7911056B2 (en) Substrate structure having N-SMD ball pads
CN113453520A (zh) 屏蔽罩
JP7425587B2 (ja) 電子制御装置
JP2000243862A (ja) インターポーザ基板
JP2018125370A (ja) 電子装置
JP2006286829A (ja) 半導体装置およびその製造方法
JP7459610B2 (ja) 電子装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
WO2022145094A1 (ja) 電子制御装置
US11139228B2 (en) Semiconductor device
JP2021190526A (ja) 基板、電子部品、及び電子機器
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JP2947563B2 (ja) 半導体装置
CN219513089U (zh) 芯片封装
JP4523425B2 (ja) 半導体素子搭載用基板
JP2024039752A (ja) 半導体装置
JP2011096909A (ja) 電子回路装置
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP6487286B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240119

R150 Certificate of patent or registration of utility model

Ref document number: 7425587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150