JP6487286B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6487286B2
JP6487286B2 JP2015135824A JP2015135824A JP6487286B2 JP 6487286 B2 JP6487286 B2 JP 6487286B2 JP 2015135824 A JP2015135824 A JP 2015135824A JP 2015135824 A JP2015135824 A JP 2015135824A JP 6487286 B2 JP6487286 B2 JP 6487286B2
Authority
JP
Japan
Prior art keywords
land
wiring board
boundary
resist film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015135824A
Other languages
English (en)
Other versions
JP2017022149A (ja
Inventor
諒 秋葉
諒 秋葉
河合 義夫
義夫 河合
正人 齋藤
正人 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015135824A priority Critical patent/JP6487286B2/ja
Publication of JP2017022149A publication Critical patent/JP2017022149A/ja
Application granted granted Critical
Publication of JP6487286B2 publication Critical patent/JP6487286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、配線基板に関する。
近年、車載電子機器に組み込まれる配線基板の小型化を目的として、配線基板に実装される電子部品の小型化が進んでいる。電子部品のパッケージ形態として、例えば、バンプ状の接続端子を部品の底面に設けたBGA(Ball Grid Array)パッケージがある。
BGAパッケージは、電子部品と配線基板間の熱膨張率差により接続端子(以下、はんだバンプ)に発生する熱応力を緩和し難い構造であるため、はんだバンプにクラックが発生する可能性がある。近年、車載電子機器の搭載環境は、厳しい高温環境へ移行しており、はんだバンプに加わる熱応力が大きくなっている。そこで、発生応力を低減し、はんだ接続の信頼性を確保することが重要となる。
これに対して、ランド周囲の縁部のはんだ接合を用いてはんだ接続の信頼性を向上させる構造が知られている(例えば、特許文献1参照)。
特開平2001-230513号公報
はんだ接続の信頼性は、はんだバンプとランドの接合構造に大きく影響される。特許文献1に開示されるように、はんだバンプがランド周囲の縁部まで接合している場合、はんだ接合強度が増し、発生応力が低減する。このため、はんだ接続の信頼性確保のためには、ランド側面のはんだ接合の確保が非常に重要となる。
しかし、ランド/レジスト膜の寸法ばらつき(ランド径のばらつき、レジスト膜の開口径のばらつき、ランド/レジスト膜の位置ずれ 等)により、レジスト膜とランド間の隙間が無くなり、はんだバンプがランド周囲の縁部まで接合できない場合がある。
すなわち、特許文献1に開示されるような構造では、ランド/レジスト膜の寸法ばらつきにより、ランド周囲の縁部のはんだ接合を確実に確保することが困難な場合がある。このため、ランド径に対し、レジスト膜の開口径を出来る限り大きくすることが望ましい。
一方、上記電子部品のさらなる小型化のため、はんだバンプ間、ランド間距離は縮小している。このため、レジスト膜の開口径を拡大すると、ランド間に配線したパターンが露出し、絶縁性を保てなくなる可能性がある。
本発明の目的は、ランド又はレジスト膜の寸法ばらつきがあってもはんだ接続の信頼性を確保しつつ、ランド間に配置される配線パターンの絶縁性を確保することができる配線基板を提供することにある。
上記目的を達成するために、本発明は、はんだを介して第1の基板と接続される複数のランドを有する第2の基板と、前記第2の基板上に形成され、それぞれの前記ランドに対応する開口を有するレジスト膜と、を備え、前記第1の基板を前記レジスト膜に投影して得られる境界の角に隣接するそれぞれの前記開口は、前記境界によって囲まれる領域の中心側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第1の隙間より、前記中心と反対側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第2の隙間の方が広いことで、前記第2の隙間の側の前記ランドの側面に前記はんだを回り込ませ、前記第1の基板の熱膨張率と前記第2の基板の熱膨張率の差によって発生する応力を低減させるように構成され、前記境界の角に隣接する少なくとも1つの前記ランドから引き出され、前記境界によって囲まれる領域の中心と前記境界の角を通る直線に垂直な第1の配線をさらに備える配線基板であって、前記第1の配線は、前記境界によって囲まれる領域の中心から最も離れた前記ランドの縁に前記第2の隙間の側で接するように接続される

本発明によれば、ランド又はレジスト膜の寸法ばらつきがあってもはんだ接続の信頼性を確保しつつ、ランド間に配置される配線パターンの絶縁性を確保することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第1の実施形態による配線基板の平面図である。 図1Aの断面Aによる断面図(電子部品実装後)である。 本発明の第2の実施形態による配線基板の平面図である。 本発明の第3の実施形態による配線基板の平面図である。 本発明の第4の実施形態による配線基板の平面図である。 本発明の第5の実施形態による配線基板の平面図である。 本発明の第6の実施形態による配線基板の平面図である。 本発明の第7の実施形態による配線基板の平面図である。 本発明の第8の実施形態による配線基板の平面図である。 本発明の第9の実施形態による配線基板の平面図である。 本発明の第10の実施形態による配線基板の平面図である。 本発明の第11の実施形態による配線基板の断面図(電子部品実装後)である。 本発明の第12の実施形態による配線基板の断面図(電子部品実装後)である。 BGAパッケージの構造図の一例である。
以下、図面を用いて、本発明の第1〜第12の実施形態による配線基板の構成及び作用効果について説明する。
本実施の形態の配線基板は、例えばエンジンの制御をおこなうエンジンコントロールユニット(ECU)に用いるものである。また、配線基板に実装する電子部品のうち、特にマイコン等の半導体集積回路は、上記配線基板の小型化を図るため、例えばBGA(Ball Grid Array)パッケージとして構成されている。
BGAパッケージマイコン(以下、BGA)は、パッケージの底面にはんだバンプを配置している電子部品である。
図13は、BGA10の構造図の一例である。電子部品としてのBGA10は、インターポーザ10a(第1の基板)、インターポーザ10aに搭載されるチップ10b(ダイ)、チップ10bが搭載されるインターポーザ10aの面を封止する樹脂10c、チップ10bに電気的に接続されるはんだバンプ11(加熱前)などから構成される。
隣り合うはんだバンプ同士のピッチは、例えば、0.4〜1.0mm程度の範囲に設定されている。なお、本発明に関する配線基板は、ECUに限定されず、種々の電気・電子機器に適用し得ることは勿論である。
(第1の実施形態)
図1Aは電子部品(BGA)を実装する配線基板の平面図である。図1Bは図1Aの断面AにBGA10、はんだバンプ11(加熱後)を追記した断面図である。
近年、車載電子機器の搭載環境は例えばエンジン近傍等、高/低温の温度変化が激しい位置に移行してきた。したがって、熱膨張率の大きい配線基板1と、熱膨張率が小さい半導体チップを搭載するBGA10には熱膨張差が存在する。これにより、はんだバンプ11に加わる熱応力によって、はんだバンプ11にクラックが発生する可能性がある。このことから、はんだバンプ11への発生応力を低減することが、BGA10のはんだ接続の信頼性を高めるために非常に重要である。
発生応力を低減し、はんだ接続の信頼性を向上させるためには、ランド3周囲の縁部まではんだバンプ11とランド3が接合する方が良い。このためには、図1Bに示すように、ランド3とレジスト膜13の間に隙間xを設け、はんだバンプ11がランド3の側面c部まで回り込むよう配線基板1を設計する必要がある。
しかし、ランド3とレジスト膜13の寸法ばらつきにより、この隙間xが確保できない場合が考えられる。このため、はんだ接続の信頼性を高めるためには、ランド径に対し、レジスト膜の開口部2をできるだけ広くすることが必要となる。
一方、BGA10の小型化に伴うはんだバンプ11間距離の縮小、ランド間のパターン5の配線を考慮すると、レジスト膜の開口径2の拡大は、パターン5が露出し、絶縁性が保てなくなる可能性を高める。このため、レジスト膜の開口部2の拡大には制限がある。したがって、クラックが最も発生しやすく、パターンの配線影響が小さい個所について、レジスト膜の開口部2を局所的に広くする必要がある。
クラックの発生しやすさは、基板1とBGA10の熱膨張率差に比例する。したがって、BGA10の最外周のはんだバンプ11と、ランド3との接続部(最外周外側)で最もクラックが発生しやすい。したがって、はんだ接続の信頼性を向上させるためには、前記接続部近傍のレジスト膜の開口部2を拡大し、ランド縁部のはんだ接続(c部)を確保することが重要となる。
以上により、図1A及び図1Bに示すように最外周の4隅のランド3について、最外周内側より外側のレジスト膜の開口部を広く設計する。最外周内側のランド3−レジスト膜13間距離yより、最外周外側のランド3−レジスト膜13間距離xを長くすることにより、ランド3とレジスト膜13の寸法ばらつきを考慮してもなお、最もクラックが発生しやすい箇所のランド縁部のはんだ接続(c部)を確保できるため、効果的にはんだ接続の信頼性を高めることができる。
換言すれば、配線基板(部品)は、はんだを介してBGA10(電子部品)のインターポーザ10a(第1の基板)と接続される複数のランド3を有する配線基板1(第2の基板)と、配線基板1上に形成され、それぞれのランド3に対応する開口部2を有するレジスト膜13と、を備える。
ここで、図1Aに示すように、BGA10(電子部品)のインターポーザ10a(第1の基板)をレジスト膜13に投影して得られる境界(BGA端部4)の角に隣接するそれぞれの開口部2は、境界によって囲まれる領域の中心C側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G1より、中心Cと反対側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G2の方が広い。
以上説明したように、本実施形態によれば、ランド又はレジスト膜の寸法ばらつきがあってもはんだ接続の信頼性を確保しつつ、ランド間に配置される配線パターンの絶縁性を確保することができる。
(第2の実施形態)
図2は、最外周の4隅のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く、かつレジスト膜の開口部2の形状を楕円形とした実施形態を示す基板平面図である。
換言すれば、境界(BGA端部4)の角に隣接するそれぞれの開口部2は、境界によって囲まれる領域の中心Cと境界の角を通る直線L1上に長軸を有する楕円状である。
これにより、第1の実施形態と同様にはんだの接続信頼性を高めることができ、かつレジスト膜の開口部2間の隙間を広くとることができるため、ランド3間にパターン5を配線しやすい。
(第3の実施形態)
図3は、最外周の4隅のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く、かつ隣接するランド側を一部直線とした実施形態を示す基板平面図である。
換言すれば、境界(BGA端部4)の角に隣接するそれぞれの開口部2は、開口部2に囲まれるランド3と、これに隣接し且つ境界に隣接するランド3とを通る直線L2に垂直な線分2aを含む。
これにより、第1の実施形態と同様にはんだの接続信頼性を高めることができ、かつレジスト膜の開口部2間の隙間を第2の実施形態よりさらに広くとることができる。
(第4の実施形態)
図4は、最外周の4隅のランド3と4隅に隣接する最外周のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く設計した実施形態を示す基板平面図である。
換言すれば、境界(BGA端部4)に隣接し且つ境界の角に隣接しないそれぞれの開口部2は、境界と反対側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G3より、境界側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G4の方が広い。
これにより、第1の実施形態と比較して、4隅に次いではんだ接続信頼性が低いはんだバンプについても、はんだ接続の信頼性を高めることができる。
なお、境界(BGA端部4)に隣接し且つ境界の角に隣接しないそれぞれの開口部2は、境界によって囲まれる領域の中心C側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G3より、中心Cと反対側に形成され、開口部2に囲まれるランド3とレジスト膜13との隙間G4の方が広くなるようにしてもよい。すなわち、中心Cから放射状に開口部2を形成してもよい。
(第5の実施形態)
図5は、最外周の4隅のランド3と4隅に隣接する最外周のランド3のレジスト膜の開口部2の形状を、第3の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く設計した実施形態を示す基板平面図である。
換言すれば、境界(BGA端部4)に隣接し且つ境界の角に隣接しないそれぞれの開口部2は、開口部2に囲まれるランド3と、これに隣接し且つ境界に隣接するランド3とを通る直線L2に垂直な線分2bを含む。
これにより、第3の実施形態と同様にランド間にパターンを配線しやすく、かつ、4隅に次いではんだ接続信頼性が低いはんだバンプについても、はんだ接続の信頼性を高めることができる。
(第6の実施形態)
図6は、第5の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドからのパターン5の引き出し方向を、前記ランドと前記ランドの対角に配置された隅のランドを結ぶ直線に対し、直角方向とした場合の実施形態を示す基板平面図である。
換言すれば、配線基板(部品)は、境界(BGA端部4)の角に隣接する少なくとも1つのランド3から引き出され、境界によって囲まれる領域の中心Cと境界の角を通る直線L1に垂直なパターン5(第1の配線)をさらに備える。
これにより、第5の実施形態と同様にはんだ接続の信頼性を高めることができ、かつパターン上へのはんだの濡れ広がりを抑えることができる。したがって、はんだ体積の減少による、はんだ未溶融発生のリスクを低減することができる。
なお、本実施形態におけるパターンの引き出し方向の変更は、第1〜第5の実施形態のすべてに適用可能であることは勿論である。
(第7の実施形態)
図7は、第6の実施形態における、最外周外側のレジスト膜の開口が広いランドから引き出したパターンの引き出し位置を、ランド中央から最外周外側寄りとした場合の実施形態を示す基板平面図である。
換言すれば、パターン5(第1の配線)は、境界(BGA端部4)によって囲まれる領域の中心Cから最も離れたランド3の縁に接するように接続される。
これにより、最外周外側のランド縁部のはんだ接続(c部)を第7の実施形態より広く確保することができるため、さらにはんだ接続の信頼性を高めることができる。
なお、本実施形態におけるパターンの引き出し方向の変更は、第1〜第5の実施形態のすべてに適用可能であることは勿論である。
(第8の実施形態)
図8は、第7の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドからパターン5を2本引き出した場合の実施形態を示す基板平面図である。
換言すれば、配線基板(部品)は、境界(BGA端部4)の角に隣接する少なくとも1つのランド3から引き出され、境界によって囲まれる領域の中心Cと境界の角を通る直線L1に垂直なパターン5(第2の配線)をさらに備える。
これにより、第7の実施形態と比較して、ランド縁部のはんだ接続(c部)を広く確保することができ、はんだ接続の信頼性をさらに高めることができる。
なお、本実施形態におけるパターンの引き出し方向の変更は、第1〜第5の実施形態のすべてに適用可能であることは勿論である。
(第9の実施形態)
図9は、第8の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドから引き出した2本のパターンのうち、1つのパターン5を配線せず、ランドから引き出された後に途切れている場合の実施形態を示す基板平面図である。
換言すれば、パターン5(第1の配線)は、ランド3から引き出された後、途切れている。
これにより、第8の実施形態と同様にはんだ接続の信頼性を高めることができ、かつ上記ランド周囲にパターン5を配線しやすい。
なお、本実施形態におけるパターンの引き出し方向の変更は、第1〜第5の実施形態のすべてに適用可能であることは勿論である。
(第10の実施形態)
図10は、第5の実施形態における、4隅のランドからのパターンの引き出しが無い場合の実施形態を示す基板平面図である。
換言すれば、境界(BGA端部4)の角に隣接するそれぞれのランド3からパターン5(配線)が引き出されていない。
これにより、4隅のランド3周囲の縁部におけるはんだ接合を全周確保できるため、パターンを引き出す第5の実施形態よりさらにはんだ接続の信頼性を高めることができる。
なお、4隅からのみパターンを引き出さない構造については、第1〜第4の実施形態のすべてに適用可能であること、パターンを引き出さないランド3が4隅以外のランドであっても良いことは勿論である。
(第11の実施形態)
図11は、第1〜第10の実施形態のレジスト開口形状をBGA10の配線基板(インターポーザ)に適用した場合の実施形態を示すはんだバンプ11の断面図である。第1の実施形態と同様、最外周内側のランド(BGA側)24−レジスト膜23間距離nより、最外周外側のランド(BGA側)24−レジスト膜23間距離mの方が長い。
これにより、ランド(BGA側)24とはんだバンプ11の接続部におけるはんだ接続の信頼性についても高めることができる。
(第12の実施形態)
図12は、第1〜第11の実施形態のレジスト開口形状をBGA10の配線基板(インターポーザ)、並びに配線基板1に適用した場合の実施形態を示すはんだバンプ11の断面図である。第7の実施形態と同様、最外周内側のランド(BGA側)24−レジスト膜23間距離nより、最外周外側のランド(BGA側)24−レジスト膜23間距離mの方が長く、かつ配線基板側も同様にyよりxの方が長い。
これにより、BGA側、配線基板側の両側のはんだ接続の信頼性を高めることができる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに示した信号極性は、一例であり、これに限定するものではない。また、上記の各構成、は、それらの一部又は全部を、例えばひとつの集積回路で実現してもよいし、複数の集積回路で実現しても良い。
本発明の実施形態は、以下の態様であってもよい。
(1)複数の接続端子を底面に配置する電子部品を実装するランドと、前記ランドを配置する領域を開口したレジスト膜を含む配線基板であって、
前記電子部品の、最外周の接続端子の少なくとも1つのレジスト膜の開口形状が、最外周内側より外側の方が広いことを特徴とする配線基板。
(2)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、円であることを特徴とする配線基板。
(3)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、楕円形であることを特徴とする配線基板
(4)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、隣接するランド側が一部直線であることを特徴とする配線基板
(5)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、4隅の開口部のみであることを特徴とする配線基板。
(6)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、4隅と4隅に隣接する最外周の開口部であることを特徴とする配線基板。
(7)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、最外周すべての開口部であることを特徴とする配線基板。
(8)(1)〜(7)のいずれかの配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出し方向が、前記ランドを通る対角外側方向以外に引き出されていることを特徴とする配線基板。
(9)(8)の配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出し位置が、ランド中央から最外周外側寄りであることを特徴とする配線基板。
(10)(9)の配線基板において、最外周外側にレジストを開口したランドからのパターンの引き出しが2本であることを特徴とする配線基板。
(11)(10)の配線基板において、パターン2本のうち少なくとも1本は配線されておらず、ランドから引き出された後に途切れていることを特徴とする配線基板。
(12)(1)〜(7)のいずれかの配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出しが無いことを特徴とする配線基板。
(13)複数の接続端子を底面に配置する電子部品を実装した配線基板であって、
上記電子部品の下面に配置された基板が請求項(1)〜(12)のいずれかの構造を適用していることを特徴とする配線基板。
(14)複数の接続端子を底面に配置する電子部品を実装した配線基板であって、
上記配線基板と、上記電子部品の下面に配置された基板が(1)〜(12)のいずれかの構造を適用していることを特徴とする配線基板。
1…配線基板
2…レジスト膜の開口部
3…ランド
4…BGA端部
5…パターン
6…配線しないパターン
10…BGA
10a…インターポーザ(第1の基板)
10b…チップ(ダイ)
10c…樹脂
11…はんだバンプ
13…レジスト膜
23…レジスト膜(BGA側)
24…ランド(BGA側)

Claims (3)

  1. はんだを介して第1の基板と接続される複数のランドを有する第2の基板と、前記第2の基板上に形成され、それぞれの前記ランドに対応する開口を有するレジスト膜と、を備え、前記第2の基板の熱膨張率は、前記第1の基板の熱膨張率よりも大きく、前記第1の基板を前記レジスト膜に投影して得られる境界の角に隣接するそれぞれの前記開口は、前記境界によって囲まれる領域の中心側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第1の隙間より、前記中心と反対側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第2の隙間の方が広いことで、前記第2の隙間の側の前記ランドの側面に前記はんだを回り込ませ、前記第1の基板の熱膨張率と前記第2の基板の熱膨張率の差によって発生する応力を低減させるように構成され、前記境界の角に隣接する少なくとも1つの前記ランドから引き出され、前記境界によって囲まれる領域の中心と前記境界の角を通る直線に垂直な第1の配線をさらに備える配線基板であって、
    前記第1の配線は、
    前記境界によって囲まれる領域の中心から最も離れた前記ランドの縁に前記第2の隙間の側で接するように接続される
    ことを特徴とする配線基板。
  2. 請求項に記載の配線基板であって、
    前記境界の角に隣接する少なくとも1つの前記ランドから引き出され、
    前記境界によって囲まれる領域の中心と前記境界の角を通る直線に垂直な第2の配線をさらに備え、
    前記第2の配線は、
    前記境界によって囲まれる領域の中心から最も離れた前記ランドの縁に前記第2の隙間の側で接するように接続される
    ことを特徴とする配線基板。
  3. 請求項に記載の配線基板であって、
    前記第1の配線は、
    前記ランドから引き出された後、途切れている
    ことを特徴とする配線基板。
JP2015135824A 2015-07-07 2015-07-07 配線基板 Active JP6487286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015135824A JP6487286B2 (ja) 2015-07-07 2015-07-07 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135824A JP6487286B2 (ja) 2015-07-07 2015-07-07 配線基板

Publications (2)

Publication Number Publication Date
JP2017022149A JP2017022149A (ja) 2017-01-26
JP6487286B2 true JP6487286B2 (ja) 2019-03-20

Family

ID=57888358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135824A Active JP6487286B2 (ja) 2015-07-07 2015-07-07 配線基板

Country Status (1)

Country Link
JP (1) JP6487286B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232736A (ja) * 1996-02-27 1997-09-05 Ibiden Co Ltd プリント配線板
JP3442648B2 (ja) * 1998-03-12 2003-09-02 株式会社日立製作所 ボールグリッドアレイ型半導体装置
JP2000031631A (ja) * 1998-07-13 2000-01-28 Nec Corp プリント配線板
JP2000261110A (ja) * 1999-03-11 2000-09-22 Fuji Xerox Co Ltd プリント配線基板およびこれを用いた半導体実装装置
JP2007005452A (ja) * 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置
JP5501562B2 (ja) * 2007-12-13 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5393986B2 (ja) * 2008-01-31 2014-01-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5229267B2 (ja) * 2010-05-06 2013-07-03 株式会社デンソー 電子装置
JP2013004919A (ja) * 2011-06-21 2013-01-07 Ibiden Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP2017022149A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
US20200163213A1 (en) Printed wiring board, printed circuit board, and electronic device
JP6199601B2 (ja) 半導体装置
CN105321889A (zh) 布线基板
JP2007005452A (ja) 半導体装置
TWI566352B (zh) 封裝基板及封裝件
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
JP6487286B2 (ja) 配線基板
US11096285B2 (en) Electronic circuit substrate
JP2018125370A (ja) 電子装置
JP4083142B2 (ja) 半導体装置
TWI791658B (zh) 具有電磁干擾屏蔽層的半導體封裝
JP2013026291A (ja) 半導体装置
JP7425587B2 (ja) 電子制御装置
JP7459610B2 (ja) 電子装置
JP6136605B2 (ja) 表面実装型半導体パッケージの実装構造
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JP6370652B2 (ja) 半導体装置
JP2007189084A (ja) 半導体装置
JP2023161397A (ja) 回路基板
JP2024039752A (ja) 半導体装置
US20110074042A1 (en) Electronic device
JP2011096909A (ja) 電子回路装置
TW202141724A (zh) 薄膜覆晶封裝結構
JP5879090B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250