TW202141724A - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TW202141724A
TW202141724A TW109112757A TW109112757A TW202141724A TW 202141724 A TW202141724 A TW 202141724A TW 109112757 A TW109112757 A TW 109112757A TW 109112757 A TW109112757 A TW 109112757A TW 202141724 A TW202141724 A TW 202141724A
Authority
TW
Taiwan
Prior art keywords
chip
area
inner lead
bumps
region
Prior art date
Application number
TW109112757A
Other languages
English (en)
Other versions
TWI776142B (zh
Inventor
陳崇龍
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109112757A priority Critical patent/TWI776142B/zh
Priority to CN202010563872.4A priority patent/CN113540011A/zh
Publication of TW202141724A publication Critical patent/TW202141724A/zh
Application granted granted Critical
Publication of TWI776142B publication Critical patent/TWI776142B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Abstract

一種薄膜覆晶封裝結構，包括可撓性薄膜、線路結構以及晶片。可撓性薄膜具有晶片接合區。線路結構設置於可撓性薄膜上，且包括多個第一引腳、多個第二引腳與多個第三引腳。各第一引腳具有第一內引腳部與第一延伸部，各第二引腳具有第二內引腳部與第二延伸部。晶片設置於晶片接合區內。晶片包括第一區、第二區與位於第一區與第二區之間的第三區。晶片具有位於第一區內的多個第一凸塊、位於第二區內的多個第二凸塊與位於第三區內的多個第三凸塊。第一凸塊、第二凸塊與第三凸塊沿著晶片的邊緣相鄰排列，且分別對應連接第一內引腳部、第二內引腳部與第三引腳。第一內引腳部自第一區內斜向延伸經過晶片的邊緣並與第一延伸部連接於第一彎折點，第二內引腳部自第二區內斜向延伸經過邊緣並與第二延伸部連接於第二彎折點，多個第三引腳自第三區內延伸正交邊緣而向外延伸。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
在薄膜覆晶封裝結構中，內引腳接合(ILB)通常是利用熱壓合技術使可撓性薄膜上的引腳與晶片上的凸塊在高溫下產生共晶接合。進一步而言，由於可撓性薄膜與晶片的熱膨脹係數不同，可撓性薄膜遇熱收縮程度較大，而收縮會導致引腳由原設計位置往中央引腳偏移，且越往晶片的兩側(即晶片長度方向的兩端)引腳偏移程度越大，因此引腳的設計會自中央引腳向兩側分別對引腳的設置位置加上補償值，且補償值自中央向兩側逐步加大，以使所有引腳在可撓性薄膜收縮的情況下仍能與凸塊順利對位接合。
然而，在晶片尺寸加長的情況下，可撓性薄膜收縮的影響加劇，即便加上補償值，靠近晶片兩側的引腳仍可能隨引腳寬度不同而產生對位上的誤差，進而導致引腳與凸塊之間接合不良的問題。因此，如何有效地抑制可撓性薄膜的脹縮幅度，降低引腳與凸塊之間對位上的誤差，進而改善引腳與凸塊之間接合不良的問題實已成目前亟欲解決的課題。
本發明提供一種薄膜覆晶封裝結構，其可以有效地抑制可撓性薄膜的脹縮幅度，降低引腳與凸塊之間對位上的誤差，進而改善引腳與凸塊之間接合不良的問題。
本發明的一種薄膜覆晶封裝結構，包括可撓性薄膜、線路結構以及晶片。可撓性薄膜具有晶片接合區。線路結構設置於可撓性薄膜上，且包括多個第一引腳、多個第二引腳與多個第三引腳。各第一引腳具有第一內引腳部與第一延伸部，各第二引腳具有第二內引腳部與第二延伸部。晶片設置於晶片接合區內。晶片包括第一區、第二區與位於第一區與第二區之間的第三區，且具有位於第一區內的多個第一凸塊、位於第二區內的多個第二凸塊與位於第三區內的多個第三凸塊。第一凸塊、第二凸塊與第三凸塊沿著晶片的邊緣相鄰排列，且分別對應連接第一內引腳部、第二內引腳部與第三引腳。第一內引腳部自第一區內斜向延伸經過晶片的邊緣並與第一延伸部連接於第一彎折點，第二內引腳部自第二區內斜向延伸經過邊緣並與第二延伸部連接於第二彎折點，多個第三引腳自第三區內延伸正交邊緣而向外延伸。
在本發明的一實施例中，上述的第一凸塊與第二凸塊分別順應第一內引腳部與第二內引腳部的延伸方向斜向延伸。
在本發明的一實施例中，上述的第一彎折點與第二彎折點位於晶片的覆蓋範圍之外，且與晶片的邊緣之間具有間隙。
在本發明的一實施例中，上述的間隙不小於30微米。
在本發明的一實施例中，上述的第一內引腳部自第一區內往遠離第三引腳的方向斜向延伸，第二內引腳部自第二區內往遠離第三引腳的方向斜向延伸。
在本發明的一實施例中，上述的第一內引腳部與邊緣形成第一夾角，第二內引腳部與邊緣形成第二夾角，第一夾角與第二夾角大於零度且小於九十度。
在本發明的一實施例中，上述的薄膜覆晶封裝結構更包括防銲層。防銲層設置於可撓性薄膜上，局部覆蓋線路結構，且暴露出晶片接合區。
在本發明的一實施例中，上述的防銲層暴露出第一彎折點與第二彎折點。
在本發明的一實施例中，上述的薄膜覆晶封裝結構更包括封裝膠體。封裝膠體填充於晶片與可撓性薄膜之間，且覆蓋晶片接合區。
在本發明的一實施例中，上述的封裝膠體覆蓋第一彎折點與第二彎折點。
基於上述，本發明的引腳(第一引腳與第二引腳)藉由內引腳部(第一內引腳部與第二內引腳部)的斜向設計可以擴大抑制可撓性薄膜脹縮的影響範圍，進而可以有效地抑制可撓性薄膜的脹縮幅度，降低引腳與凸塊之間對位上的誤差，進而改善引腳與凸塊之間接合不良的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。圖2是圖1的區域A的放大示意圖。圖3是斜向引腳與直向引腳的比較示意圖。圖4是斜向凸塊與直向凸塊與引腳接合的比較示意圖。為求清楚表示，圖1與圖2中的晶片130、第一凸塊131、第二凸塊132、第三凸塊133及封裝膠體150採用透視繪法呈現。
請同時參考圖1與圖2，在本實施例中，薄膜覆晶封裝結構100包括可撓性薄膜110、線路結構120以及晶片130。進一步來說，可撓性薄膜110具有晶片接合區112，晶片130設置於晶片接合區112內，而線路結構120設置於可撓性薄膜110上。
可撓性薄膜110的材質例如是聚醯亞胺(Polyimide, PI)、聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚醚(polyethersulfone, PES)、碳酸脂(polycarbonate, PC)或其他適合的可撓性材料，因此使用可撓性薄膜110的薄膜覆晶封裝結構100具有可撓曲性。
線路結構120包括多個第一引腳121、多個第二引腳122與多個第三引腳123，其中各第一引腳121具有第一內引腳部1211與第一延伸部1212，各第二引腳122具有第二內引腳部1221與第二延伸部1222。線路結構120的材質例如是銅或其他適合的金屬。
晶片130包括第一區A1、第二區A2與位於第一區A1與第二區A2之間的第三區A3，其中晶片130具有位於第一區A1內的多個第一凸塊131、位於第二區A2內的多個第二凸塊132與位於第三區A3內的多個第三凸塊133。此外，第一凸塊131、第三凸塊133與第二凸塊132沿著晶片130的一邊緣E相鄰排列，且分別對應連接第一內引腳部1211、第三引腳123與第二內引腳部1221。換言之，第一內引腳部1211、第三引腳123與第二內引腳部1221也是沿著晶片130的邊緣E相鄰排列。舉例而言，晶片130具有相對的兩個短邊側與相對的兩個長邊側，而第一凸塊131、第三凸塊133與第二凸塊132可以是分別沿著晶片130的相對的兩個長邊側的邊緣E相鄰排列。
在本實施例中，第一內引腳部1211自第一區A1內斜向延伸經過晶片130的邊緣E並與第一延伸部1212連接於第一彎折點B1，第二內引腳部1221自第二區A2內斜向延伸經過邊緣E並與第二延伸部1222連接於第二彎折點B2，多個第三引腳123自第三區A3內延伸正交邊緣E而向外延伸。本發明藉由第一內引腳部1211與第二內引腳部1221的斜向設計可有效抑制可撓性薄膜110的脹縮幅度。詳細而言，如圖3所示，圖3中係以第一引腳121與第一凸塊131為例，本實施例的第一引腳121將第一內引腳部1211作斜向設計，使得第一內引腳部1211抑制可撓性薄膜110脹縮的影響範圍AR2相較於直向引腳10所形成的影響範圍AR1來得大，因此可達到較佳的脹縮抑制效果，有效地抑制可撓性薄膜110的脹縮幅度，降低第一內引腳部1211偏移的程度，進而避免第一引腳121與第一凸塊131之間對位上的誤差，改善第一引腳121與第一凸塊131之間接合不良的問題。
在一實施例中，第一彎折點B1與第二彎折點B2位於晶片130的覆蓋範圍C之外，且與晶片130的邊緣E之間可以具有間隙。舉例而言，第一彎折點B1與晶片130的邊緣E之間具有間隙G1，第二彎折點B2與晶片130的邊緣E之間具有間隙G2。進一步而言，當間隙(間隙G1與間隙G2)較小時，彎折點(第一彎折點B1與第二彎折點B2)較靠近晶片接合區112，易導致引腳(第一引腳121與第二引腳122)在接合時因受力而在彎折點(第一彎折點B1與第二彎折點B2)處斷裂，因此，間隙(間隙G1與間隙G2)例如是不小於30微米，以降低引腳(第一引腳部121與第二引腳122)在接合時易因受力而斷裂的機率，進而可以提升薄膜覆晶封裝結構100的可靠度，但本發明不限於此。此外，間隙G1與間隙G2可以是相同，因此，第一彎折點B1與第二彎折點B2於晶片130的兩側可以是對位配置，但本發明不限於此。間隙G1與間隙G2可以視實際設計上的需求而定。
在一實施例中，第一內引腳部1211可以自第一區A1內往遠離第三引腳123的方向斜向延伸，而第二內引腳部1221可以自第二區A2內往遠離第三引腳123的方向斜向延伸。換句話說，第一內引腳部1211位於第一區A1內的一端部可以較第一內引腳部1211位於第一區A1外的另一端部靠近第三引腳123，而第二內引腳部1221位於第二區A2內的一端部可以較第二內引腳部1221位於第二區A2外的另一端部靠近第三引腳123。
此外，第一凸塊131與第二凸塊132可以分別順應第一內引腳部1211與第二內引腳部1221的延伸方向斜向延伸。換句話說，第一凸塊131的延伸方向可以平行於第一內引腳部1211的延伸方向，而第二凸塊132的延伸方向可以平行於第二內引腳部1221的延伸方向。因此，如圖4所示，圖4中係以第一引腳121與第一凸塊131為例，當第一引腳121於接合時發生偏移時，例如朝方向D偏移，本實施例的斜向延伸的第一凸塊131與偏移的第一引腳121的接合面積AR4相較於直向凸塊20與偏移的第一引腳121的接合面積AR3來得大，也就是說，本實施例的第一凸塊131與第二凸塊132分別順應第一內引腳部1211與第二內引腳部1221的延伸方向斜向配置，即便第一引腳121與第二引腳122於接合時發生偏移，第一凸塊131與第一引腳121之間以及第二凸塊132與第二引腳122之間仍能維持足夠的接合面積，以確保內引腳接合的品質。
在一實施例中，第一內引腳部1211與邊緣E形成第一夾角θ1，第二內引腳部1221與邊緣E形成第二夾角θ2，第一夾角θ1與第二夾角θ2大於零度且小於九十度。換句話說，第一內引腳部1211與第二內引腳部1221不會正交或平行邊緣E。舉例來說，第一夾角θ1與第二夾角θ2較佳的例如是45°，但本發明不限制第一夾角θ1與第二夾角θ2的角度，可以視實際設計上的需求而定。
在一實施例中，由於引腳的偏移程度越往晶片130的兩側越趨嚴重，為了抑制可撓性薄膜110在這些區域的脹縮幅度，第一引腳121與第二引腳122的分布範圍可以是分別占晶片130的長度的三分之一，也就是說，第一區A1與第二區A2分別占晶片130的長度的三分之一，但本發明不限於此。第一引腳121與第二引腳122的分布範圍可以依實際設計上的需求進行調整。
在一實施例中，為使線路結構120維持良好的電性，薄膜覆晶封裝結構100還可以包括防銲層140。防銲層140可以設置於可撓性薄膜110上，局部覆蓋線路結構120，且暴露出晶片接合區112。進一步來說，防銲層140具有開口142，且晶片接合區112實質上是由防銲層140的開口142所界定。在一實施例中，防銲層140可以暴露出第一彎折點B1與第二彎折點B2。
在一實施例中，為避免濕氣及汙染侵入，薄膜覆晶封裝結構100還可以包括封裝膠體150。特別說明，圖1與圖2中封裝膠體150係採用透視繪法呈現，因此僅框示出封裝膠體150的概略分佈範圍。封裝膠體150可以填充於晶片130與可撓性薄膜110之間，且覆蓋晶片接合區112。在一實施例中，封裝膠體150可以覆蓋第一彎折點B1與第二彎折點B2。換句話說，第一彎折點B1與第二彎折點B2不會超出封裝膠體150的邊緣。
綜上所述，本發明的的引腳(第一引腳與第二引腳)藉由內引腳部(第一內引腳部與第二內引腳部)的斜向設計可以擴大抑制可撓性薄膜脹縮的影響範圍，進而可以有效地抑制可撓性薄膜的脹縮幅度，降低引腳與凸塊之間對位上的誤差，進而改善引腳與凸塊之間接合不良的問題。此外，本發明藉由凸塊(第一凸塊與第二凸塊)的斜向設計可以使內引腳部(第一內引腳部與第二內引腳部)與凸塊(第一凸塊與第二凸塊)之間維持足夠的接合面積，確保當引腳(第一引腳與第二引腳)發生偏移時仍能與凸塊(第一凸塊與第二凸塊)順利對位接合，以確保內引腳接合的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:直向引腳 20:直向凸塊 100:薄膜覆晶封裝結構 110:可撓性薄膜 112:晶片接合區 120:線路結構 121:第一引腳 1211:第一內引腳部 1212:第一延伸部 122:第二引腳 1221:第二內引腳部 1222:第二延伸部 123:第三引腳 130:晶片 131:第一凸塊 132:第二凸塊 133:第三凸塊 140:防銲層 142:開口 150:封裝膠體 A:區域 A1:第一區 A2:第二區 A3:第三區 AR1、AR2:影響範圍 AR3、AR4:面積 B1:第一彎折點 B2:第二彎折點 C:覆蓋範圍 D:方向 E:邊緣 G1、G2:間隙 θ1:第一夾角 θ2:第二夾角
圖1是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。 圖2是圖1的區域A的放大示意圖。 圖3是斜向引腳與直向引腳的比較示意圖。 圖4是斜向凸塊與直向凸塊與引腳接合的比較示意圖。
100:薄膜覆晶封裝結構
110:可撓性薄膜
112:晶片接合區
120:線路結構
121:第一引腳
1211:第一內引腳部
1212:第一延伸部
122:第二引腳
1221:第二內引腳部
1222:第二延伸部
123:第三引腳
130:晶片
131:第一凸塊
132:第二凸塊
133:第三凸塊
140:防銲層
142:開口
150:封裝膠體
A:區域
A1:第一區
A2:第二區
A3:第三區
B1:第一彎折點
B2:第二彎折點
C:覆蓋範圍
E:邊緣

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括： 可撓性薄膜，具有晶片接合區； 線路結構，設置於所述可撓性薄膜上，且包括多個第一引腳、多個第二引腳與多個第三引腳，其中各所述第一引腳具有第一內引腳部與第一延伸部，各所述第二引腳具有第二內引腳部與第二延伸部；以及 晶片，設置於所述晶片接合區內，所述晶片包括第一區、第二區與位於所述第一區與所述第二區之間的第三區，且具有位於所述第一區內的多個第一凸塊、位於所述第二區內的多個第二凸塊與位於所述第三區內的多個第三凸塊，所述多個第一凸塊、所述多個第二凸塊與所述多個第三凸塊沿著所述晶片的一邊緣相鄰排列，且分別對應連接所述多個第一內引腳部、所述多個第二內引腳部與所述多個第三引腳；其中所述第一內引腳部自所述第一區內斜向延伸經過所述晶片的所述邊緣並與所述第一延伸部連接於第一彎折點，所述第二內引腳部自所述第二區內斜向延伸經過所述邊緣並與所述第二延伸部連接於第二彎折點，所述多個第三引腳自所述第三區內延伸正交所述邊緣而向外延伸。
  2. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個第一凸塊與所述多個第二凸塊分別順應所述多個第一內引腳部與所述多個第二內引腳部的延伸方向斜向延伸。
  3. 如請求項1所述的薄膜覆晶封裝結構，其中所述第一彎折點與所述第二彎折點位於所述晶片的覆蓋範圍之外，且與所述晶片的所述邊緣之間具有間隙。
  4. 如請求項3所述的薄膜覆晶封裝結構，其中所述間隙不小於30微米。
  5. 如請求項1所述的薄膜覆晶封裝結構，其中所述第一內引腳部自所述第一區內往遠離所述多個第三引腳的方向斜向延伸，所述第二內引腳部自所述第二區內往遠離所述多個第三引腳的方向斜向延伸。
  6. 如請求項1所述的薄膜覆晶封裝結構，其中所述第一內引腳部與所述邊緣形成第一夾角，所述第二內引腳部與所述邊緣形成第二夾角，所述第一夾角與所述第二夾角大於零度且小於九十度。
  7. 如請求項1所述的薄膜覆晶封裝結構，更包括防銲層，設置於所述可撓性薄膜上，所述防銲層局部覆蓋所述線路結構，且暴露出所述晶片接合區。
  8. 如請求項7所述的薄膜覆晶封裝結構，其中所述防銲層暴露出所述第一彎折點與所述第二彎折點。
  9. 如請求項1所述的薄膜覆晶封裝結構，更包括封裝膠體，填充於所述晶片與所述可撓性薄膜之間，且覆蓋所述晶片接合區。
  10. 如請求項9所述的薄膜覆晶封裝結構，其中所述封裝膠體覆蓋所述第一彎折點與所述第二彎折點。
TW109112757A 2020-04-16 2020-04-16 薄膜覆晶封裝結構 TWI776142B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109112757A TWI776142B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構
CN202010563872.4A CN113540011A (zh) 2020-04-16 2020-06-19 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112757A TWI776142B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TW202141724A true TW202141724A (zh) 2021-11-01
TWI776142B TWI776142B (zh) 2022-09-01

Family

ID=78124136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112757A TWI776142B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN113540011A (zh)
TW (1) TWI776142B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807668A (en) * 2006-07-26 2008-02-01 Chipmos Technologies Inc Pluggable tape type IC package
TWI345292B (en) * 2007-05-30 2011-07-11 Chipmos Technologies Inc Tape type semiconductor package and its substrate
TWI378545B (en) * 2008-12-16 2012-12-01 Powertech Technology Inc Chip stacked package having single-sided pads on chips
TWI653717B (zh) * 2017-09-11 2019-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Also Published As

Publication number Publication date
TWI776142B (zh) 2022-09-01
CN113540011A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
JP6132769B2 (ja) 半導体装置
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
TWI462256B (zh) 晶片封裝結構
JP6180801B2 (ja) 半導体装置
US8183689B2 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US8446007B2 (en) Non-uniform alignment of wafer bumps with substrate solders
US8098496B2 (en) Wiring board for semiconductor device
KR100586697B1 (ko) 솔더 조인트 특성이 개선된 반도체 패키지
JP3228842U (ja) チップパッケージとその回路基板
TWI776142B (zh) 薄膜覆晶封裝結構
TW201644328A (zh) 晶片封裝結構
WO2017150060A1 (ja) 実装構造及びモジュール
KR100713930B1 (ko) 칩 스택 패키지
TWI698967B (zh) 封裝結構
JP4737995B2 (ja) 半導体装置
TWI773257B (zh) 可撓性線路基板及薄膜覆晶封裝結構
WO2024029132A1 (ja) 半導体パッケージおよび高周波モジュール
JP2013026291A (ja) 半導体装置
TWI769799B (zh) 薄膜覆晶封裝結構
TWI804103B (zh) 薄膜覆晶封裝結構
JP6487286B2 (ja) 配線基板
TW202042359A (zh) 薄膜覆晶封裝結構
CN103165553A (zh) 半导体晶圆及半导体封装构造
TW202322317A (zh) 多晶片封裝結構

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent