TWI653717B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI653717B
TWI653717B TW106130986A TW106130986A TWI653717B TW I653717 B TWI653717 B TW I653717B TW 106130986 A TW106130986 A TW 106130986A TW 106130986 A TW106130986 A TW 106130986A TW I653717 B TWI653717 B TW I653717B
Authority
TW
Taiwan
Prior art keywords
pins
pads
thin
packaging structure
bumps
Prior art date
Application number
TW106130986A
Other languages
English (en)
Other versions
TW201913907A (zh
Inventor
陳必昌
江咏芳
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW106130986A priority Critical patent/TWI653717B/zh
Priority to CN201711239736.4A priority patent/CN109494208B/zh
Priority to US15/886,851 priority patent/US10211142B1/en
Application granted granted Critical
Publication of TWI653717B publication Critical patent/TWI653717B/zh
Publication of TW201913907A publication Critical patent/TW201913907A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種薄膜覆晶封裝結構，包括可撓性線路基板及晶片。 可撓性線路基板包括具有相對的上、下表面的可撓性基材及線路層，上表面定義出具有相對的第一邊與第二邊的晶片接合區。線路層包括多個第一上引腳、多個第二上引腳、多個第一導通孔及多個下引腳。第二上引腳設置於晶片接合區內，且各具有相對的第二內接端與上接墊。多個第二上引腳分為多個群組，各群組中的多個上接墊自鄰近第二內接端處往第二邊的方向逐層排列成至少二排，且最遠的至少一排具有對稱排列於各群組的參考線兩側的二個上接墊。晶片設置於晶片接合區內。

Description

薄膜覆晶封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
隨著半導體技術的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點，因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中，顯示器之驅動晶片(driver IC)更是液晶顯示器不可或缺的重要元件。因應液晶顯示裝置驅動晶片各種應用之需求，一般是採用捲帶自動接合(tape automatic bonding,TAB)封裝技術進行晶片封裝，薄膜覆晶(Chip-On-Film,COF)封裝結構便是其中一種應用捲帶自動接合技術的封裝結構。
隨著電子產品功能需求越來越多，晶片的積體電路密集度不斷提高，薄膜覆晶封裝結構的可撓性線路基板上的引腳數量也必須跟著增加。原本廣泛使用的單面線路可撓性基板的佈線難度越來越高，因此，可撓性線路基板開始朝向雙面線路的方式設 計。目前，雙面線路可撓性基板上的引腳大多是從可撓性基板的上表面上的晶片接合區內向外延伸，再於晶片接合區外的區域透過導電通孔將電路導引至下表面的引腳。一般而言，驅動晶片的輸出端的凸塊數量非常的多，數量龐大的引腳對應連接輸出端凸塊並自晶片接合區內經過晶片邊緣向可撓性基板的外側延伸。然而，受限於晶片的尺寸、引腳寬度與間距的限制，能夠通過的引腳數量有限，而使得晶片的輸出端的凸塊數量難以增加。此外，設置於晶片接合區外的導通孔也佔用了引腳所能分布的區域，因而降低可撓性線路基板上的佈線自由度。
本發明提供一種薄膜覆晶封裝結構，其對應連接導通孔的上接墊透過多排的排列方式，可大幅增加引腳數量，且有效縮減引腳的間距。
本發明的一種薄膜覆晶封裝結構，包括可撓性線路基板以及晶片。可撓性線路基板包括可撓性基材及線路層。可撓性基材具有相對的上表面及下表面，上表面定義出晶片接合區，且晶片接合區具有相對的第一邊與第二邊。線路層包括多個第一上引腳、多個第二上引腳、多個第一導通孔以及多個下引腳。多個第一上引腳與多個第二上引腳位於上表面，各第一上引腳具有第一內接端，這些第一內接端位於晶片接合區內且鄰近第一邊，各第一上引腳自第一內接端向遠離晶片接合區的方向延伸。多個第二 上引腳設置於晶片接合區內，各第二上引腳具有相對的第二內接端與上接墊，這些第二內接端鄰近第一邊且較這些第一內接端遠離第一邊，各第二上引腳自第二內接端向第二邊的方向延伸而連接上接墊，各上接墊的寬度大於各第二上引腳其他部分的寬度，這些第二上引腳分為多個群組，各群組中的這些上接墊自鄰近第二內接端處往第二邊的方向逐層排列成至少二排，且離第二內接端最遠的至少一排具有對稱排列於各群組的參考線兩側的至少二個上接墊，其中參考線鄰近或重疊於各群組的中線。多個第一導通孔貫穿可撓性基材且位於晶片接合區內，這些第一導通孔分別對應連接這些上接墊。多個下引腳位於下表面，且透過這些第一導通孔電性連接這些第二上引腳。晶片具有相對的第一側與第二側，且包括靠近第一側的多個第一凸塊及多個第二凸塊。晶片設置於晶片接合區內，這些第一凸塊接合於第一內接端，這些第二凸塊接合於第二內接端。
基於上述，本發明的薄膜覆晶封裝結構透過將多個具有第二內接端與上接墊的第二上引腳設置於晶片接合區內，這些第二上引腳分為多個群組，各群組中的多個上接墊向遠離第二內接端的方向逐層/逐排緊密地排列，以在有限尺寸的晶片接合區內配置較多的上接墊。進一步透過第一導通孔對應連接上接墊以及下引腳，使得可撓性線路基板除了具有於可撓性基材的上表面向外側延伸的第一上引腳之外，還具有於晶片接合區內透過上接墊與第一導通孔將電路延伸至可撓性基材的下表面的第二上引腳，第 二上引腳進一步透過下引腳向外側延伸。如此，可撓性線路基板上可佈設的引腳數量可大幅增加，以供具有更多凸塊的晶片連接。並且，在上述的配置中，由於上接墊與第二上引腳是在晶片接合區內，不會佔用到可撓性基材在晶片接合區之外的部位，線路層在可撓性基材上的佈局能更具有彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、10’‧‧‧薄膜覆晶封裝結構
100、100’‧‧‧可撓性線路基板
102、102’‧‧‧第一端
104、104’‧‧‧第二端
106、106’‧‧‧上表面
108、108’‧‧‧下表面
110‧‧‧晶片接合區
112‧‧‧第一邊
114‧‧‧第二邊
122、122a、122b、122c、122’‧‧‧第一內接端
127、127a、127b、127c、127’‧‧‧第二內接端
133、133a、133b、133c、133c’、133’、135、135a、135a’、135b、135b’、135c、135c’、135’‧‧‧上接墊
137、137’‧‧‧下接墊
1351、1351a、1351b、1351c‧‧‧第一側邊
1352、1352a、1352b、1352c‧‧‧第二側邊
145、145’‧‧‧第三內接端
150、150a、150b、150c、150’‧‧‧第一上引腳
152、152a、152b、152c、152’‧‧‧第二上引腳
153、153a、153’‧‧‧延伸部
154、154’‧‧‧第三上引腳
156、156’‧‧‧下引腳
158‧‧‧外引腳
160、160a、160b、160c、160’‧‧‧第一導通孔
165‧‧‧第二導通孔
170、170’‧‧‧晶片
173‧‧‧第一側
174‧‧‧第二側
175、175a、175b、175c、175’‧‧‧第一凸塊
176、176a、176b、176c、176’‧‧‧第二凸塊
177、177’‧‧‧第三凸塊
180、180’‧‧‧封裝膠體
200、200’‧‧‧可撓性基材
300、300a、300b、300c‧‧‧線路層
G‧‧‧群組
L、L1、L2‧‧‧參考線
Ri‧‧‧最內排
Rm‧‧‧倒數第二排
Ro‧‧‧最外排
SR、SR’‧‧‧防焊層
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的示意圖。
圖2是圖1的薄膜覆晶封裝結構的線路層的局部放大示意圖。
圖3是圖1的薄膜覆晶封裝結構的局部剖面示意圖。
圖4至圖6分別是依照本發明的其他實施例的多種薄膜覆晶封裝結構的線路層的局部放大示意圖。
圖7是依照本發明的另一實施例的一種薄膜覆晶封裝結構的局部剖面示意圖。
圖1是依照本發明的一實施例的一種薄膜覆晶封裝結構的示意圖。圖2是圖1的薄膜覆晶封裝結構的線路層的局部放大 示意圖。圖3是圖1的薄膜覆晶封裝結構的局部剖面示意圖。需注意的是，圖1所繪示的薄膜覆晶封裝結構，僅示意地簡單繪示並放大一組第二上引腳於晶片接合區內，而僅供參考，其實際的數量以及尺寸比例不會與圖1所示相近。相同地，圖2所繪示的線路層的局部放大示意圖，僅示意地簡單繪示並放大二組第二上引腳，其實際的數量以及比例尺寸不會與圖2所示相近。
請先參閱圖1，本實施例的薄膜覆晶封裝結構10包括可撓性線路基板100以及晶片170。可撓性線路基板100包括可撓性基材200以及線路層300。可撓性線路基板100為雙面線路基板。
請同時參閱圖1及圖3，可撓性基材200具有相對的上表面106以及下表面108。可撓性基材200的上表面106定義出晶片接合區110，且晶片接合區110具有相對的第一邊112與第二邊114。線路層300包括多個第一上引腳150、多個第二上引腳152、多個第一導通孔160、多個第三上引腳154以及多個下引腳156。
請同時參閱圖1及圖3，在本實施例中，可撓性基材200具有相對的第一端102以及第二端104。多個第一上引腳150位於可撓性基材200的上表面106，各第一上引腳150具有第一內接端122。多個第一內接端122位於晶片接合區110內且鄰近第一邊112。多個第一內接端122沿著平行第一邊112的方向接續地排列。各第一上引腳150自各第一內接端122向遠離晶片接合區110的方向朝第一端102延伸。
多個第二上引腳152位於可撓性基材200的上表面106 且完全設置於晶片接合區110內。各第二上引腳152具有相對的第二內接端127以及上接墊133、135。詳細地說，多個第二內接端127鄰近第一邊112且較多個第一內接端122遠離第一邊112。 多個第二內接端127沿著平行第一邊112的方向接續地排列。各第二上引腳152自第二內接端127向第二邊114的方向延伸而連接上接墊133、135。多個上接墊133、135會分別對應地連接多個第一導通孔160。為配合第一導通孔160的尺寸並確保上接墊133、135與第一導通孔160確實連接，各上接墊133、135的寬度會大於各第二上引腳152的其他部分(包括第二內接端127)的寬度。更詳細地說，各第二上引腳152自寬度較小的第二內接端127向第二邊114的方向延伸而連接寬度較大的上接墊133、135。寬度較大的上接墊133、135若同樣以沿著平行第一邊112的方向接續地排列，將導致第二內接端127的間距增大，在晶片接合區110的第一邊112長度固定的情況下，可佈設的第二上引腳152數量勢必減少，而不利於引腳數增加及微間距的需求。因此，將多個上接墊133、135往第二邊114的方向逐層排列成至少二排。
請同時參閱圖1及圖2，在本實施例中，多個第二上引腳152分為多個群組G，各個群組G沿著平行第一邊112的方向接續排列，且各群組G中的多個第二上引腳152大致上是以一參考線L分隔成左右兩邊，而參考線L鄰近或重疊於各群組G的中線，其中各群組G的中線為垂直第一邊112且延伸經過各群組G中央的線。詳細地說，請先參閱圖1，圖1的薄膜覆晶封裝結構10， 僅示意地繪示一個群組G的第二上引腳152於晶片接合區110內。圖2的可撓性線路基板100的局部放大圖亦僅示意地繪示二個群組G的第二上引腳152。然而本發明的群組G的數量及各群組G的第二上引腳152的數量並不以此為限制。
在本實施例中，各群組G的第二上引腳152的多個上接墊133、135自鄰近第二內接端127處往第二邊114的方向逐層排列成至少二排，且離第二內接端127最遠的至少一排具有對稱排列於參考線L的兩側的多個上接墊135。換句話說，多個上接墊133、135沿著垂直第一邊112並往第二邊114的方向排列成至少二排，而最遠離第二內接端127/第一邊112的一排上接墊135的數量為至少二個，這至少二個上接墊135以平行於第二邊114的方向排列，且彼此對稱地排列於參考線L的兩側。在本實施例中，參考線L重疊於各群組G的中線。
請參閱圖1以及圖2，在本實施例中，各群組G的第二上引腳152的上接墊133、135在往遠離第二內接端127的方向上排列成二排，較鄰近第二內接端127的上接墊133排在最內排Ri，而最遠離第二內接端127的上接墊135排在最外排Ro，然而本發明的上接墊的排數並不以此為限。實際上，各群組G的第二上引腳152的數量及上接墊133、135的排數是根據第二上引腳152的總數、晶片接合區110內可用空間的尺寸以及上接墊133、135的可接受最小尺寸作最佳化的佈局。詳細地說，在本實施例中，各群組G中位於最內排Ri的上接墊133數量為一個，而位於最外排 Ro的上接墊135數量為兩個，且兩個上接墊135對稱並以面對面的方式設置於參考線L的兩側，然而本發明對於各排的上接墊133、135的數量並不作限制。
請同時參閱圖1、圖2以及圖3。在本實施例中，多個第一導通孔160貫穿可撓性基材200且位於晶片接合區110內。詳細地說，多個第一導通孔160分別對應地連接多個上接墊133、135。請參閱圖3，多個下引腳156位於可撓性基材200的下表面108，且多個下引腳156透過多個第一導通孔160電性連接多個第二上引腳152。
請繼續參閱圖3，在本實施例中，各下引腳156具有下接墊137，多個下接墊137分別對應多個上接墊133、135而設置，且多個第一導通孔160分別對應連接多個上接墊133、135與多個下接墊137。
在本實施例中，各下引腳156自下接墊137向外延伸。 詳細地說，多個下引腳156自晶片接合區110投影至可撓性基材200的下表面108的區域內向第一端102的方向延伸。更詳細地說，多個下引腳156於可撓性基材200的下表面108的位置可分別對應同樣向第一端102的方向延伸且位於上表面106的多個第一上引腳150的位置。藉此，使得上表面106與下表面108上的金屬線路分佈較一致，可避免受力不均而導致晶片170與引腳接合不良的問題，並減少可撓性線路基板100發生翹曲的情況。然而，在其他實施例中，下引腳156也可往第二端104的方向延伸。
請再次參閱圖1以及圖3，在本實施例中，薄膜覆晶封裝結構10的晶片170具有相對的第一側173與第二側174。晶片170包括位於主動面上且靠近第一側173的多個第一凸塊175及多個第二凸塊176，多個第一凸塊175以及多個第二凸塊176分別以單排的方式沿著平行於第一側173的方向排列，且多個第二凸塊176較多個第一凸塊175遠離第一側173。晶片170以主動面朝向上表面106的覆晶方式設置於晶片接合區110內，其中第一側173對應晶片接合區110的第一邊112，第二側174對應第二邊114。如圖3所示，多個第一凸塊175分別接合於多個第一內接端122，多個第二凸塊176分別接合於多個第二內接端127。在本實施例中，多個第一凸塊175及多個第二凸塊176為輸出端接點，且多個第一上引腳150及多個第二上引腳152為輸出端引腳。
在本實施例中，線路層300還包括位於上表面106的多個第三上引腳154。各第三上引腳154具有第三內接端145，多個第三內接端145位於晶片接合區110內且鄰近第二邊114。多個第三內接端145沿著平行第二邊114的方向接續地排列。由圖1所示可知，各第三上引腳154自第三內接端145向遠離晶片接合區110的方向延伸。詳細地說，多個第三上引腳154自第三內接端145向第二端104或第一端102的方向延伸。由圖3可知，晶片170包括靠近第二側174的多個第三凸塊177，多個第三凸塊177以單排的方式沿著平行於第二側174的方向排列，且多個第三凸塊177分別接合於多個第三內接端145。在本實施例中，多個第三 凸塊177可包括輸入端接點及輸出端接點，且多個第三上引腳154可包括輸入端引腳及輸出端引腳。
請再次參閱圖2，在各群組G中的多個上接墊133、135具有平行於參考線L且相對的多個第一側邊1351以及多個第二側邊1352。第二上引腳152更具有延伸部153，且延伸部153分別對應連接於對稱排列於參考線L兩側的上接墊135的第一側邊1351或第二側邊1352。詳細地說，在本實施例中，各群組G中位於參考線L左側的第二上引腳152的延伸部153連接對應的上接墊135的第一側邊1351，而位於參考線L右側的第二上引腳152的延伸部153連接對應的上接墊135的第二側邊1352，使得各群組G中的上接墊135與對應的第二上引腳152呈現如門字型的排列方式。此外，在本實施例中，第二上引腳152的延伸部(未標示)也是對應連接於上接墊133的第一側邊1351或第二側邊1352，但本發明並不以此為限。
請繼續參閱圖2，各群組G中的多個上接墊133、135位於離參考線L最遠且分別位於參考線L兩側的二個第二上引腳152之間。詳細地說，在本實施例中，各群組G中的多個上接墊133、135位於連接參考線L左側上接墊135的第一側邊1351的第二上引腳152的延伸部153與連接參考線L右側上接墊135的第二側邊1352的第二上引腳152的延伸部153之間。換言之，各群組G以兩邊最外側的二個第二上引腳152界定出佈設空間，而各群組G的所有上接墊133、135及其他第二上引腳152在佈設空間內逐層 緊密地排列，以有效利用佈設空間。
請再次參閱圖1以及圖2，在本實施例中，在各群組G中各排的多個上接墊133、135的總面積由最靠近第二內接端127的最內排Ri向遠離第二內接端127的最外排Ro逐漸增大。詳細地說，位於最內排Ri的上接墊133的面積小於位於最外排Ro的多個上接墊135的總面積。也可以說，位於最內排Ri的上接墊133的寬度小於位於最外排Ro的多個上接墊135的總寬度，而於俯視的方向上，各群組G的多個上接墊133、135排列成相近於倒三角型的形狀。
藉此，晶片接合區110內的多個上接墊133、135往遠離第二內接端127的方向上逐排地增加數量及/或總面積/總寬度，並分別透過對應的第一導通孔160與位於可撓性基材200的下表面108的下引腳156電性連接，而不會佔用可撓性基材200於晶片接合區110外用於佈線的表面，也不會使第二內接端127的間距加大。
因此，本實施例的薄膜覆晶封裝結構10利用晶片接合區110內的空間佈設第二上引腳152，並透過第一導通孔160連接位於可撓性基材200上表面106與下表面108的第二上引腳152與下引腳156，再將多個與第一導通孔160對應連接的上接墊133、135以分組及分層的方式緊密地排列，有效地增加引腳的腳數，並縮減引腳之間的間距。而將第二上引腳152設置於晶片接合區110內，更可減少利用晶片接合區110外的區域走線的引腳數量，進 而增加線路佈局的彈性。
值得一提的是，在圖1與圖2中，舉出其中一種線路層300的形式，但是線路層300的形式並不以此為限制，下面將介紹其他種的線路層形式。
圖4至6分別是依照本發明的其它實施例多種薄膜覆晶封裝結構的線路層的局部放大示意圖。需說明的是，在圖4至圖6中以不同形式的線路層300a、300b、300c為例，但並不以此為限。
請先參閱圖4，圖4的線路層300a與圖2的線路層300的主要差異在於線路層300a的各群組G的多個上接墊133a、135a、135a’排列成更多排。由圖4可知，在本實施例中，線路層300a具有分成多個群組G的多個第二上引腳152a(於圖4中僅示意的分為二個群組G)。各第二上引腳152a分別具有延伸部153a、第二內接端127a以及上接墊133a或上接墊135a或上接墊135a’。 各群組G中的多個上接墊133a、135a、135a’由最靠近第二內接端127a處往遠離第二內接端127a的方向逐層排列成多排。靠近各第二內接端127a處設置有至少兩排的單個且非對稱參考線L兩側設置的上接墊133a。往遠離第二內接端127a的方向接續設置多排對稱排列於參考線L兩側的上接墊135a、135a’。在本實施例中，參考線L重疊於各群組G的中線。
詳細地說，多個上接墊133a、135a、135a’位於離參考線L最遠且分別位於參考線L兩側的二個第二上引腳152a的延伸部153a之間。各上接墊133a、135a、135a’具有相對且平行參考線L 的第一側邊1351a以及第二側邊1352a。各第二上引腳152a的延伸部153a分別連接對應的上接墊133a、135a、135a’的其中一側邊。詳細地說，在本實施例中，位於參考線L左側的多個第二上引腳152a的延伸部153a連接所對應的上接墊135a的第一側邊1351a，而位於參考線L右側的多個第二上引腳152a的延伸部153a連接所對應的上接墊135a的第二側邊1352a，使得各群組G中的上接墊135a呈現面對面的方式對稱排列於參考線L的兩側，且與對應的第二上引腳152a呈現如門字型的排列方式。此外，由於各群組G中最遠離第二內接端127a的最外排Ro具有最大的寬度可設置上接墊，因此本實施例中的各群組G中的最外排Ro上除了設置有一對面對面對稱排列於參考線L兩側的上接墊135a之外，還包含了一對對稱排列於參考線L兩側的上接墊135a’，其中位於參考線L左側的上接墊135a’是以所對應的第二上引腳152a的延伸部153a連接其第二側邊1352a，位於參考線L右側的上接墊135a’則是以所對應的第二上引腳152a的延伸部153a連接其第一側邊1351a，使得各群組G中的上接墊135a’呈現背對背的方式對稱排列於參考線L的兩側。
請繼續參閱圖4，在本實施例中，各群組G中各排的多個上接墊133a、135a、135a’的總面積由最靠近第二內接端127a的最內排Ri向遠離第二內接端127a的最外排Ro逐漸擴大。因此，俯視的方向上，各群組G的多個上接墊133a、135a、135a’排列成相近於倒三角型的形狀。
由圖4可知，與多個第一上引腳150a的多個第一內接端122a接合的多個第一凸塊175a以及與多個第二內接端127a接合的多個第二凸塊176a分別是以單排的方式排列，然而本發明並不以此為限。請參閱圖5，圖5的線路層300b與圖4的線路層300a的主要差異在於，在圖5中，本實施例的多個第一凸塊175b以及多個第二凸塊176b分別沿著平行於晶片170的第一側173(請參考圖1)的方向排列成至少二排，至少二排的第二凸塊176b較至少二排的第一凸塊175b遠離第一側173，且相鄰二排的第一凸塊175b及相鄰二排的第二凸塊176b分別呈交錯排列。相應地，線路層300b的多個第一上引腳150b的多個第一內接端122b對應接合於多個第一凸塊175b以及多個第二內接端127b對應接合於多個第二凸塊176b。因此，多個第一內接端122b及多個第二內接端127b也分別沿著平行於晶片接合區110的第一邊112(請參考圖1)的方向排列成至少二排，且相鄰二排的多個第一內接端122b及相鄰二排的多個第二內接端127b分別呈交錯排列。由圖5可知，藉由多排呈交錯排列的凸塊以及內接端，本發明可以提供更細微的引腳之間的間距，有效的縮減間距，增加引腳的數量。
或者，線路層的形式也可以如圖6所示。圖6的線路層300c與圖5的線路層300b的主要差異在於線路層300c的各群組G的多個上接墊133c、133c’、135c、135c’排列成更多排。除此之外，在圖5中，位於離第二內接端127b最遠的最外排Ro設置有一對以面對面的方式對稱排列於參考線L兩側的第二上引腳152b 的上接墊135b以及一對以背對背的方式對稱排列於參考線L兩側的第二上引腳152b的上接墊135b’。在圖6中，線路層300c中各群組G的最外排Ro設置有兩對以面對面的方式對稱排列於參考線L1兩側的上接墊135c，也就是說，位於參考線L1左側的第二上引腳152c皆連接位於最外排Ro對應的上接墊135c的第一側邊1351c，而位於參考線L1右側的第二上引腳152c皆連接位於最外排Ro對應的上接墊135c的第二側邊1352c。此外，在倒數第二排Rm(即最外排Ro向內一排)上，由於在設置一對以面對面的方式對稱排列於參考線L1的兩側的上接墊135c後尚有多餘空間，因此另可設置一個單獨配置的上接墊133c’。對應的第二上引腳152c可不連接上接墊133c’的第一側邊1351c與第二側邊1352c，而是連接於上接墊133c’的中央。再者，在圖6中，多排對稱排列的上接墊135c、135c’可對稱排列於不同的參考線L1、L2的兩側。在本實施例中，位於最外排Ro及倒數第二排Rm的上接墊135c是位於參考線L1的兩側，其中參考線L1重疊於各群組G的中線。而位於倒數第三、四排的上接墊135c’對稱排列於參考線L2的兩側，其中參考線L2鄰近但稍微偏離各群組G的中線。然而，本發明對於各群組中不同參考線的數量並不加以限制。上面僅是提供數種線路層的形式，線路層的形狀與排列方式並不以上述為限制。另外，圖6所示的本實施例的多個第一上引腳150c與圖5的多個第一上引腳150b相似。舉例而言，第一上引腳150c的多個第一內接端122c對應接合於多個第一凸塊175c且多個第二內接端127c 對應接合於多個第二凸塊176c。於此不再贅述。
圖7是依照本發明的另一實施例的一種薄膜覆晶封裝結構的局部剖面示意圖。請參閱圖7，圖7的薄膜覆晶封裝結構10’與圖3的薄膜覆晶封裝結構10的主要差異在於，在本實施例中，薄膜覆晶封裝結構10’的線路層更包括貫穿可撓性基材200’的多個第二導通孔165。多個第二導通孔165遠離晶片接合區110，且分別對應連接多個下引腳156’。在本實施例中，多個第二導通孔165鄰近第一端102’，多個下引腳156’藉由第二導通孔165而導至上表面106’，進而連接設置於上表面106’的外引腳158，以作為對外電性連接。藉此，可讓分別接合於第一凸塊175’與第二凸塊176’的第一上引腳150’與第二上引腳152’的最終對外連接部分皆位於相同的表面(即上表面106’)上。因此薄膜覆晶封裝結構10’在與外部元件(未繪示)連接時，可以僅以薄膜覆晶封裝結構10’的上表面106’與外部元件進行電性連接，簡化了對外連接的方式。 然而，本發明對於引腳對外連接部分的位置不作限制。
請一併參閱圖1、圖3以及圖7，本發明更可具有防焊層SR、SR’以及封裝膠體180、180’。防焊層SR、SR’設置於上表面106、106’以及下表面108、108’上，並完全或部分地覆蓋第一上引腳150、150’、第三上引腳154、154’及下引腳156、156’。防焊層SR、SR’分別具有一開口暴露出晶片接合區110，也就是防焊層SR、SR’會暴露出第一內接端122、122’及第二上引腳152、152’。 此外，防焊層SR、SR’也會暴露出引腳的對外連接部分。封裝膠 體180、180’至少填充於可撓性線路基板100、100’與晶片170、170’之間，以保護線路層與凸塊間的電性接點。此外，上面僅是提供數種薄膜覆晶封裝結構的形式，可撓性線路基板與晶片接合的方式並不以上述為限制。
綜上所述，本發明的薄膜覆晶封裝結構透過將多個具有第二內接端與上接墊的第二上引腳設置於晶片接合區內，這些第二上引腳分為多個群組，各群組中的多個上接墊向遠離第二內接端的方向逐層/逐排緊密地排列，以在有限尺寸的晶片接合區內配置較多的上接墊。進一步透過第一導通孔對應連接上接墊以及下引腳，使得可撓性線路基板除了具有於可撓性基材的上表面向外側延伸的第一上引腳之外，還具有於晶片接合區內透過上接墊與第一導通孔將電路延伸至可撓性基材的下表面的第二上引腳，第二上引腳進一步透過下引腳向外側延伸。如此，可撓性線路基板上可佈設的引腳數量可大幅增加，以供具有更多凸塊的晶片連接。並且，在上述的配置中，由於上接墊與第二上引腳是在晶片接合區內，不會佔用到可撓性基材在晶片接合區之外的部位，線路層在可撓性基材上的佈局能更具有彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括：可撓性線路基板，包括可撓性基材及線路層，所述可撓性基材具有相對的上表面及下表面，其中所述上表面定義出晶片接合區，所述晶片接合區具有相對的第一邊與第二邊，所述線路層包括：多個第一上引腳，位於所述上表面，各所述第一上引腳具有第一內接端，所述多個第一內接端位於所述晶片接合區內且鄰近所述第一邊，各所述第一上引腳自所述第一內接端向遠離所述晶片接合區的方向延伸；多個第二上引腳，位於所述上表面且設置於所述晶片接合區內，各所述第二上引腳具有相對的第二內接端與上接墊，所述多個第二內接端鄰近所述第一邊且較所述多個第一內接端遠離所述第一邊，各所述第二上引腳自所述第二內接端向所述第二邊的方向延伸而連接所述上接墊，各所述上接墊的寬度大於各所述第二上引腳的其他部分的寬度，所述多個第二上引腳分為多個群組，其中各群組中的所述多個上接墊自鄰近所述第二內接端處往所述第二邊的方向逐層排列成至少二排，且離所述第二內接端最遠的至少一排具有對稱排列於各群組的參考線兩側的至少二個所述上接墊，其中所述參考線鄰近或重疊於各群組的中線；多個第一導通孔，貫穿所述可撓性基材且位於所述晶片接合區內，所述多個第一導通孔分別對應連接所述多個上接墊；以及多個下引腳，位於所述下表面，且透過所述多個第一導通孔電性連接所述多個第二上引腳；以及晶片，具有相對的第一側與第二側，且包括靠近所述第一側的多個第一凸塊及多個第二凸塊，所述晶片設置於所述晶片接合區內，所述多個第一凸塊接合於所述多個第一內接端，所述多個第二凸塊接合於所述多個第二內接端。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中在各群組中的所述多個上接墊各具有平行於所述參考線且相對的第一側邊與第二側邊，所述多個第二上引腳更具有多個延伸部，該些延伸部分別對應連接於對稱排列於所述參考線兩側的至少二個所述上接墊的所述第一側邊或所述第二側邊。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中各群組中的所述多個上接墊位於離所述參考線最遠且分別位於所述參考線兩側的二個所述第二上引腳之間。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中在各群組中各排的所述多個上接墊的總面積由最靠近所述第二內接端的最內排向遠離所述第二內接端的最外排逐漸增大。
  5. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述多個第二凸塊沿著平行所述第一側的方向排列成至少二排，且相鄰二排的所述多個第二凸塊呈交錯排列。
  6. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述線路層包括多個第三上引腳，位於所述上表面，各所述第三上引腳具有第三內接端，所述多個第三內接端位於所述晶片接合區內且鄰近所述第二邊，各所述第三上引腳自所述第三內接端向遠離所述晶片接合區的方向延伸，所述晶片包括靠近所述第二側的多個第三凸塊，所述多個第三凸塊接合於所述多個第三內接端。
  7. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中各所述下引腳具有下接墊，所述多個下接墊分別對應所述多個上接墊而設置，各所述下引腳自所述下接墊向外延伸，且所述多個第一導通孔分別對應連接所述多個上接墊與所述多個下接墊。
  8. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中所述可撓性基材具有相對的一第一端及一第二端，所述多個第一上引腳與所述多個下引腳延伸至所述第一端。
  9. 如申請專利範圍第8項所述的薄膜覆晶封裝結構，其中所述線路層包括貫穿所述可撓性基材的多個第二導通孔，所述多個第二導通孔遠離所述晶片接合區，且分別對應連接所述多個下引腳。
  10. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中所述多個下引腳分別對應所述多個第二上引腳與所述多個第一上引腳而設置。
TW106130986A 2017-09-11 2017-09-11 薄膜覆晶封裝結構 TWI653717B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106130986A TWI653717B (zh) 2017-09-11 2017-09-11 薄膜覆晶封裝結構
CN201711239736.4A CN109494208B (zh) 2017-09-11 2017-11-30 薄膜覆晶封装结构
US15/886,851 US10211142B1 (en) 2017-09-11 2018-02-02 Chip-on-film package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106130986A TWI653717B (zh) 2017-09-11 2017-09-11 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI653717B true TWI653717B (zh) 2019-03-11
TW201913907A TW201913907A (zh) 2019-04-01

Family

ID=65322551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130986A TWI653717B (zh) 2017-09-11 2017-09-11 薄膜覆晶封裝結構

Country Status (3)

Country Link
US (1) US10211142B1 (zh)
CN (1) CN109494208B (zh)
TW (1) TWI653717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776142B (zh) * 2020-04-16 2022-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
US11322427B2 (en) * 2018-07-20 2022-05-03 Novatek Microelectronics Corp. Chip on film package
TWI703686B (zh) * 2019-04-10 2020-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構
TW202042359A (zh) * 2019-05-02 2020-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
CN1963600A (zh) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 液晶显示面板
CN100428458C (zh) * 2005-11-10 2008-10-22 南茂科技股份有限公司 用于封装的柔性基板
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
TWI578487B (zh) * 2015-09-24 2017-04-11 聯詠科技股份有限公司 薄膜覆晶封裝

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776142B (zh) * 2020-04-16 2022-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Also Published As

Publication number Publication date
TW201913907A (zh) 2019-04-01
US10211142B1 (en) 2019-02-19
CN109494208B (zh) 2020-06-09
CN109494208A (zh) 2019-03-19
US20190080996A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
TWI653717B (zh) 薄膜覆晶封裝結構
TWI757996B (zh) 微型發光二極體顯示矩陣模組
US7732933B2 (en) Semiconductor chip and TAB package having the same
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
TWI635470B (zh) 發光模組及顯示裝置
US20090189274A1 (en) Tape wiring substrate and tape package using the same
TWI509750B (zh) 多晶片捲帶封裝結構
KR20170069350A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
TWI673845B (zh) 薄膜覆晶封裝結構
TWI483359B (zh) 線路載板及應用此線路載板之半導體封裝結構
JP2009188325A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
TWI601255B (zh) 薄膜覆晶封裝結構
TWI726675B (zh) 薄膜覆晶封裝結構
TW201944562A (zh) 薄膜覆晶封裝結構
CN111106097B (zh) 膜上芯片封装件
TW201740173A (zh) 晶片封裝結構
CN118192126A (zh) 薄膜覆晶封装结构
JP2005268575A (ja) 半導体装置
TWM352131U (en) Ball grid array chip module
TW202001360A (zh) 電子裝置
KR20100086851A (ko) 반도체 패키지